JPH0272629A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0272629A
JPH0272629A JP22227188A JP22227188A JPH0272629A JP H0272629 A JPH0272629 A JP H0272629A JP 22227188 A JP22227188 A JP 22227188A JP 22227188 A JP22227188 A JP 22227188A JP H0272629 A JPH0272629 A JP H0272629A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
melting point
point metal
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22227188A
Other languages
English (en)
Inventor
Yasuhisa Sato
泰久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22227188A priority Critical patent/JPH0272629A/ja
Publication of JPH0272629A publication Critical patent/JPH0272629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 タングステンなどの高融点金属を材料とし、しかも、厚
く形成された電極・配線を有する半導体装置を製造する
のに好適な方法に関し、Wなど高融点金属を材料としな
がらも厚い電極・配線を形成できるようにして、信頼性
が高く、且つ、低シート抵抗の電極・配線をもつ半導体
装置を実現することを目的とし、 絶縁膜上に高融点金属を成長させる際の核として作用す
る被膜及び選択成長のマスクとなる絶縁膜を順に形成す
る工程と、次いで、該絶縁膜を選択的にエツチングして
配線用の溝を形成しその底に前記高融点金属を成長させ
る際の核として作用する被膜を表出させる工程と、次い
で、前記溝を埋める高融点金属を線溝の底から選択成長
させて配線を形成する工程とが含まれてなるよう構成す
る。
〔産業上の利用分野〕
本発明は、タングステン(W)などの高融点金属を材料
とし、しかも、厚く形成された電極・配線を有する半導
体装置を製造するのに好適な方法に関する。
半導体装置に於いては、高集積化が進展するにつれ、微
細な電極・配線の形成に対する要求が厳しくなっている
。この要求に応える為、現在のすソグラフィ技術及びエ
ツチング技術を適用することで微細なパターンを得るこ
とができるアルミニウム(AJ)合金電極・配線に関す
る技術が提供されているが、そのような電極・配線も、
更に微細化されて(るとマイグレーションが発生し易く
なるなどで信頼性が低下してくる。
そこで、これに代わるべき信頼性の高い電極・配線を形
成する技術の実現が期待されている。
〔従来の技術〕
近年、前記したようなAI!系の電極・配線に代えてW
が多用されるようになった。
そのWはAlに比較すると熱膨張率が小さ(、しかも、
原子間の結合が強力であることから、半導体装置の電極
・配線に使用した場合に高い信頼性が得られる。
〔発明が解決しようとする課題〕
前記したように、Wなど高融点金属を電極・配線の材料
にした場合、厚くすることができず、従って、信頼性は
向上するものの、Alを材料とする電極・配線をもつ半
導体装置と比較すると、その電気的特性は溝かに劣った
ものになってしまう旨の問題がある。
即ち、一般に、Wは下地の絶縁膜に対する密着性がAA
’に劣り、そして、内部圧縮応力が高いことから、成膜
時或いは熱処理時に剥離し易く、また、膜厚が約1 〔
μm〕程度以上になると放置しておくだけで剥離する。
このようなことから、高融点金属を電極・配線の材料と
する場合には薄く形成せざるを得ない状況にある。
本発明は、Wなど高融点金属を材料としながらも厚い電
極・配線を形成できるようにして、信頼性が高く、且つ
、低シート抵抗の電極・配線をもつ半導体装置を実現し
ようとする。
〔課題を解決するための手段〕
一般に、基板全面に亙ってWなど高融点金属を堆積させ
た場合、内部圧縮応力を緩和する為の空間は基板の上方
しかなく、そのような場合、高融点金属膜の剥離或いは
突起の発生に依存するしか応力開放の途はない。ところ
が、高融点金属は室温近傍の温度で極めて硬く、また、
延性に乏しいので突起は発生しない。従って、応力開放
は剥離に依らざるを得ない。
そこで考えられるのは、高融点金属膜を全面に形成する
のではなく、最初から電極・配線として必要なパターン
に形成して剥離し難くすることである。
そのようにするには、電極・配線パターンの溝をもつマ
スクを形成し、その溝内のみに高融点金属を選択成長さ
せれば良く、そして、該マスクに絶縁膜を用いれば、高
融点金属に比較すると軟質であることから応力を緩和す
る役割を果たし、勿論、高融点金属膜を剥離するほどの
圧縮応力は生じない。
従来から、電極コンタクト・ホール内に表出されたシリ
コン(St)やAlO上にWを選択成長させることは行
われている。
然しながら、電極・配線は、その下地が部分的にSiや
/lなどになることはあっても、大部分は絶縁膜上に形
成されなければならず、そのような部分に高融点金属を
選択成長させることは不可能である。従って、前記マス
クの溝内には高融点金属を選択成長させる為の核となる
べき物質からなる被膜を形成することが必要となる。
ところで、幅が狭く且つ深い溝内を高融点金属で埋める
場合、高融点金属は溝の上面に近い側壁から成長され易
く、従って、溝の半ばから下方に空隙を生ずることが多
い。
これを回避するには、高融点金属を溝の底から成長させ
るようにしなければならない。
そこで、前記マスクの溝内に高融点金属を選択成長させ
る為の核を形成する場合、溝の底のみに形成することが
必要になる。
このような場合、溝を形成してから核を形成することは
容易ではないが、本発明では、これを簡単に解決してい
る。
第1図乃至第6図は本発明の原理を解説する為の工程要
所に於ける半導体装置の要部切断側面図を表し、以下、
これ等の図を参照しつつ説明する。
第1図参照 (11通常の技法を適用することに依り、シリコン半導
体基板1に二酸化シリコン(SiOz)などからなる素
子間分離絶縁膜2を形成する。
(2)バイポーラ・トランジスタ或いはMISトランジ
スタなどを構成するのに必要な諸領域(図示せず)を形
成してから、例えば化学気相成長(chemical 
 vapor  deposition:CVD)法を
適用することに依り、燐珪酸ガラス(phosphos
 i I ica Le  glass:PSG)など
からなる眉間絶縁膜3を形成する。
第2図参照 (3)例えばCVD法を適用することに依り、多結晶シ
リコンなどからなり、高融点金属を成長させる際の核と
なるべき被膜4を成長させる。
(4)  同じ< CVD法を適用することに依り、P
SGなどからなる絶縁膜5を成長させる。
第3図参照 (5)  フォト・リソグラフィ技術に於けるレジスト
・プロセス及び反応性イオン・エツチング(react
ive  ion  etching:RIE)法を適
用することに依り、絶縁膜5の選択的エツチングを行っ
て配線用の溝5Aを形成し、その底に高融点金属を成長
させる際の核となるべき被膜4を表出させる。尚、残っ
ている絶縁膜5は選択成長のマスクとして作用すること
になる。
第4図参照 (6)例えば水素(H2)還元法を適用することに依り
、被膜4を核とし、溝5Aの底がらWを成長させて配線
6を形成する。
第5図参照 (7)例えばエッチャントを希フッ酸とする浸漬法を適
用することに依り、PSGからなる絶縁膜5を除去する
第6図参照 (8)例えばRIE法を適用することに依り、Wからな
る配線6をマスクとして被膜4のパターニングを行う。
(9)  この後、周知技術を適用し、例えば、PSG
膜の成長、コンタクト窓の開口、A!配線の形成、カバ
ー膜の成長、ボンディング用窓の開口などを行って完成
させるものである。
前記のようにして形成したWからなる配線6は基板側か
ら表面側に至るまで密実であり、空隙は存在しない。
このようなことから、本発明に依る半導体装置の製造方
法では、絶縁膜(例えばPSGの絶縁膜3)上に高融点
金属(例えばW、Mo、Tiなと)を成長させる際の核
として作用する被膜(例えば多結晶シリコン、W%MO
などからなる被膜4)及び絶縁膜(例えばPSGからな
る選択成長のマスクとなる絶縁膜5)を順に形成する工
程と、次いで、該絶縁膜を選択的にエツチングして配線
用の溝(例えば溝5A)を形成しその底に前記高融点金
属を成長させる際の核として作用する被膜を表出させる
工程と、次いで、前記溝を埋める高融点金属を線溝の底
から選択成長させて配線(例えばWからなる配線6)を
形成する工程とを含んでなるよう構成する。
〔作用〕
前記手段を採ることに依り、配線用の溝を埋めるWなど
高融点金属からなる配線は線溝の底から選択成長が開始
されるので、内部に空隙が発生する虞は殆どなく、従っ
て、細く且つ厚い配線を容易に形成することができる。
〔実施例〕
第7図乃至第12図は本発明一実施例を解説する為の工
程要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。尚、各図に於い
て、第1図乃至第6図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
第7図参照 (1)   通常の技法を適用することに依り、シリコ
ン半導体基板1に二酸化シリコン(3i02)からなる
素子間分離絶縁膜2を形成する。
(2)通常の技法を適用することに依り、素子間分離絶
縁膜2で囲まれた能動領域に不純物導入領域7など素子
形成に必要な部分を形成する。
(31CVD法を適用することに依り、PSGからなる
厚さが0.8〔μm〕である眉間絶縁膜3を形成する。
(4)通常の技法を適用することに依り、PSGからな
る眉間絶縁膜3に電極コンタクト窓3Aを形成する。
(5)モノシラン(3iH4)還元法を適用することに
依り、前記電極コンタクト窓3A内を埋めるWを選択成
長させ導通膜8を形成する。
第8図参照 (61CVD法を適用することに依り、多結晶シリコン
からなり、高融点金属を成長させる際の核となるべき厚
さ約500〔人〕程度の被膜4を成長させる。
(7)  同じ< CVD法を適用することに依り、P
SGからなり、厚さが例えば1.2〔μm〕である選択
成長のマスクとなる絶縁膜5を成長させる。
第9図参照 (8)  フォト・リソグラフィ技術に於けるレジスト
・プロセス並びにRIE法を適用することに依り、PS
Gからなる絶縁膜5を選択的にエツチングして配線用の
溝5Aを形成し、その底に被膜4を表出させる。
第10図参照 (9)水素(H2)還元法或いはSiH4還元法を適用
することに依り、多結晶シリコンからなる被膜4を核と
し、溝5Aの底から厚さ例えば1〔μm〕のWを成長さ
せて配線6とする。
SiH4還元法を採用した際のWの成長条件は、 温度:250(’C) WF6流量:3Csccm) S iH4流量:3(sccm) WF e +S i H4の圧カ ニ3X10−2(Torr) H2(キャリヤ・ガス)流量 :600(sccm) である。
第11図参照 α0) エッチャントを希フン酸とする浸漬法を適用す
ることに依り、PSGからなる絶縁膜5を除去する。
第12図参照 αυ エツチング・ガスをCFA+5 C%)Ozとす
るRIE法を適用することに依り、Wからなる配線6を
マスクとして被膜4のエツチングを行う。
(2)要すれば、窒素雰囲気中で温度800(’C)、
時間30〔分〕の熱処理を行って多結晶シリコンからな
る被膜4とWからなる配線6と反応させる。
このようにすると、配線6はSiを含有したWからなる
配線に変換され、下地とのコンタクト特性が良好になる
Q31  この後、周知技術を適用し、例えば、PSG
膜の成長、コンタクト窓の開口、An配線の形成、カバ
ー膜の成長、ボンディング用窓の開口などを行って完成
させるものである。
前記実施例に於いては、配vA6としてWを用いたが、
その外には、例えば、モリブデン(MO)、チタン(T
i)などの高融点金属を用いることができ、また、その
高融点金属を成長させる為の核となるべき被膜4として
多結晶シリコンを用いたが、その外には、スパッタリン
グ法で堆積したW或いはMOのような金属を用いること
もできる。
〔発明の効果〕
本発明に依る半導体装置の製造方法に於いては、絶縁膜
上に高融点金属を成長させる際の核となる被膜及び層間
絶縁膜を順に形成し、該眉間絶縁膜に配線用の溝を形成
し、該溝内に高融点金属からなる配線を形成するように
している。
前記構成を採ることに依り、配線用の溝を埋めるWなど
高融点金属からなる配線は政情の底から選択成長が開始
されるので、内部に空隙が発生する虞は殆どなく、従っ
て、細く且つ厚い配線を容易に形成することができる。
【図面の簡単な説明】
第1図乃至第6図は本発明の詳細な説明する為の工程要
所に於ける半導体装置の要部切断側面図、第7図乃至第
12図は本発明一実施例を説明する為の工程要所に於け
る半導体装置の要部切断側面図をそれぞれ表している。 図に於いて、■はシリコン半導体基板、2は素子間分離
絶縁膜、3は層間絶縁膜、4は高融点金属を成長させる
際の核として作用する被膜、5は絶縁膜、5Aは配線用
の溝、6は配線をそれぞれ示している。 特許出願人   冨士通株式会社 代理人弁理士  相 谷 昭 司

Claims (1)

  1. 【特許請求の範囲】 絶縁膜上に高融点金属を成長させる際の核として作用す
    る被膜及び絶縁膜を順に形成する工程と、次いで、該絶
    縁膜を選択的にエッチングして配線用の溝を形成しその
    底に前記高融点金属を成長させる際の核として作用する
    被膜を表出させる工程と、 次いで、前記溝を埋める高融点金属を該溝の底から選択
    成長させて配線を形成する工程と を含んでなることを特徴とする半導体装置の製造方法。
JP22227188A 1988-09-07 1988-09-07 半導体装置の製造方法 Pending JPH0272629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22227188A JPH0272629A (ja) 1988-09-07 1988-09-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22227188A JPH0272629A (ja) 1988-09-07 1988-09-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0272629A true JPH0272629A (ja) 1990-03-12

Family

ID=16779766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22227188A Pending JPH0272629A (ja) 1988-09-07 1988-09-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0272629A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469928A (ja) * 1990-07-06 1992-03-05 Samsung Electron Co Ltd タングステン配線のパターンを形成する方法
EP0661591A2 (en) 1993-12-29 1995-07-05 Eastman Kodak Company Photographic elements containing loaded ultraviolet absorbing polymer latex
EP0695968A2 (en) 1994-08-01 1996-02-07 Eastman Kodak Company Viscosity reduction in a photographic melt

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333568A (ja) * 1986-07-26 1988-02-13 Ulvac Corp Cvd装置
JPS63196062A (ja) * 1987-02-10 1988-08-15 Mitsubishi Electric Corp 多層配線の形成方法
JPH01225337A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333568A (ja) * 1986-07-26 1988-02-13 Ulvac Corp Cvd装置
JPS63196062A (ja) * 1987-02-10 1988-08-15 Mitsubishi Electric Corp 多層配線の形成方法
JPH01225337A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469928A (ja) * 1990-07-06 1992-03-05 Samsung Electron Co Ltd タングステン配線のパターンを形成する方法
EP0661591A2 (en) 1993-12-29 1995-07-05 Eastman Kodak Company Photographic elements containing loaded ultraviolet absorbing polymer latex
EP0695968A2 (en) 1994-08-01 1996-02-07 Eastman Kodak Company Viscosity reduction in a photographic melt

Similar Documents

Publication Publication Date Title
JPH05304213A (ja) 半導体装置の製造方法
EP0665589B1 (en) Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
JPS5972132A (ja) 金属及び金属シリサイド膜の形成方法
JP2591450B2 (ja) 半導体装置の製造方法
JP2616402B2 (ja) 半導体装置の製造方法
JPH0272629A (ja) 半導体装置の製造方法
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH05347269A (ja) 半導体装置の製造方法
JPS63114236A (ja) 半導体装置の製造方法
JPS63117447A (ja) 半導体集積回路の製造方法
JPH0738391B2 (ja) 半導体装置の製造方法
JP2727574B2 (ja) 半導体装置の製造方法
JP3119505B2 (ja) 半導体装置
JPH0577331B2 (ja)
JPH01270333A (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPS59220919A (ja) 半導体装置の製造方法
JPH0290518A (ja) 半導体装置及びその製造方法
JPH05217940A (ja) 半導体装置の製造方法
JP2706388B2 (ja) 半導体装置の製造方法
KR0144021B1 (ko) 텅스텐 접합층을 이용한 콘택홀 매립 방법
JPH04252051A (ja) 半導体装置の製造方法
JPH05152243A (ja) 半導体装置の製造方法
JPH0745702A (ja) 半導体装置の製造方法
JPH05308056A (ja) 半導体装置の製造方法