JPH0290518A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0290518A
JPH0290518A JP24079588A JP24079588A JPH0290518A JP H0290518 A JPH0290518 A JP H0290518A JP 24079588 A JP24079588 A JP 24079588A JP 24079588 A JP24079588 A JP 24079588A JP H0290518 A JPH0290518 A JP H0290518A
Authority
JP
Japan
Prior art keywords
film
tungsten
silicon film
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24079588A
Other languages
English (en)
Inventor
Nobuyoshi Kobayashi
伸好 小林
Masayasu Suzuki
正恭 鈴樹
Masayoshi Saito
斉藤 政良
Yoshio Honma
喜夫 本間
Kenji Hinode
憲治 日野出
Natsuki Yokoyama
夏樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24079588A priority Critical patent/JPH0290518A/ja
Publication of JPH0290518A publication Critical patent/JPH0290518A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に係り。
特に多層配線構造体の配線導体としてタングステンを用
いる場合に好適な半導体装置及びその製造方法に関する
〔従来の技術〕
半導体基板上に形成された絶縁層に電極取出し用のコン
タクト孔を設け、この深孔部にタングステンを全面にエ
ツチングにより埋込む技術は、従来から、Ti、TiW
などのバリア膜(バリアメタルと称されているもの)の
上にタングステン膜をCV D ?Aにより堆積させ、
全面エツチングによりコンタク1〜孔部内にのみ残す方
法が知られている。
この技術に関しては、例えば、アイ・イー・イー・イー
、国際多層配線会議録(1986) 、第419頁〜第
421頁(IEEE VLSI Multilevel
 InterconnectionConferenc
e、 1986. pp、419〜421)において論
じられている。この報告によれば、コンタク1〜孔内に
埋込まれる導体層は、下記の(1)、(2)式による反
応を利用するもので、下地にWSix(X≧2.2)を
1000人、その上にWを8000人析出して堆積させ
たものであり、450℃のCV D ’d:、による。
WF、+2.5SiH4→WSi、、、+6IIF+2
H□・・・・・・・・・(1)WF6+3H2−→W 
  +GHF  ・・・・・・・・・・・・・・・(2
)あるいはまた、最近の報告によれば。
つまり、タングステンの原料としてWF、を用い、これ
をモノシラン5ill、で反応させて、シリサイドWS
i、、を形成し、その°上にWF6を水素ガスH2ある
いはモノシランガスSiH,で還元することによりタン
グステンWを析出堆積することでコンタクト孔を埋込ん
でいる。シリサイドWSi、sは基板のシリコンSLと
その上に堆積したW間の接触抵抗を低減することができ
、Wの安定した平坦化埋込みが可能であるというもので
ある。
〔発明が解決しようとする課題〕
上記従来技術によれば、低抵抗であるWを利用できる利
点はあるが、成長したW膜が柱状組織であること及び表
面の凹凸が大きいためW膜の全面エツチング(etch
−backと称している)を均一に行うのが困難で、安
定に深孔部にWを埋込めない。
つまり、深孔部でのW膜の被覆度(通常ステップカバレ
ジと称している)が十分でない。このようなW膜のエツ
チングの問題を回避するために、多結晶Si (pol
y Si)をWの代りに用いる方法も従来から検討され
ている。polysi膜は粒径も小さく極めて平坦であ
るため(通常ステップカバレジが良いとされている)、
全面エツチングによる埋込みは容易であるが、抵抗をF
げるための不純物添加法が困難であり、また、不純物を
添加してもWに比べて50〜100倍程度抵抗が高い。
このように当面の解決すべき課題は、ステップカバレジ
が良好で、かつ低抵抗なWの特長を生かした導体層を形
成することにある。
本発明の目的は、上記課題を解決することにあり、その
第1の[1的はWを導体層とした改良された半導体装置
を、そして第2の目的はその製造力a;をそれぞれ提供
することにある。
〔課題を解決するための手段〕
上記本発明の第1の目的は、(1)半導体基板上の所定
領域にタングステン導体層パターンを有して成る半導体
装置において、前記半導体基板−1ニに予め前記タング
ステン導体層パターンに見合った同一形状のシリコン膜
パターンを設けておき、このシリコン膜パターンを還元
剤としてタングステン含有原料化合物ガスと反応せしめ
て前記シリコン膜を実質的にタングステン膜に置換した
タングステン導体層パターンで構成して成ることを特徴
とする半導体装置により、また、(2)半導体基板上に
設けられた層間絶縁膜と、この絶縁1模に設けられたコ
ンタクト孔を通して前記半導体基板と電気的に接続され
た導体層とを有して成る半導体装置において、前記導体
層がタングステン導体から成り、このタングステン導体
が、前記コンタクト孔内に予め形成されたシリコン膜を
還元剤としてタングステン含有原料化合物ガスと反応せ
しめて前記シリコン膜を実質的にタングステン膜に置換
した導体層で構成して成ることを特徴とする半導体装置
により、達成される。
また、上記本発明の第2の目的は、 (1)半導体基板上の所定領域にタングステン導体層パ
ターンを形成するに際し、予め前記タングステン導体層
パターンに見合った同一形状のシリコン膜パターンを形
成しておき、このシリコン膜パターンを還元剤としてタ
ングステン含有原料化合物ガスと反応させ、前記シリコ
ン膜パターンを実質的にタングステン膜パターンに置換
する工程を有することを特徴とする゛ト導体装置の製造
方法により、また、(2)を導体基板上に1層間絶縁膜
を形成する工程と、この層間絶縁膜にコンタクト孔パタ
ーンを設ける工程と、このコンタク1〜孔内にシリコン
膜を充てん形成する工程と、このシリコン膜を還元剤と
してタングステン含有原料化合物ガスと反応させること
により実質的にタングステン膜に置換する工程と1次い
で前記タングステン膜と電気的に接続され、かつ前記層
間絶縁膜上に延在する導体パターンを形成する工程とを
有することを特徴とする半導体装置の製造方法により、
達成される。
本発明のさらに好ましい条件を述べると以下のとおりで
ある6 まず、」−4己シリコン膜パターンをタングステン膜に
置換するに際し、このシリコン膜パターンの少なくとも
底部領域に、予めバリア膜として低抵抗体層を形成して
おき、シリコン膜パターンがタングステン膜に置換され
たとき、このバリア膜、ヒにタングステンIIが形成さ
れるようにすることである。このバリア膜は、シリコン
膜がその表面から深さ方向に順次タングステンに置換さ
れて行くときその界面で置換を停止する役割を果す。し
たがって、このバリア膜は低抵抗体であると共にCVD
の温度域(5500℃)においてWと反応しにくい熱的
に安定な材質であることが望ましく、具体的には、例え
ばW、Mo、Ti、Taなどの遷移金属元素単体、ある
いはその窒化物、もしくはそのケイ化物、アルミニウム
窒化物、コバルトケイ化物およびTi−W合金の群から
選ばれて成るいずれか1種の導体層から成り、その好ま
しい厚みは500〜3000人、より好ましくは100
0〜2000人である。AΩ、 Au、 A4などは反
応し易く好ましくない。なお、この種のバリア膜の形成
は必ずしも必要としないが、例えば半導体基板とタング
ステンとの直接の接続を好まない場合とか、タングステ
ン化の対象となるシリコン膜の底部界面で確実にタング
ステン置換反応を停止させたい場合などに有効である。
次に、上記シリコン膜をタングステン膜に置換する工程
における反応条件として好ましくは、上記タングステン
含有原料ガスがシリコン膜により容易にタングステンに
還元され得るタングステン化合物、例えばタングステン
ハロゲン化物、とりわけタングステンフッ化物WF、か
ら成ることであり、上記シリコン膜パターンの形成され
た半導体基板を200〜600℃に加熱した状態で前記
タングステン含有原料ガスに晒すことである。
上記シリコン11!!Iパターンをタングステン膜に置
換するに当っては、前処理として予めこのシリコン膜の
表面にタングステン析出反応制御膜を形成したのち、こ
の反応制御膜を介してタングステン含有原料化合物を反
応させ、シリコン膜をタングステン化することが好まし
い。シリコン膜をタングステン化するいわゆるSLのW
への置換反応は膜の表面からその内部深さ(もしくは厚
み)方向に進行するのが望ましいが、特別な前処理を施
さなければ通常は表面全体が優先的にタングステン化し
てしまい深さ方向の反応は極めて遅くなり十分な厚さの
タングステン化が得られにくくなる。
したがって例えば300nmを越えるような厚みのタン
グステン化を必要とする場合には、上記のごとく反応制
御膜の形成が有効となる。この反応制御膜の作用はシリ
コン膜表面全体のタングステン化を遅らせ、シリコン膜
の深さ方向のタングステン化を促進し、全体として厚い
タングステン膜への置換を可能とする。この種の反応制
御膜としては。
シリコン酸化膜が好ましいが、反応υJ期においてシリ
コン膜表面のタングステン化の核の発生を妨害し、膜の
深さ方向への反応を促進する作用効果を有する薄膜であ
れば、その他の材質から成る股でも良く、1〜3nmの
薄い膜とすることが望ましい。そして、前処理の容易さ
と、その作用効果から実用上シリコン酸化膜を形成する
のが好ましく、化学薬品でシリコン膜表層に薄い酸化膜
を形成する周知のケミカルオキサイド(CI+emic
al 0xide)と称される酸化処理が実用的である
。また、この反応制御膜は、シリコン膜のタングステン
置換反応が終了した時点で不要となり除去される。
〔作用〕
上述のとおり本発明においては、ステップカバレジの良
さは、シリコン膜を形成することで実現し、タングステ
ン膜の形成は、このシリコン膜の形状に見合ってシリコ
ン膜自身を還元剤とすることでタングステン含有原料化
合物ガスからタングステンを析出させることにより、シ
リコン膜を実質的にタングステン膜に置換することによ
り品質の良好なタングステン導体層を実現するものであ
る。
前述の従来技術と基本的に異なる点は、タングステン含
有原料化合物ガスを例えばWF、としたとき、タングス
テンの析出する反応メカニズムが下記(4)式に示すよ
うに、半導体基板上に予め形成したシリコン膜パターン
を還元剤として進行することである。
2WF、+3SL (シリコン闘 →2W+3SiF4
・・・・・・(4)つまり、シリコン膜パターン(SL
)を消費しながら、シリコン膜パターンの形状に見合っ
てタングステン膜が形成されるものであり、その意味か
ら本発明では置換という表現をとっている。いしたがっ
て、本発明においてはシリコン膜パターンがすべて還元
剤として消費尽されるとタングステンの析出反応は自然
に停止される。したがって、シリコン膜の形成されてい
ない基板」二にはタングステンは析出しない。一方、従
来技術の場合は、タングステンの原料ガス(W+”6)
と還元剤としてのSiH4及びl−I2とを同時に半導
体基板−Lに送給して、全面にWを析出堆積するもので
ある。この反応メカニズムの相異によって1本発明によ
り形成されたタングステン導体層は、従来の柱状組織と
は異なり、比較的ち密な等方的な形状を有している。
上述のとおり、本発明においては反応初期の段階で、シ
リコン膜パターン(以下、単に5111mと略称)表面
全面にわたり薄いW膜が形成されると、膜厚(深さ)方
向のWF5と81との反応の進行は極めて遅くなり、つ
いにはSLのW置換はシリコン膜のごく薄い部分で止っ
てしまう。したがって、W置換膜に成る程度の厚みを要
する場合には、タングステン析出反応制御膜を81膜上
に形成してから適切なCV D温度(200〜600℃
)で反応させれば、Si膜表面に−様なW膜が形成され
にくくなるので、その分だけW[?6とSiとの反応は
Si膜の深さ方向に奥まで進み、厚いSi膜でもW膜に
置換することができる。この結果、タングステン析出反
応制御膜(多くの場合シリコン酸化膜が好適)の厚さと
CVD温度を適正に選べば、厚さ1μmnものS用膜を
W膜に置換することが可能である。
また、このW置換反応をSi膜とその下地(多くの場合
半導体基板表面)との界面で止めたい場合には、その界
面に前述のバリア膜を設ければよい。また、Si膜をW
膜に置換したのち、従来技術のようにWF、を還元する
ためのl−I2 y S I H4等を加えると、WF
6からのWの析出反応が進み。
本発明で置換されたW膜の隙間、或いはその上部に更に
Wを析出し得ることは云うまでもない。
以下、第1図を用いて、Si膜のW膜への置換反応の様
子をさらに具体的に説明する。
ここではSi膜の代りに直接p型(100) S i単
結晶基板上にWF6を反応させて、その表面をW膜化す
る原理実験についてWの成長膜厚の形成時間依存性を示
している。CVD条件はWF、とN2との流量はそれぞ
れ20.2000sccn+、形成温度は300〜65
0℃、全圧力は0,75torrであった。
第1図(a)は希釈した1%HF水溶液で60秒間洗浄
してSL基板表面の酸化膜を除去した後、かかるSi単
結晶基板を低圧CVD装置に導入した場合の結果を示し
たものである。300℃においては、Si基板上に形成
されるW膜厚はほぼl On +n程度で形成時間に依
らず一定である。350℃においては、Wの一定膜厚は
ほぼ極大をとり300 n m程度になる。200℃よ
り低い温度では反応はほとんど進まずW膜は形成されな
かった。また、形成温度を600℃を越える高温にする
と、Sj基扱とWF、との反応により主としてタングス
テンシリサイドが形成され1表面の凹凸は大きくなり、
膜の電気抵抗も著しく増大した。
したがって、W成長に望ましいCVD温度領域としては
、200〜600℃が、より望ましくは300〜550
℃である。この第1図(a)の各曲線から、CVDの温
度のコン1へロールのみでも、成る程度の膜厚の範囲内
でW成長の膜厚を制御し得ることが理解できよう。
第1図(b)は、110°Cに熱した硝酸処理によりS
i単結晶表面に1.Intoの酸化膜(Chemica
lOxide)をタングステンの析出反応制御膜として
形成した後、W膜を成長させた結果を示したものである
。300℃においては、同図(a)と異なり、W膜)’
I[は形成時間とともに増大した。35 (1’C〜6
00て〕と形成温度が高くなるに従い、l−1F洗浄で
酸化膜を除去した場合(同図(、、))と同等の結果と
なった。つまり、このように形成温度が高くなると、上
記反応制御膜として形成した酸化膜(Sin2)白身が
WFGによりエツチングされ、もはや反応制御膜として
の機能を失っているためと思われる。したがって、この
ような高温度領域で反応させる場合には、上記酸化膜の
厚さをさらに厚くすれば反応制御膜としての機能を維持
し、形成時間に見合ったW膜厚が得られることになる。
この様子を示したものが次の第1図(e)である。
第1図(c)は、酸化膜の厚さを」二記第り図(b)の
1.lnmから、1.5nmに増加させた場合のW膜の
成長結果を示したものである。酸化膜の形成は、800
℃の乾燥02中でSi単結晶表面に1.5nmの熱酸化
膜を形成したものである。この場合、400℃以下では
酸化膜の影響で連続的なW膜が成長しなかったが、45
0℃では、形成時間と共に著しくW成長膜厚が増大した
。ただし、酸化膜厚が3旧口を越えると、形成温度60
0℃においてもW膜は成長しなかった。また、1.On
o+より薄い酸化膜厚は、はぼ自然酸化膜厚と同等であ
り制御良く形成することが困難であった。以上の結果か
ら、形成温度200〜600℃において、WII!l¥
厚にしてI300 n u+程度の置換反応がおこるこ
と、さらに表面に1.0・〜3.Onmの酸化膜を形成
すれば、置換反応はさらに増長され、W膜厚にして1μ
m程度にまで達することがわかった。
このように1反応時の基板温度、もしくはタングステン
析出反応制御膜を設ける場合にはその厚さと適正な基板
温度とを選択することにより、Si基板上に形成されろ
W膜の厚さを任意に選定することができる。以上の例で
は5illiパターンに代り、Si単結晶基板自身の表
面をW化することを主体に説明したが、任意の形状に形
成したSL膜パターンをW膜に置換する場合も全く同様
に理解できる。
〔実施例〕
以下、図面により、本発明の代表的実施例を示す。
実施例1 第2図(a)−(i)は、MO3FE’rにおけるコン
タクト部および多層配線の接続孔へのW導体埋込みの例
を工程順に表わした半導体装置の要部断面図を示す。
まず、第2図(a)に示すように、p型(100)Si
基板1上に、フィールド酸化膜2、厚さ15r+n+の
ゲート酸化膜2′を形成した後、多結晶シリコン膜3(
厚さ300nm)を低圧CVD法で堆積させ、不純物を
添加し低抵抗化した後、ゲート電極形状に通常のリソグ
ラフィー技術を用いてパターニングした。次いで多結晶
シリコンゲー+−、it I43をマスクとして、As
を用いたイオン打込みを行ない、続く熱処理により、ソ
ース・ドレイン領域4を形成した。その後、 HL I
) (lligb temperature 1.ow
pressure Decomposition)の5
in2膜5をCVD法で堆積させた後、全面ドライエツ
チングにより、ゲート周辺部にのみHLD[5を残し、
いわゆるL D D (Lightly Doped 
Drain)構造を形成した。
その後、第2図(b)に示すようにB l) S G(
Baron doped PSG) i%6を厚さ70
0nm程CVD法で堆積させた後、N2中で900℃で
アニールし、BPSG膜の緻密化を行なった後1通常の
ホトリソグラフィー技術を用いて直径0.6μmのコン
タク1−穴りを形成した。
次に、第2図(c)に示すように、反応性スパッタリン
グによ−り窒化チタン(TiN)膜導体7(厚さ150
nm)を全面に堆積した後、低圧CVD法により、形成
温度625℃で多結晶シリコン膜3′(厚さ400nn
+)を堆積した後、全面が平坦になるようにフオトレジ
スl−1!!48を塗布した。
その後、第2図(d)に示すように、sF、を用いたド
ライエツチングを全面で行ない、窒化チタン膜7と多結
晶シリコン膜3′をコンタクト穴り内部にのみ残した。
その後、試料を110℃で加熱したHNO,中に1分間
浸して、多結晶シリコン膜3′表面に厚さ1 、 In
nの薄い酸化膜2′を形成した。
その後、第2図(e)に示すように、WFbを用いたC
VD法により、前記多結晶シリコン膜3′をすべてタン
グステン膜9に置換した。C■1〕条件は、ガス流量W
 F s / N 2 = 20 / 2000sec
m 。
全圧力0.75torr、温度350℃、形成時間30
分であった。窒化チタン膜7は、主として置換反応のバ
リアの他に、WとSi基板4との反応抑止バリアとして
の働きを持つ、したがって、前の第1図(c)工程では
全面にTiN7を形成したが穴り内にのみ選択的に形成
するプロセスがあればそれでもよい。また、第1図(d
)工程ではコンタク]・穴り内部にのみ残したが、場合
によっては、TiN7膜をエツチング除去せず、穴7の
外部に残しても差しつかえない。むしろ、この上にAQ
等の導体層が後の工程で形成される場合には、この′l
″iNがAQljJに対してもバリアとして作用し好ま
しく信頼性の向上に役立つ。コンタクト穴11内に残し
た多結晶シリコン3′をWに置換後1表面に一部残され
た酸化膜2′は、HF水溶液により取り除く。
その後、第2図(f)に示すように、An膜10(厚さ
500nm)、モリブデンシリサイド膜11(厚さ10
100nを順次堆積し、通常のホトリソグラフィー技術
を用いて堆積構造のAQ配線を形成した後、プラズマS
 i O/ S OO(Spin on GIIJsS
)/プラズマSiO積層膜12(厚さ、それぞれ:1O
On m/300n m/300n m、合計1μm)
を堆積した後、通常のホトリソグラフィー技術を用いて
、積層膜12にモリブデンシリサイド膜11に達する直
径0.5μmの接続孔h ’ を形成した。
その後、第2図(g)に示すように、全面に低圧CVD
法によって、非晶質Si膜3″′を厚さ500nm堆積
した後、全面ドライエツチングにより非晶質Si膜;3
′を接続孔部1+ 1内にのみ残す。
この場合、ΔQ配線10の耐熱性を考えSi、Il、。
を用いて500℃という低温で81を堆積したため。
形成されたSi膜は多結晶状ではなく非晶質になった。
その後、市記第1図(d)工程と同様にして110℃に
熱したI−I N OJ中で試料を処理し、非晶質Si
膜3り上に厚さ1.3nmの薄い酸化膜2りを形成した
その後、第2図(h)に示すように、WF、を用いたC
VD法により、非晶質Si膜3′をすべてタングステン
膜9に置換した。その後、第2図(e)工程を同様にし
て表面に一部残された酸化膜2″′は、IIF水溶液に
より取除いた。CVD条件は、ガス流量W F 、 /
 A r = 2072000secto 、全圧力0
.5torr温度350℃、形成時間30分であった。
接続孔部h′内の非晶質Si膜3′をタングステン9へ
の置換後、接続孔を完全にタングステン膜9で充たすた
めに、さらにI(、を加えた通常のWF6+H2による
タングステンCV l)を行なった。
この場合のCVD条件は、ガス流量WF、/H2=20
 / 2000secm 、全圧力Q、5torr、温
度:350℃、形成時間は10分であった。このr−t
 2を加えたW −C:、 VDにより、タングステン
膜がさらに100 n m程成長した他、置換後のタン
グステン膜の隙間をタングステンで充たし緻密化する効
果を持った。なお。
この通常のW−CVDを用いた理由は、前述の作用の項
に反応式(4)を示したとおり、Si膜をW膜に置換す
る際には体積変化が生じ、Si膜が3モルに対し、W膜
が2モルの割合で置換され。
元のSi膜はW膜に置換されることにより体faが1/
2〜1/3減少することになる。そこでこの減少により
生じる膜中の隙間や窪みを埋め=l’坦化するためにW
を補う1]的で形成したものである。
このCVD条件によればW膜上の領域にのみ選択的にW
を析出させることができる。
その後、第2図(i)に示すように、AM膜10 (厚
さ900nrn)をスパッタ法により堆積し、通常のホ
トリソグラフィー技術を用いて、2にη目のΔQ配線を
形成した。
本実施例で1iコンタクト穴、およびA11)配線間の
接続孔が、タングステン膜9により埋め込まれているた
め、平坦な多層配線構造が得ら扛、AQ配線の段切れ等
の問題が大幅に改善された。また、ソース・ドレインと
のコンタク1〜抵抗、およびAQ膜の層間のコンタク1
〜抵抗は、従来のWの埋め込みを用いない場合と比べて
、低減した。本実施例においては、コンタク;・部での
バリアメタルとして、T i N膜71層間接続孔では
、モリブデンシリサイ1〜膜11を用いたが、これらい
ずれの膜にも他にW、Tj、Ta、の遷移金属元素単体
、あるいはその窒化物、もしくはそのケイ化物(シフサ
イド)やアルミニウム窒化物、コバ用l−ケイ化物、さ
らにはriWなどの合金膜を用いても同等の効果が得ら
れる。
また1層間絶縁膜としては、第1層[1に13PsG膜
6、第2層目にP −S i○/ S OG / P 
−8iO重ね膜12を用いたが、代オ]りにr’ S 
G、ポリイミド系の耐熱性有機高分子絶縁物等を用いて
も同様の構造が得られる。
実施例2 以下、本発明の他の実施例を第3図により説明する。第
3図に、本発明を用いたMOSFETのコンタクト部へ
のW埋込み例の断面工程図を示す。
なお、この実施例の特徴点は、以下の説明から明らかで
あるが、予め説明しておくと、シリコン膜3′のダンゲ
ステン置換反応時に、その表面に形成する反応制御膜(
実施例2では酸化IV:(で)を省略したものである。
第3図(a)に示すように、実施例1と同様のプロセス
を用いてLDD構造のゲート電極を形成する。その後、
スパッタ法によりチタン膜13(厚さ50nm)を全面
に堆積した。
その後、同図(b)に示すように、N2中で700℃、
30分加熱し、チタン膜13とソース・ドレイン領域4
のシリコンとを反応させチタンシリサイド14をソース
・ドレイン領域4の表層部にのみ形成した。フィールド
酸化膜2及びHLDSiO□膜5」二の未反応のチタン
膜13は、過酸化水素と水酸化アンモニウムとの水溶液
(■202+NH4OH+5H20)でエツチングし取
り去った。ソノ後L: 、 P −S i O/ S 
OG / P −S i O/SOG/P−8iO5層
から構成された層間膜6(厚さ、それぞれが200 n
 mで合計1μm)を堆積した後1通常のホトリソグラ
フィー技術を用いて、直径0.5μmのコンタクト穴1
1を形成した。
その後、同図(c)に示すように、りんを添加した非晶
質シリコン[3’ を厚さ500nm堆積した後、全面
ドライエツチングにより、コンタクト部に深さ約300
nm残すまでエツチングを行なった。
この後、同図(d)に示すようにWF6とのCV 1)
法により非晶質シリコン11A3’ をすべてW膜9に
置換した。CVD条件は、ガス流量WF、/N 2= 
20 / 2000secm、全圧力0.5torr、
デポジション温度350℃、40分であった。なお、こ
の場合には、非晶質Si膜3り上にはあらかじめ酸化膜
は形成しなかった。この後、コンタクトの穴の四部を充
たすために、5iII4とII2とを加えた通常のW−
CVDをさらに行なった。この場合のc V D条件は
、ガス流量W Fb/ S x H4/ Ilz = 
10/ 1072000secm+、全圧力0.1to
rr、デポジション温度250℃、5分であった。なお
、コンタクト穴の四部を十分にWで充たす必要がない場
合には、このS i H4とH3とを加えたw−cvo
は行なう必要はない。
さらに同図(e)に示すように、AQ膜10を厚さ70
0nm程堆積させ、通常のホトリソグラフィー技術を用
いてAQ配線パターン10を形成した。
本実施例では、チタンシリサイド]4はソース・ドレイ
ン領域4の抵抗を低減するだけでなく、非晶質シリコン
l1l13’のタングステンへの置換バリアとしての効
果を持つ、このようにして作製したMOSFETは、寄
生抵抗が低減したため、チタンシリサイド14、タング
ステン膜9を用いない場合に比べて、相互コンダクタン
スg、の向上が見られた。
実施例3 以下1本発明の他の実施例を第4図を用いて説明する。
第4図は9本発明を高濃度拡散層部のコンタクトへ応用
した試料の断面を示した工程図である。この実施例の特
徴点は、バリア収を省略したところにある。
第4図(a)に示すように、P型(100)シリコン基
板1(担抗率9−12ΩCXB)上に、フィールド酸化
膜2を形成した後、Asをドーズ量5×IQ”an−2
,エネルギー80KeVでイオン打込みを行なった後、
950℃、30分、N2中で加熱して、高濃度拡散層4
を形成した。
その後、同図(b)に示すように、I) S G膜15
を低圧CVD法により厚さ900nm堆積した後、直径
0.4μrnのコンタクト穴を形成し、多結晶シリコン
膜3′ (厚さ500nm)を。
5iH2Cfi、とHCQを用いた低圧CVD法により
、高濃度拡散層4−ヒのみに選択的に成長させた。
コノ場合、CVD11度を高温()900℃)にすると
、シリコン成長膜は、多結晶から単結晶へと移行する。
その後、70℃に加熱した水酸化アンモニウムと過酸化
水素との水溶液(N II、 OII + lI202
+5020)中で試料を10分間加熱し、表面に1.5
n mの薄い酸化膜2′をW析出反応制御膜として形成
した。
その後。同図(Q)に示すように、コンタクト穴りに選
択的に埋め込んだ多結晶シリコン3′を、WF、を用い
たCVD法により、すべてWに置換した。CVD条件は
、ガス流:lWF、/N2=20/2000scca+
、全圧力0,75torr、温度300℃、形成時間1
2分であった。SiのWへの置換反応は、このCVD条
件では高濃度拡散層4部では不純物添加をしない場合に
比べて約1/2以下に遅くなるため、W置換反応を高濃
度拡散層4と多結晶シリコン3′の界面付近で制御良く
止めることができた。
このあと、酸化膜2′は、HF水溶液で取り除く。
その後、アルミニウム膜10(厚さ1μm)をスパッタ
法により堆積し、通常のホトリソグラフィー技術を用い
てアルミニウム配線パターン1oを形成した。このよう
にして形成したコンタク1への接触抵抗は、lXl0−
7ΩalI2以下と良好でしかも接合のリーク特性の劣
化は見られなかった。
以上の実施例は、いずれも層間絶縁膜に設けたコンタク
1−穴内にシリコン膜を埋込んで、これをタングステン
膜に置換することにより導体として電気的に接続するも
のであったが、次の実施例4は平面的な回路パターンの
導体とするものである。
実施例4 以下、本発明の他の実施例を第5図を用いて説明する。
第5図は、本発明を用いたW電極配線パターンの製造方
法を示す。工程図である。
第5図(a)に示すように、■)型(あるいはN型)の
シリコン結晶基板1表面に、フィールド酸化膜およびゲ
ート酸化膜2(厚さ10nm)に、TiN膜7(厚さ2
00 n m ) 、多結晶シリコン膜3(厚さ500
nm)を低圧CVD法により順次堆積した。
その後、同図(b)に示すように、通常のホ1へリソグ
ラフィー技術により、TiN膜7と多結晶シリコン膜3
の重ね膜を加りし、′電極配線パターン3を形成する。
その後、熱間M (110℃)処理し、多結晶シリコン
膜コ3上に1.5nmの酸化膜2″を形成し、これをタ
ングステン析出反応制御膜とした。
その後、同図(C)し示すように、実施例1と同様のW
F6との置換反応を用いて多結晶シリコン膜3をタング
ステン膜9に置換した。本実施例によれば、加工した多
結晶シリコン電極配線パターン3のみを選択的にタンク
ステン電極配線パターン9に置換することができる。ま
た1本実施例のように、TiN膜7を用いれば絶縁膜と
の接着性は極めて良好であった。
この実施例のように、シリコン膜上の反応制御膜(酸化
膜)の膜厚(1,5nm)をその他の領域の酸化膜2(
薄い部分でもゲート酸化膜と同一の10nm)より薄く
することにより、WF6とシリコンとの反応をシリコン
電極配線パターン3のみに選択的に進行させることがで
きる。また、シリコン電極配線パターン3のタングステ
ン化(置換)は、その表層部から進行するので必要に応
じ完全に置換せずに大半置換したところで多少の未置換
部を残した状態で停止することもできる。多層配線構造
体の種類によっては、むしろこの様な未置換部を積極的
に残した方が好ましい場合もある。
〔発明の効果〕
本発明によれば、シリコンのタングステンへの置換反応
により、微細接続孔に、平面が平坦でしかも被覆性の優
れたタングステンの埋込みを形成することができる。本
発明は、従来より行なわれている多結晶シリコンの埋込
み技術との互換性に優れ、通常の半導体装置を用いて容
易に実現できるために、経済性、効率のLから優れてい
る。
また、微細接続孔への埋込みに限らず、所望のシリコン
配線パターンを形成しておき、これをそのパターンに見
合った形状を保持しつつタングステン配線パターンに置
換することができる。
【図面の簡単な説明】
第1図は、本発明の詳細な説明するためのシリコン基板
の温度をパラメータとし、シリコン基板りのW成長膜厚
の形成時間依存性を示した特性曲線図である。第2図、
第3図、第4図及び第5図はそれぞれ本発明の異なる実
施例を示す工程説明用要部断面図である。 図において、 1、・・・ シリコン結晶基板 2.2’ 、2“、2b′  ・・・ シリコン酸化膜
3.3′・・・ 多結晶(又は非晶質)シリコン膜4、
・・・ ソース・ドレイン領域 5、− 11LD−9iO,膜 6、・・・ BPSG膜 6′、・・ P −S i O/ S OCE / P
 −S i O/S OG / P −S i、 0層
間絶縁膜7、・・・ T i N膜 8、 ・・・ 9. ・・・ 10、 ・・・ 11、 ・・・ 12、 ・・ 13、 ・・・ 14 、 ・・・ 15、・・・ ホトレジスト膜 タングステン膜 アルミニウム膜 モリブデンシリサイド膜 P−8io/SOG/P−8io膜 チタン膜 チタンシリサイド PSG膜

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上の所定領域にタングステン導体層パタ
    ーンを有して成る半導体装置において、前記半導体基板
    上に予め前記タングステン導体層パターンに見合った同
    一形状のシリコン膜パターンを設けておき、このシリコ
    ン膜パターンを還元剤としてタングステン含有原料化合
    物ガスと反応せしめて前記シリコン膜を実質的にタング
    ステン膜に置換したタングステン導体層パターンで構成
    して成ることを特徴とする半導体装置。 2、半導体基板上に設けられた層間絶縁膜と、この絶縁
    膜に設けられたコンタクト孔を通して前記半導体基板と
    電気的に接続された導体層とを有して成る半導体装置に
    おいて、前記導体層がタングステン導体から成り、この
    タングステン導体が、前記コンタクト孔内に予め形成さ
    れたシリコン膜を還元剤としてタングステン含有原料化
    合物ガスと反応せしめて前記シリコン膜を実質的にタン
    グステン膜に置換した導体層で構成して成ることを特徴
    とする半導体装置。 3、半導体基板上の所定領域にタングステン導体層パタ
    ーンを形成するに際し、予め前記タングステン導体層パ
    ターンに見合った同一形状のシリコン膜パターンを形成
    しておき、このシリコン膜パターンを還元剤としてタン
    グステン含有原料化合物ガスと反応させ、前記シリコン
    膜パターンを実質的にタングステン膜パターンに置換す
    る工程を有することを特徴とする半導体装置の製造方法
    。 4、半導体基板上に、層間絶縁膜を形成する工程と、こ
    の層間絶縁膜にコンタクト孔パターンを設ける工程と、
    このコンタクト孔内にシリコン膜を充てん形成する工程
    と、このシリコン膜を還元剤としてタングステン含有原
    料化合物ガスと反応させることにより実質的にタングス
    テン膜に置換する工程と、次いで前記タングステン膜と
    電気的に接続され、かつ前記層間絶縁膜上に延在する導
    体パターンを形成する工程とを有することを特徴とする
    半導体装置の製造方法。 5、上記シリコン膜の少なくとも底部領域に、予めバリ
    ア膜として低抵抗体層を形成する工程を有することを特
    徴とする請求項3もしくは4記載の半導体装置の製造方
    法。 6、上記シリコン膜の表面に予めタングステン析出反応
    制御膜を形成したのち、この反応制御膜を介して前記シ
    リコン膜をタングステン膜に置換する工程と、次いでこ
    の反応制御膜を除去する工程とを有することを特徴とす
    る請求項3、4もしくは5記載の半導体装置の製造方法
    。 7、上記シリコン膜をタングステン膜に置換する工程に
    おける反応条件として、上記タングステン含有原料ガス
    はシリコンにより容易にタングステンに還元され得るタ
    ングステン化合物から成り、かつ上記半導体基板は20
    0〜600℃の加熱下において上記タングステン含有原
    料ガス雰囲気中に晒されて成ることを特徴とする請求項
    3、4、5もしくは6記載の半導体装置の製造方法。 8、上記タングステン含有原料化合物ガスが、タングス
    テンハロゲン化物から成ることを特徴とする請求項3、
    4、5、6もしくは7記載の半導体装置の製造方法。 9、上記バリア膜が、遷移金属元素単体、あるいはその
    窒化物、もしくはそのケイ化物、窒化アルミニウム、コ
    バルトケイ化物およびチタンタングステン合金の群から
    成る導体の1種から選択されて成ることを特徴とする請
    求項5記載の半導体装置の製造方法。 10、上記タングステン析出反応制御膜が1〜3nm厚
    みのシリコン酸化物膜から成ることを特徴とする請求項
    6記載の半導体装置の製造方法。
JP24079588A 1988-09-28 1988-09-28 半導体装置及びその製造方法 Pending JPH0290518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24079588A JPH0290518A (ja) 1988-09-28 1988-09-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24079588A JPH0290518A (ja) 1988-09-28 1988-09-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0290518A true JPH0290518A (ja) 1990-03-30

Family

ID=17064803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24079588A Pending JPH0290518A (ja) 1988-09-28 1988-09-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0290518A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120725A (ja) * 1990-09-12 1992-04-21 Sony Corp 配線の形成方法
US6323126B1 (en) * 1993-10-22 2001-11-27 Agere Systems Guardian Corp. Tungsten formation process
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated タングステン柱を形成する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120725A (ja) * 1990-09-12 1992-04-21 Sony Corp 配線の形成方法
US6323126B1 (en) * 1993-10-22 2001-11-27 Agere Systems Guardian Corp. Tungsten formation process
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated タングステン柱を形成する方法

Similar Documents

Publication Publication Date Title
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
US6067680A (en) Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
TW200915485A (en) Method of depositing tungsten using plasma-treated tungsten nitride
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR100705397B1 (ko) 저 저항의 텅스텐막 형성 방법
US20030199152A1 (en) Method of forming a conductive contact
JP3027946B2 (ja) 半導体装置およびその製造方法
US6316353B1 (en) Method of forming conductive connections
JPH0438877A (ja) 半導体装置
US5759905A (en) Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
JPH0290518A (ja) 半導体装置及びその製造方法
CN109994424B (zh) 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
TWI323497B (en) Method of fabricating a dual-damascene copper structure
JPH09102469A (ja) 半導体装置の製造方法
JPH0311735A (ja) 多層配線形成方法
JP2564786B2 (ja) 半導体装置およびその製造方法
US7867898B2 (en) Method forming ohmic contact layer and metal wiring in semiconductor device
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
TW455954B (en) Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure
KR100527400B1 (ko) 다마신 공정을 이용한 반도체소자 제조방법
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
JP3505191B2 (ja) 半導体装置の製造方法
TW411565B (en) Process of using the passivation layer for preventing the oxidation of copper
JPH0783021B2 (ja) 半導体装置の製造方法