JPH0311735A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH0311735A
JPH0311735A JP14510389A JP14510389A JPH0311735A JP H0311735 A JPH0311735 A JP H0311735A JP 14510389 A JP14510389 A JP 14510389A JP 14510389 A JP14510389 A JP 14510389A JP H0311735 A JPH0311735 A JP H0311735A
Authority
JP
Japan
Prior art keywords
layer
contact hole
melting point
forming
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14510389A
Other languages
English (en)
Inventor
Yukiyasu Sugano
菅野 幸保
Hisaharu Kiyota
清田 久晴
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14510389A priority Critical patent/JPH0311735A/ja
Publication of JPH0311735A publication Critical patent/JPH0311735A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程における多層配線の形
成方法に関する。
〔発明の概要〕
本発明は、半導体装置の製造工程における多層配線の形
成方法に関し、更に詳しくは、基体の拡散層上に開口し
たコンタクトホールを、バリヤメタルを介して高融点金
属により選択的に埋め込むことにより、耐熱性に優れた
多層配線形成する方法に関する。
〔従来の技術〕
LSI、VLSI等半導体装置の高集積度化にともない
、装置内配線の線幅はますます微細化するとともに、多
層化技術の重要性が高まっている。
とりわけコンタクトホールは、そのアスペクト比すなわ
ち深さと直径の比が例えば1以上と大きくなってきてお
り、この微細なコンタクトホールへの、耐熱性に優れた
導電性材料の埋め込み技術の重要性が増してきた。
従来、シリコン(Si)等の半導体基体の拡散層上の絶
縁膜に開口したコンタクトホール内部を、導電性材料で
埋め込む方法としては、スパッタリング法が主として用
いられてきた。しかしこの方法も、微細でアスペクト比
の大きなコンタクトホールになると、そのステップカバ
レッジ特性に限界が生じてきた。 そこで、コンタクト
ホール底部に露出したシリコン等の上に、自己整合的な
選択成長が可能な夕′ングステン(−)等の高融点金属
の選択CVDによる埋め込み方法が有望視されてきた。
しかしこの方法は耐熱性に問題があり、引き続く熱処理
工程において例えば650°C程度以上の熱履歴がかる
と、Siと−の界面でたやすくシリサイド化反応をおこ
したり、賀がSiの結晶欠陥にそって異常拡散しスパイ
クが発生しがちであった。
これにより、リーク電流の増大やコンタクト抵抗値の変
動等、半導体装置の信頼性に悪影響を及ぼす場合がしば
しばあった。
耐熱性を向上する手段として、コンタクトホール底部に
窒化タングステン(WN)や窒化チタン(TiN)等の
バリヤメタル層を形成する方法があるが、これらバリヤ
メタル層の上にはタングステン(W)等の高融点金属が
選択成長しにくい。そこで例えばバリヤメタルとしてT
iNを用い、この表面に極微量のSiをイオン注入して
TiNの表面改質を行ったのちに−の選択CVDを行う
方法が提出されている(例えば、第36回応用物理学関
係連合講演会講演予稿集、3a−ZF−10,1989
年4月)。
〔発明が解決しようとする課題〕
しかし前記した従来例による方法においても、工業的利
用の見地からは、必ずしもすべての場合において耐熱性
に優れたコンタクトホールからなる多層配線を高い歩留
で形成するには至っていない。
そこで本発明の課題は、St等等厚導体基体拡散層上の
コンタクトホールを、WNやTiN等のバリヤメタルを
介してW等の高融点金属の選択CVDで埋め込むにあた
り、耐熱性に優れた多層配線を信頼性よく形成する方法
を提供することである。
〔課題を解決するための手段〕
前述した課題を達成するため、本発明者らは以下の2つ
の多層配線形成方法°を発明するにいたった。
第1の多層配線形成方法は、コンタクトホールの少なく
とも底部に一層および−N層を薄く順次形成し、つぎに
−等高融点金属の選択成長の核となる層をこれも薄(形
成した後、前記コンタクトホールを一等高融点金属の選
択CVDにより埋め込むことを特徴とする多層配線形成
方法である。ここで言う選択成長の核となる層とは、前
記−NHの表面を還元して得られる一金属層、同じく前
記−N層にSi・イオン注入して得られるSi改質WN
層、さらには同じ(WN層表面に形成して得られるポリ
シリコン(p−5i)層、アモルフ、アスシリコン(a
−5i)層、タングステンシリサイド(WSi、 )等
の高融点金属シリサイド層等のことを意味し、要はその
表面に−等の高融点金属の選択CVDを可能とする層を
意味する。
また本発明の第2の多層配線形成方法は、コンタクトホ
ールの少なくとも底部にTiN層およびW等の高融点金
属シリサイド層を薄く順次形成し、ついで前記コンタク
トホールを高融点金属の選択的CVDにより埋め込むこ
とを特徴とする多層配線形成方法である。ここで言う高
融点金属シリサイド層とは、WSi 、 、モリブデン
シリサイド(MoSig) 、チタンシリサイド(Ti
Siz) 、ジルコニウムシリサイド(ZrSi*)等
高融点金属の珪化物の層を意味し、要はその表面に一等
高融点金属の選択CVDが可能であり、かつ耐熱性に優
れ、選択CVDにより埋め込まれる一等高融点金属と反
応しない材料からなる層のことを言う。
〔作用〕
本発明の第1の多層配線形成方法によれば、コンタクト
ホールの少なくとも底部にはW層およびWN層からなる
バリヤメタル層があり、つぎに高融点金属の選択成長の
核となる層を形成するので、コンタクトホール内にw等
の高融点金属が自己整合的に選択成長して埋め込まれ、
耐熱性に優れた多層配線が形成される。
また本発明の第2の多層配線形成方法によれば、コンタ
クトホールの少なくとも底部にはTiN層および高融点
金属シリサイド層がこの順に形成されており、ついでコ
ンタクトホール内にW等の高融点金属が自己整合的に選
択成長して埋め込まれるので、耐熱性に優れた多層配線
が形成される。
WNliならびにTiN層ともに略二千°C以上の融点
を持つので、引き続く熱処理工程においても、コンタク
トホール底面に露出した拡散層と埋め込まれた高融点金
属とがシリサイド化反応をおこしたり、スパイクが発生
することはない。
高融点金属の選択成長の核となる層ならびに高融点金属
シリサイド層とも、この表面には高融点金属が再現性よ
く選択CVDにより成長するので、信頼性に優れた多層
配線の形成が可能となる。
〔実施例〕
以下、本発明の実施例について図面を参照しながら説明
する。なお実施例1〜4は請求項1によるものであり、
実施例5〜6は請求項2に対応するものである。
実隻聞よ 第1図(a)〜(e)は本発明の第1の実施例による多
層配線形成方法を示す工程図である。同図(a)におい
て、Si等の基体1の拡散層2上の絶縁膜3にコンタク
トホール4が開口しており、その底面には拡散層2が露
出している。コンタクトホール4底部の自然酸化膜を除
去した後、ここに同図(b)のようにW層5を薄く、例
えば500〜1000人の厚さで選択CVDにより成長
させる。つぎにアンモニア(NH3)ガス雰囲気中例え
ば600〜900°Cの温度で短時間のランプアニール
等のPTAを施し、同図(C)のようにW層5の表面を
窒化しWN層6を例えば300〜1000人の厚さに形
成する。RTAは一層5の表面から加熱し、しかも短時
間であるのでW層5は下地の基体1の拡散層2とのシリ
サイド化反応に優先してWN層6が形成される。
このWNN層上上は−は選択CVDにより成長し難い。
そこでさらに例えば水素(H2)ガス等の還元性雰囲気
中で800〜1000°CのRTAを施し、同図(d)
のようにwN−層6表層部のみを還元して第2の一層7
とする。第2の一層7は、高融点金属の選択成長の核と
なる層である。つぎに、例えば6フツ化タングステン(
WFa)のシラン(SiH4)還元条件または水素(H
2)還元条件による選択CVDにより、選択成長W 2
0をコンタクトホール4中に積み増し、第1図(e)に
示すように埋め込みを完了する。
讐Fb + 3/2 SiH4→−+ 3/25iFn
 + 3HzWF6+   3H2→W + 6HFこ
の後、第1図には示していないが、上層配線を形成して
耐熱性に優れた多層配線が形成されるのである。
裏1桝又 本実施例は高融点金属の選択成長の核となる層として多
結晶シリコン(Poly−5t)を用いた例である。
第2図(a)〜(f)は本発明の第2の実施例による多
層配線形成方法を示す工程図である。同図において(a
)〜(c)までの工程は、実施例1における第1図(a
)〜(c)に示される工程と同じであるので説明を省略
する。
つぎに第2図(d)のごとく、減圧CVD法により全面
にPo1y−Si  8を例えば100〜1000人の
厚さにコンタクトホール4が埋まらない程度に薄く堆積
する。さらにレジストを全面に塗布してコンタクトホー
ルをも埋め込み、表面の平坦なレジスト膜を形成する。
この平坦化レジスト膜をドライエツチングにより全面的
にエツチングし、コンタクトホール4底部付近のみにレ
ジストを残す。残されたレジストをマスクとして、Po
1y−5i  8の露出した部分をエツチング除去し、
ひきつづき残されたレジストも除去することにより第2
図(e)のようにコンタクトホール側壁下部および底部
にのみPo1y−5i 8を残す。
つぎにWF、の選択CVDにより選択成長W 20を埋
め込む。このとき、まずSi還元条件で選択CVDを行
うことにより、残されたPo1y−St 8を完全に消
費しておく。
hlF6+ 3/25i−4W + 3/25iFaこ
の後、5iHa還元条件で選択CVDを続け、第2図(
f)に示すように選択成長W 20の埋め込みを完了す
る。
本実施例においては高融点金属の選択成長の核となる層
としてPo1y−5jを用いたが、これを例えばジシラ
ン(SizHi)をソースガスとする減圧C■Dによる
アモルファスシリコン(a−Si)に置き換えることも
可能である。
また同じく高融点金属の選択成長の核となる層として、
例えばジクロルシラン(SiHzCl z) と畦。
をソースガスとする減圧CVDによるタングステンシリ
サイド(WSi、 )をもちいてもよい。この場合、高
融点金属の選択CVDはS i It a還元条件、あ
るいはH2還元条件のいずれでもよい。
また高融点金属の選択成長の核となる層であるPo1y
−5t 、 a−St、および同1つともに減圧CVD
により堆積したが、ステップカバレッジの点で本発明の
目的を達成しうるならば、通常のスパッタリング法によ
り薄く堆積して選択成長の核とすることが可能である。
実施五1 本実施例はWN層上の高融点金属の選択成長の核となる
層として、四層の表面にSi冒オンによるイオン注入を
施し、Si改質WN層を設けた例である。
第3図(a)〜(f)は本発明の第3の実施例による多
層配線形成方法を示す工程図である。同図においても(
a)〜(C)までの工程は、実施例1における第1図(
a)〜(c)に示される工程と同じであるので説明を省
く。
つぎに第3図(d)のごとく、コンタクトホール4部分
を残して、絶縁膜3上にレジスト層9を形成する。この
後Si+を基体面垂直方向から全面的にイオン注入し、
第3図(e)のごと(WNI6の表面のみをSi改質−
N層11とする。そしてレジスト層9を除去し、WF、
の選択CVDにより選択成長−20を第3図(f)のご
とく埋め込む。
実流■↓ 前実施例1〜3においてはコンタクトホールの少なくと
も底部に設ける一層5の形成方法として、選択CVDを
用いたが、本実施例ではプランケラ)CVD法による一
層5の形成方法の一例をのべる。
第4図(a)〜(f)は本発明の第4の実施例による多
層配線形成方法を示す工程図である。同図(a)におい
てSi基体1の拡散層2上の絶縁膜3にはコンタクトホ
ール4が開口しており、その底面には拡散層2が露出し
ている。拡散層2上の自然酸化膜を除去した後、ここに
同図(b)のように−層5を薄く、例えば300〜50
0人の厚さでブランケットCVD法により全面に成長さ
せる。つぎにアンモニア(NH3)ガス雰囲気中例えば
600〜900°Cの温度で短時間のランプアニール等
のRTAを施し、同図(c)のように−層5の表面を窒
化しWNNO3例えば200〜500人の厚さに形成す
る。RTAは一層5の表面から加熱し、しかも短時間で
あるので一層5は下地の基体1の拡散層2とのシリサイ
ド化反応に優先してWNNO3形成される。
このWN層6上には賀は選択CVDにより成長し難い、
そこで同図(d)のように−N層6の表面にSt ’″
10をイオン注入し、Si改質−N層11を設ける。こ
のとき、回転斜めイオン注入法を用いることにより、コ
ンタクトホール4中の−N層6の側壁にむらなくイオン
注入が施されSi改質−N層11が形成されるようにす
る。次にレジスト9を全面に塗布して平坦化レジスト膜
を形成した後、コンタクトホール4部分のみにパターン
化して残し、これをマスクとしてRIEにより絶縁膜上
3のSi改質−N層11、WNNO3よび一層5を共に
エツチングして除去し、同図(e)の状態とする。この
後レジスト9をもエツチング除去してコンタクトホール
4内のSi改質H層11を露出し、最後に選択CVDに
より選択成長W 20を第4図(f)のごとく埋め込む
本実施例においては、WNNO3形成方法として一層5
の表面を窒化する方法を用いたが、勿論ブランゲットC
VD法により一層5の表面に−N層6を直接形成しても
よい。
なお前記実施例1〜4においては、拡散層2上に直接X
層5を形成したが、拡散層2上にあらかじめ自己選択的
にTiSix層等を形成しておくことも可能である。こ
のシリサイド構造をとることにより、コンタクト抵抗値
を一層低減することができる。
文m 本実施例および実施例6は請求項2記戦の発明を説明す
る実施例である。
本発明の第5の実施例による多層配線形成方法の工程図
である第5図(a)〜(f)において、St等の基体1
の拡散層2上の絶縁膜3にはコンタクトホール4が開口
しており、その底面には拡散層2が同図(a)のごとく
露出している。拡散層2上の自然酸化膜を除去した後、
ここに同図(b)のようにTiN層12を例えば100
0人、つづけて高融点金属シリサイド層となるーSiX
層13を例えば500人の厚さにスパッタリング法また
は減圧CVD法等により全面に薄く順次形成する。この
とき、勿論コンタクトホール4内をTtN層12および
WSi 、 Jil13で埋め込まないようにする。つ
ぎに同図(c)のようにレジスト9を全面に塗布し、平
坦化膜とする。
このレジスト9をドライエツチング法により全面エツチ
ングし、同図(d)のようにコンタクトホール4内のみ
にレジスト9を残す。さらに残されたレジスト9をマス
クとしてドライエツチングを施し、TiN層12および
同18層13ともにコンタクトホール4内のみに残し、
同図(e)のようにする。
次に残されたレジスト9をドライエツチングにより除去
しWSi 、層13を露出する。WSi 、上には周知
のとうりWの選択CVDを行うことが可能であるので、
畦、のSiH4還元条件またはH2還元条件による選択
CVDにより、選択成長W 20をコンタクトホール4
中に形成して埋め込みを行い、埋め込みを完了する。
裏侮桝旦 本実施例は基体1上の異なる深さのコンタクトホールを
、同じ工程により同時に一等高融点金属の選択CVDで
埋め込む場合の実施例であり、その工程は実施例5に準
じている。第6図(a)〜(c)は本発明の第6の実施
例による多層配線形成方法を示す工程図である。同図(
a)において、基体1上に深さの異なる微細なコンタク
トホール4が開口している。コンタクトホール4底部の
自然酸化膜を除去した後、この上にTiN層12を例え
ば1000人、つづけてWSi X層13を例えば50
0人の厚さにスパッタリング法または減圧CVD法等に
より薄く全面に形成する。このとき、勿論コンタクトホ
ール4内をTiN層12およびWSi xii13で埋
め込まないようにする。つぎにレジスト9を全面に塗布
し、平坦化膜とする。このレジスト9をドライエツチン
グ法により全面エツチングし、コンタクトホール4内の
みに残す。さらに残されたレジスト9をマスクとしてド
ライエツチングを施し、TiN層12およびWSi 、
層13ともにコンタクトホール4内のみに残し、同図(
b)のようにする。次に残されたレジスト9をドライエ
ツチングにより除去し−SiX層13を露出する。ここ
にWF、のSiH4還元条件またはH2還元条件による
選択CVDを行い、選択成長−20をコンタクトホール
4中に形成し、同図(c)のように埋め込みを完了する
本実施例によれば、深さの異なるコンタクトホールが同
じ基体上に存在していても、WSi X層の上端がエッ
チバックにより同じ深さまで出ており、このWSi x
層上には一等高融点金属が選択CVDにより等方的に成
長するので、埋め込みは第6図(c)のように同時に完
了するのである。
以上、本発明の実施例について詳述したが、コンタクト
ホール中を埋め込む高融点金属としては選択成長−のみ
ならず、ソースガスとして6フツ化モリブデン(MOF
&)あるいは5フツ化タンタル(TaFs)等を用いる
選択成長MoやTa等を埋め込みに用いても、本発明の
効果を発揮することが可能である。
〔発明の効果〕
以上詳述したように、本発明における第1の多層配線形
成方法は、まずSi等半導体基体の接続層上に開口した
コンタクトホールの少なくとも底部にW層およびKN層
を順次薄く形成し、つぎに高融点金属の選択成長の核と
なる層をこれも薄く形成した後、前記コンタクトホール
を高融点金属の選択CVDにより埋め込むことを特徴と
する。
また本発明の第2の多層配線形成方法は、コンタクトホ
ールの少なくとも底部にTiN層および高融点金属シリ
サイド層を順次薄く形成し、ついで前記コンタクトホー
ルを高融点金属の選択的CVDにより埋め込むことを特
徴とする。
これにより、バリヤメタルとしての性能は優れているも
のの、高融点金属の選択的成長が困難であった−6層ま
だはTiN層の表面に、高融点金属の選択CVDを再現
性良く施すことができるようになった。この結果、選択
成長W20形成後に引き続き熱処理工程を加えても、選
択成長−20と下地の拡散層2とがシリサイド化反応を
おこしたり、スパイクが発生することがなく、リーク電
流が増大したり、コンタクト抵抗値が変動する問題が解
消された。すなわち、本発明によれば、耐熱性に優れた
信頼性の高いコンタクトホールからなる多層配線が可能
となり、半導体装置製造工程に与える寄与は大きい。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の第1の実施例による多
層配線形成方法を示す工程図、第2図(a)〜(f)は
本発明の第2の実施例による多層配線形成方法を示す工
程図、第3図(a)〜(f)は本発明の第3の実施例に
よる多層配線形成方法を示す工程図、第4図(a)〜(
f)は本発明の第4の実施例による多層配線形成方法を
示す工程図、第5図(a)〜(f)は本発明の第5の実
施例による多層配線形成方法を示す工程図、そして第6
図(a)〜(c)は本発明の第6の実施例による多層配
線形成方法を示す工程図である。 1・−・・・−・・−・−基体 4・−一−−・・・・・−−−一−コンタクトホール5
・・−−−−−−−−−・−W層 6・−・・−−一−−−−・・−W N層7−−−−・
・ 9−−−−・−・− 10−−−−一・〜・・−・−・ 1 12〜−〜−−−−・−・・ 13− ・−・− 20−−−−−−−・・−−−− ・第2のW層 Po1y −S i ・レジスト i0 ・St改質WN層 TiN層 WSix層 選択成長W (a) (b) (C) 第1図 206− (CI) (e) 本発明の第1の実施例による 多層配線形成方法段示す工程図 第1図 (d) (e) (f) 本発明の第2の実施例による 多層配線形成方法段示す工程図 第2図 (a) (b) (C) 第2図 (a) (b) (C) 第3図 (d) (↑) 第3図 (d) (e) 多層配線形成方法と示す工程図 第4M (8) (b) (C) 第4図 (a) (b) (C) 第5図 (d) (e)

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体の拡散層上にコンタクトホールを形成し
    てなる多層配線形成方法であって、コンタクトホールの
    少なくとも底部にタン グステン層および窒化タングステン層を順次形成し、つ
    ぎに高融点金属選択成長の核となる層を形成した後、前
    記コンタクトホールを高融点金属により選択的に埋め込
    むことを特徴とする多層配線形成方法。 2、半導体基体の拡散層上にコンタクトホールを形成し
    てなる多層配線形成方法であって、コンタクトホールの
    少なくとも底部に窒化 チタン層および高融点金属シリサイド層を順次形成し、
    ついで前記コンタクトホールを高融点金属により選択的
    に埋め込むことを特徴とする多層配線形成方法。
JP14510389A 1989-06-09 1989-06-09 多層配線形成方法 Pending JPH0311735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14510389A JPH0311735A (ja) 1989-06-09 1989-06-09 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14510389A JPH0311735A (ja) 1989-06-09 1989-06-09 多層配線形成方法

Publications (1)

Publication Number Publication Date
JPH0311735A true JPH0311735A (ja) 1991-01-21

Family

ID=15377446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14510389A Pending JPH0311735A (ja) 1989-06-09 1989-06-09 多層配線形成方法

Country Status (1)

Country Link
JP (1) JPH0311735A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153739A (ja) * 1984-01-25 1985-08-13 ダイワ精工株式会社 釣竿のボカシ模様形成方法
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
WO2000055905A1 (de) * 1999-03-12 2000-09-21 Infineon Technologies Ag Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
KR100369483B1 (ko) * 1995-12-29 2003-03-26 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153739A (ja) * 1984-01-25 1985-08-13 ダイワ精工株式会社 釣竿のボカシ模様形成方法
JPH0311735B2 (ja) * 1984-01-25 1991-02-18 Daiwa Seiko Co
KR100369483B1 (ko) * 1995-12-29 2003-03-26 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US6479381B2 (en) 1996-05-24 2002-11-12 Micron Technology, Inc. Process for forming a diffusion-barrier-material nitride film
US6680246B2 (en) 1996-05-24 2004-01-20 Micron Technology, Inc. Process for forming a nitride film
US6998341B2 (en) 1996-05-24 2006-02-14 Micron Technology, Inc. Process for forming a diffusion barrier material nitride film
WO2000055905A1 (de) * 1999-03-12 2000-09-21 Infineon Technologies Ag Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
US6800898B2 (en) 1999-03-12 2004-10-05 Infineon Technologies Ag Integrated circuit configuration and method of fabricating a dram structure with buried bit lines or trench capacitors

Similar Documents

Publication Publication Date Title
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH0311735A (ja) 多層配線形成方法
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JPH02257640A (ja) 半導体素子の製造方法
KR100745066B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH04320329A (ja) 半導体装置の製造方法
JP2733396B2 (ja) 半導体装置の製造方法
JPH0290518A (ja) 半導体装置及びその製造方法
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
JP3505191B2 (ja) 半導体装置の製造方法
JPH0586653B2 (ja)
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JP3451634B2 (ja) 金属材料堆積方法
JPH0620997A (ja) 半導体装置およびその製造方法
JPH0783021B2 (ja) 半導体装置の製造方法
JPH0562929A (ja) 半導体装置の製造方法
JP2985218B2 (ja) 半導体装置及びその製造方法
JP2672976B2 (ja) 電極配線及びその製造方法
JP2670674B2 (ja) 半導体装置の製造方法
JP2840675B2 (ja) 半導体装置の製造方法
JPH01300540A (ja) 半導体装置の製造方法
JPH0964184A (ja) 半導体装置のコンタクトホールへの配線形成方法
JPH04315425A (ja) 半導体装置の製造方法