JP2672976B2 - 電極配線及びその製造方法 - Google Patents
電極配線及びその製造方法Info
- Publication number
- JP2672976B2 JP2672976B2 JP15013488A JP15013488A JP2672976B2 JP 2672976 B2 JP2672976 B2 JP 2672976B2 JP 15013488 A JP15013488 A JP 15013488A JP 15013488 A JP15013488 A JP 15013488A JP 2672976 B2 JP2672976 B2 JP 2672976B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- nitride film
- silicon
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、耐熱性が高く、また平坦化形成の可能な半
導体電極配線及びその製造方法に関するものである。
導体電極配線及びその製造方法に関するものである。
近年LSIの高集積化を実現するために、素子の寸法は
ますます微細化されている。コンタクトの接合深さも0.
1から0.2μｍ程度と浅くなり、この上に電極を形成しな
ければならない。
ますます微細化されている。コンタクトの接合深さも0.
1から0.2μｍ程度と浅くなり、この上に電極を形成しな
ければならない。
現在、電極配線材料としてはシリコン入りアルミニウ
ムが用いられている。しかしながらアルミニウム単層配
線は、AlとSiとの相互拡散による接合破壊およびコンタ
クト界面へのSiの析出のためにコンタクト抵抗が増加す
る等の理由によりサブミクロン領域では限界にきたと考
えられている。
ムが用いられている。しかしながらアルミニウム単層配
線は、AlとSiとの相互拡散による接合破壊およびコンタ
クト界面へのSiの析出のためにコンタクト抵抗が増加す
る等の理由によりサブミクロン領域では限界にきたと考
えられている。
また、CVD法等により形成したタングステンを、電極
材料として用いる試みも行われている。しかしながら、
シリコンとタングステンは、600から650℃程度で反応を
生じタングステンシリサイドになってしまい高い温度の
熱処理に耐えることができない。
材料として用いる試みも行われている。しかしながら、
シリコンとタングステンは、600から650℃程度で反応を
生じタングステンシリサイドになってしまい高い温度の
熱処理に耐えることができない。
このように、シリコン上に形成した金属は、すべて65
0℃以下でシリコンと反応してしまいアルミニウム、タ
ングステンに限らず耐熱性はない。
0℃以下でシリコンと反応してしまいアルミニウム、タ
ングステンに限らず耐熱性はない。
一方、スケールダウンに伴ってシリコン半導体基板上
の絶縁膜に形成されたコンタクトホール、配線上の絶縁
膜に形成されたスルーホールのアスぺクト比（穴の高さ
／巾）が大きくなり、1.0から2.0程度になっている。こ
のため、この穴の上に上層の配線を通常のスパッタ成膜
法、蒸着法により形成すると穴の中に金属が入らず断線
してしまう。このため何らかの穴埋め方法が必要であ
る。
の絶縁膜に形成されたコンタクトホール、配線上の絶縁
膜に形成されたスルーホールのアスぺクト比（穴の高さ
／巾）が大きくなり、1.0から2.0程度になっている。こ
のため、この穴の上に上層の配線を通常のスパッタ成膜
法、蒸着法により形成すると穴の中に金属が入らず断線
してしまう。このため何らかの穴埋め方法が必要であ
る。
このように、LSIのパターンを微細化するためには、
立熱性があり、かつ高アスペクト比のコンタクトホール
に電極金属を埋め込むことの出来る電極形成技術が必要
である。
立熱性があり、かつ高アスペクト比のコンタクトホール
に電極金属を埋め込むことの出来る電極形成技術が必要
である。
この２つの要求のうち、耐熱性については金属とシリ
コンとの間に窒化チタン層を装入する方法が提案されて
いる。この方法では、アルミニウム電極で500℃、タン
グステン電極で800℃程度まで耐熱性が向上することが
知られている。一方、高アスペクト比のコンタクトホー
ルへの電極金属の穴埋めに付いてはアルミニウム、タン
グステンの選択CVD法が有効であると考えられる。この
技術は、アルミニウム（T.Amazawa and H.Nakamura,Ext
ended Abs.of the 18th（1986）Conference of SSMD,p7
55）については、トリイソブチルアルミニウムを用い
て、シリコン、金属上にアルミニウムを選択的に付着さ
せるものであり、タングステン（T.Moriya et al.,IEDM
Tech.Digest 1983,p550−553（1983））については、
６フッ化タングステンガスと水素ガス雰囲気中で、基板
を200から500℃程度に加熱することにより６フッ化タン
グステンガスの還元反応を起こし、シリコンや金属上に
のみタングステンを付着させるものである。しかし、窒
化チタン上への選択成長はこれまで報告されておらず、
耐熱性と埋め込みの両者を同時に満足する電極構造はな
かった。
コンとの間に窒化チタン層を装入する方法が提案されて
いる。この方法では、アルミニウム電極で500℃、タン
グステン電極で800℃程度まで耐熱性が向上することが
知られている。一方、高アスペクト比のコンタクトホー
ルへの電極金属の穴埋めに付いてはアルミニウム、タン
グステンの選択CVD法が有効であると考えられる。この
技術は、アルミニウム（T.Amazawa and H.Nakamura,Ext
ended Abs.of the 18th（1986）Conference of SSMD,p7
55）については、トリイソブチルアルミニウムを用い
て、シリコン、金属上にアルミニウムを選択的に付着さ
せるものであり、タングステン（T.Moriya et al.,IEDM
Tech.Digest 1983,p550−553（1983））については、
６フッ化タングステンガスと水素ガス雰囲気中で、基板
を200から500℃程度に加熱することにより６フッ化タン
グステンガスの還元反応を起こし、シリコンや金属上に
のみタングステンを付着させるものである。しかし、窒
化チタン上への選択成長はこれまで報告されておらず、
耐熱性と埋め込みの両者を同時に満足する電極構造はな
かった。
本発明は上記の事情に鑑みてなされたもので、耐熱性
を向上し得、かつ高アスペクト比のコンタクトホールに
電極金属を埋め込むことのできる電極配線及びその製造
方法を提供することを目的とする。
を向上し得、かつ高アスペクト比のコンタクトホールに
電極金属を埋め込むことのできる電極配線及びその製造
方法を提供することを目的とする。
本発明は、窒化金属膜の作り方を研究するとともに、
その表面構造を解明することにより、窒化金属上へのア
ルミニウムおよびタングステンの選択成長を可能にした
ものであり、耐熱性および埋め込み電極を要するサブミ
クロンLSIおよび３次元LSIの製作を可能にしたものであ
る。
その表面構造を解明することにより、窒化金属上へのア
ルミニウムおよびタングステンの選択成長を可能にした
ものであり、耐熱性および埋め込み電極を要するサブミ
クロンLSIおよび３次元LSIの製作を可能にしたものであ
る。
すなわち、本発明は上記目的を達成するために、素子
の形成された半導体基板上のシリコン結晶あるいは非晶
質シリコンあるいは金属シリサイド膜上に形成された金
属窒化膜と該金属窒化膜の上のみに金属シリサイドを介
して選択成長されたタングステンあるいはアルミニウム
等の選択成長された金属とを少なくとも含んで構成され
た電極配線であり、また、素子の形成された半導体基板
上のシリコン結晶あるいは非晶質シリコン領域上に金属
窒化膜を形成する工程と、該金属窒化膜表面に該金属シ
リサイドを形成する工程と、該金属窒化膜上のみに該金
属シリサイドを介してタングステンあるいはアルミニウ
ムを選択成長させる工程とを含むことを特徴とする電極
配線の製造方法であり、また、素子の形成された半導体
基板上のシリコン結晶あるいは非晶質シリコン領域上に
金属窒化膜を形成する工程と、この工程の後絶縁膜を形
成する工程と、該絶縁膜上にコンタクトホールを形成す
る工程と、該コンタクトホール部分に露出した金属窒化
膜表面に該金属シリサイドを形成する工程と、該金属窒
化膜上のみに該金属シリサイドを介してタングステンあ
るいはアルミニウムを選択成長させる工程とを含むこと
を特徴とする電極配線の製造方法であり、また、素子の
形成された半導体基板上のシリコン結晶あるいは非晶質
シリコン領域上に金属窒化膜を形成する工程と、該金属
窒化膜表面に該金属シリサイドを形成する工程と、この
工程の後絶縁膜を形成する工程と、該絶縁膜上にコンタ
クトホールを形成する工程と、該コンタクトホール部分
の金属窒化膜上のみに該金属シリサイドを介してタング
ステンあるいはアルミニウムを選択成長させる工程とを
含むことを特徴とする電極配線の製造方法であり、ま
た、素子の形成された半導体基板上に、絶縁膜を形成す
る工程と、該絶縁膜上にコンタクトホールを形成する工
程と、該コンタクトホール部分に露出したシリコン結晶
あるいは非晶質シリコン領域上に金属窒化膜を形成し、
さらに表面に該金属シリサイドを形成する工程と、該金
属窒化膜上のみに該金属シリサイドを介してタングステ
ンあるいはアルミニウムを選択成長させる工程とを含む
ことを特徴とする電極配線の製造方法である。
の形成された半導体基板上のシリコン結晶あるいは非晶
質シリコンあるいは金属シリサイド膜上に形成された金
属窒化膜と該金属窒化膜の上のみに金属シリサイドを介
して選択成長されたタングステンあるいはアルミニウム
等の選択成長された金属とを少なくとも含んで構成され
た電極配線であり、また、素子の形成された半導体基板
上のシリコン結晶あるいは非晶質シリコン領域上に金属
窒化膜を形成する工程と、該金属窒化膜表面に該金属シ
リサイドを形成する工程と、該金属窒化膜上のみに該金
属シリサイドを介してタングステンあるいはアルミニウ
ムを選択成長させる工程とを含むことを特徴とする電極
配線の製造方法であり、また、素子の形成された半導体
基板上のシリコン結晶あるいは非晶質シリコン領域上に
金属窒化膜を形成する工程と、この工程の後絶縁膜を形
成する工程と、該絶縁膜上にコンタクトホールを形成す
る工程と、該コンタクトホール部分に露出した金属窒化
膜表面に該金属シリサイドを形成する工程と、該金属窒
化膜上のみに該金属シリサイドを介してタングステンあ
るいはアルミニウムを選択成長させる工程とを含むこと
を特徴とする電極配線の製造方法であり、また、素子の
形成された半導体基板上のシリコン結晶あるいは非晶質
シリコン領域上に金属窒化膜を形成する工程と、該金属
窒化膜表面に該金属シリサイドを形成する工程と、この
工程の後絶縁膜を形成する工程と、該絶縁膜上にコンタ
クトホールを形成する工程と、該コンタクトホール部分
の金属窒化膜上のみに該金属シリサイドを介してタング
ステンあるいはアルミニウムを選択成長させる工程とを
含むことを特徴とする電極配線の製造方法であり、ま
た、素子の形成された半導体基板上に、絶縁膜を形成す
る工程と、該絶縁膜上にコンタクトホールを形成する工
程と、該コンタクトホール部分に露出したシリコン結晶
あるいは非晶質シリコン領域上に金属窒化膜を形成し、
さらに表面に該金属シリサイドを形成する工程と、該金
属窒化膜上のみに該金属シリサイドを介してタングステ
ンあるいはアルミニウムを選択成長させる工程とを含む
ことを特徴とする電極配線の製造方法である。
したがって、金属CVD法による選択成長技術とは、CVD
現象に対する堆積表面の活性度の差を利用したものであ
る。LSIの製造においては、シリコンおよびシリコンを
含むシリサイド等の合金、または被堆積物質と同様の性
質を持つと考えられる各種金属等の導電材料と、層間絶
縁膜として用いられるシリコン酸化膜、窒化シリコン等
の絶縁膜材料との表面の活性度の差を利用し導電材料表
面のみに金属膜を成長する。コンタクト電極においてバ
リア層材料として用いられる金属窒化膜は、導電材料で
ありながら選択成長は起きない。
現象に対する堆積表面の活性度の差を利用したものであ
る。LSIの製造においては、シリコンおよびシリコンを
含むシリサイド等の合金、または被堆積物質と同様の性
質を持つと考えられる各種金属等の導電材料と、層間絶
縁膜として用いられるシリコン酸化膜、窒化シリコン等
の絶縁膜材料との表面の活性度の差を利用し導電材料表
面のみに金属膜を成長する。コンタクト電極においてバ
リア層材料として用いられる金属窒化膜は、導電材料で
ありながら選択成長は起きない。
本発明は、電極の耐熱性向上のために金属窒化膜の形
成を行い、それと同時に金属窒化膜表面へのCVD選択性
を生み出す目的で、金属窒化膜の表面にごく僅かの該金
属シリサイドを形成し、選択成長を行い耐熱性のあるア
スペクト比の大きいコンタクト電極の形成を可能とした
ものである。
成を行い、それと同時に金属窒化膜表面へのCVD選択性
を生み出す目的で、金属窒化膜の表面にごく僅かの該金
属シリサイドを形成し、選択成長を行い耐熱性のあるア
スペクト比の大きいコンタクト電極の形成を可能とした
ものである。
以下図面を参照して本発明の実施例を詳細に説明す
る。
る。
［実施例１］ 本発明の第１の実施例を第１図に示す。１は、シリコ
ン半導体基板である。第１図（Ａ）は、窒化チタン２を
反応性スパッタ法を用いて1000Å形成したものである。
これは、チタンターゲットを窒素とアルゴンの混合ガス
雰囲気でスパッタを行い形成する。シリコン半導体基板
１上に窒化チタン２を形成する場合、第１図（Ａ′）に
示すように、オーミック接触とするためにチタンシリサ
イド３等を介してよいことはいうまでもない。第１図
（Ｂ）は、この表面にチタンシリサイド４をスパッタ法
を用いて形成したものである。チタンシリサイド４の膜
厚は、数10Å程度のごく薄いものでよい。第１図（Ｃ）
は、この上に選択CVD法をもちいて、タングステン５を2
000Å堆積したものである。チタンシリサイド４は膜厚
が薄いため観測されない。
ン半導体基板である。第１図（Ａ）は、窒化チタン２を
反応性スパッタ法を用いて1000Å形成したものである。
これは、チタンターゲットを窒素とアルゴンの混合ガス
雰囲気でスパッタを行い形成する。シリコン半導体基板
１上に窒化チタン２を形成する場合、第１図（Ａ′）に
示すように、オーミック接触とするためにチタンシリサ
イド３等を介してよいことはいうまでもない。第１図
（Ｂ）は、この表面にチタンシリサイド４をスパッタ法
を用いて形成したものである。チタンシリサイド４の膜
厚は、数10Å程度のごく薄いものでよい。第１図（Ｃ）
は、この上に選択CVD法をもちいて、タングステン５を2
000Å堆積したものである。チタンシリサイド４は膜厚
が薄いため観測されない。
［実施例２］ 本発明の第２の実施例を第２図に示す。第２図（Ａ）
は、シリコン半導体基板上にチタンをスパッタ法により
400Å堆積したものを、600℃の窒素雰囲気で30分間のア
ニールを行ったものである。11は、シリコン半導体基
板、12は、チタンが膜表面から窒化されることにより形
成された窒化チタン、13はチタン膜とシリコン基板界面
から形成されたチタンシリサイドである。第１図（Ａ）
と異なるのは、アニール時に窒化チタンとシリコンとの
間にチタンシリサイドが同時に形成されることである。
第２図（Ｂ）は、この表面にチタンシリサイド14をスパ
ッタ法を用いて形成したものである。このチタンシリサ
イド14の膜厚は数10Å程度のごく薄いものでよい。第２
図（Ｃ）は、この上に選択CVD法をもちいてタングステ
ン15を2000Å堆積したものである。
は、シリコン半導体基板上にチタンをスパッタ法により
400Å堆積したものを、600℃の窒素雰囲気で30分間のア
ニールを行ったものである。11は、シリコン半導体基
板、12は、チタンが膜表面から窒化されることにより形
成された窒化チタン、13はチタン膜とシリコン基板界面
から形成されたチタンシリサイドである。第１図（Ａ）
と異なるのは、アニール時に窒化チタンとシリコンとの
間にチタンシリサイドが同時に形成されることである。
第２図（Ｂ）は、この表面にチタンシリサイド14をスパ
ッタ法を用いて形成したものである。このチタンシリサ
イド14の膜厚は数10Å程度のごく薄いものでよい。第２
図（Ｃ）は、この上に選択CVD法をもちいてタングステ
ン15を2000Å堆積したものである。
［実施例３］ 本実施例は、金属窒化膜表面へのシリサイド形成をシ
リコンイオン打ち込み法を用いて行うものである。第３
図（Ａ）は第２図（Ａ）と同様に熱窒化法により、窒化
チタン22を形成したものである。実施例１および２で述
べたのと同様この窒化チタン22は、反応性スパッタ法で
形成したものでも熱窒化法で形成したものでもよいし、
シリコン半導体基板21との間にチタンシリサイド23等を
介して形成されたものでもよい。
リコンイオン打ち込み法を用いて行うものである。第３
図（Ａ）は第２図（Ａ）と同様に熱窒化法により、窒化
チタン22を形成したものである。実施例１および２で述
べたのと同様この窒化チタン22は、反応性スパッタ法で
形成したものでも熱窒化法で形成したものでもよいし、
シリコン半導体基板21との間にチタンシリサイド23等を
介して形成されたものでもよい。
第３図（Ｂ）は、イオン注入法により、窒化チタン22
の表面にシリコンイオンを打ち込んだものである。シリ
コンイオン注入条件は、エネルギー20keV、ドーズ量１
×1015cm-2である。窒化チタン表面でシリコンイオンと
窒化チタンが反応し、窒化チタンとチタンシリサイドの
混合層26が形成される。この構造について、オージェ分
光分析をもちいた深さ方向の元素分布の測定結果を第４
図に示す。図中に示したＮ＋Tiは、ＮのKLLとTiのLMM信
号が重なったピークを示す。窒化チタンの表面層がSiイ
オンが打ち込まれることによって破壊され、シリサイド
と窒化チタンの混合層となっており、金属膜の選択成長
が可能となる。第３図（Ｃ）はこの上に選択CVD法によ
りタングステン25を2000Å堆積したものである。本実施
例は、アルミニウムについても確認されている。
の表面にシリコンイオンを打ち込んだものである。シリ
コンイオン注入条件は、エネルギー20keV、ドーズ量１
×1015cm-2である。窒化チタン表面でシリコンイオンと
窒化チタンが反応し、窒化チタンとチタンシリサイドの
混合層26が形成される。この構造について、オージェ分
光分析をもちいた深さ方向の元素分布の測定結果を第４
図に示す。図中に示したＮ＋Tiは、ＮのKLLとTiのLMM信
号が重なったピークを示す。窒化チタンの表面層がSiイ
オンが打ち込まれることによって破壊され、シリサイド
と窒化チタンの混合層となっており、金属膜の選択成長
が可能となる。第３図（Ｃ）はこの上に選択CVD法によ
りタングステン25を2000Å堆積したものである。本実施
例は、アルミニウムについても確認されている。
以上の説明により、窒化チタン上への金属CVDの選択
成長法によるタングステンの形成が可能となった。この
実施例はアルミニウムCVDについても同様の効果が確認
されている。
成長法によるタングステンの形成が可能となった。この
実施例はアルミニウムCVDについても同様の効果が確認
されている。
また、これまでの説明では窒化チタンをもちいたが、
同じ効果は性質の似ている窒化ジルコニウムについても
確認されている。
同じ効果は性質の似ている窒化ジルコニウムについても
確認されている。
この効果の半導体素子に対する応用範囲は非常に広い
が、次にシリコン半導体基板上での耐熱性と電極形成後
の平坦姓を考慮したコンタクト電極形成法について実施
例を述べる。コンタクト電極とは、MOS素子においてソ
ース、ドレインおよびゲート上の電極部、バイポーラ素
子でのポリシリコン取り出し電極部等を示し、下地素子
の構造によらない。
が、次にシリコン半導体基板上での耐熱性と電極形成後
の平坦姓を考慮したコンタクト電極形成法について実施
例を述べる。コンタクト電極とは、MOS素子においてソ
ース、ドレインおよびゲート上の電極部、バイポーラ素
子でのポリシリコン取り出し電極部等を示し、下地素子
の構造によらない。
［実施例４］ 第５図（Ａ）は、窒化チタン32上に絶縁膜（酸化膜）
37を1.0μｍ形成したものである。この窒化チタン32
は、反応性スパッタ法、熱窒化法等のどのような方法を
もちいて形成したものであってもよいことはいうまでも
ない。また本実施例では絶縁膜37をCVD法により形成し
たが、スパッタ法、バイアススパッタ法、ECR法、バイ
アスECR法等のいずれの方法をもちいて形成したもので
あってもよいことはいうまでもない。
37を1.0μｍ形成したものである。この窒化チタン32
は、反応性スパッタ法、熱窒化法等のどのような方法を
もちいて形成したものであってもよいことはいうまでも
ない。また本実施例では絶縁膜37をCVD法により形成し
たが、スパッタ法、バイアススパッタ法、ECR法、バイ
アスECR法等のいずれの方法をもちいて形成したもので
あってもよいことはいうまでもない。
第５図（Ｂ）は、リソグラフィ工程とエッチング工程
により直径0.5μｍのコンタクトホール38を開口したも
のである。次に、スパッタ法またはCVD法をもちいて基
板全面にチタンシリサイドを形成しエッチバック等の手
法をもちいてコンタクトホール底部にのみチタンシリサ
イド34を形成したものが第５図（Ｃ）である。この基板
に対してタングステン35の選択成長を行い、コンタクト
ホール38内のみにタングステン35の埋め込まれた第５図
（Ｄ）を得る。タングステン35の代わりにアルミニウム
のCVD選択成長を行っても同様の結果が得られることは
いうまでもない。
により直径0.5μｍのコンタクトホール38を開口したも
のである。次に、スパッタ法またはCVD法をもちいて基
板全面にチタンシリサイドを形成しエッチバック等の手
法をもちいてコンタクトホール底部にのみチタンシリサ
イド34を形成したものが第５図（Ｃ）である。この基板
に対してタングステン35の選択成長を行い、コンタクト
ホール38内のみにタングステン35の埋め込まれた第５図
（Ｄ）を得る。タングステン35の代わりにアルミニウム
のCVD選択成長を行っても同様の結果が得られることは
いうまでもない。
［実施例５］ 第６図（Ａ）は、第５図（Ｂ）と同様であり、42は窒
化チタン、47は厚い絶縁膜、48はコンタクトホールであ
る。第６図（Ｂ）は、この基板全面に対し、シリコンイ
オンの打ち込みを行ったものである。461はシリコンイ
オンが打ち込まれた絶縁膜表面、462はシリコンイオン
が打ち込まれた窒化チタン表面である。イオン注入は、
基板に垂直に行い、打ち込みエネルギーは20keV、ドー
ズ量は１×1015cm-2とした。イオン打ち込みは基板全面
に行うため絶縁膜表面461にも打ち込まれている。この
基板に対してタングステンの選択CVDを行った結果を第
６図（Ｃ）に示す。このとき、第６図（Ｂ）に示すよう
に絶縁膜表面461にもシリコンが打ち込まれているにも
かかわらず金属膜の付着は観察されない。これは、打ち
込まれたシリコンの化学的存在状態が、金属窒化膜表面
でのそれと異なるためである。このことは、アルミニウ
ムについても同様の結果が確認されている。第７図は、
タングステン選択成長について、コンタクトホール内へ
のタングステン堆積膜厚のシリコンイオンドーズ量依存
性を表したものである。基板温度460℃、WF6の流量を10
SCCM、H2の流量を1800SCCMと一定にしたタングステン選
択CVD条件下に、基板を10分間さらした結果である。こ
のように、本実施例では、シリコンイオン注入につい
て、１×1015cm-2上のドーズ量であれば良好な選択成長
が生じる。最適なドーズ量は、CVD条件等により異な
る。
化チタン、47は厚い絶縁膜、48はコンタクトホールであ
る。第６図（Ｂ）は、この基板全面に対し、シリコンイ
オンの打ち込みを行ったものである。461はシリコンイ
オンが打ち込まれた絶縁膜表面、462はシリコンイオン
が打ち込まれた窒化チタン表面である。イオン注入は、
基板に垂直に行い、打ち込みエネルギーは20keV、ドー
ズ量は１×1015cm-2とした。イオン打ち込みは基板全面
に行うため絶縁膜表面461にも打ち込まれている。この
基板に対してタングステンの選択CVDを行った結果を第
６図（Ｃ）に示す。このとき、第６図（Ｂ）に示すよう
に絶縁膜表面461にもシリコンが打ち込まれているにも
かかわらず金属膜の付着は観察されない。これは、打ち
込まれたシリコンの化学的存在状態が、金属窒化膜表面
でのそれと異なるためである。このことは、アルミニウ
ムについても同様の結果が確認されている。第７図は、
タングステン選択成長について、コンタクトホール内へ
のタングステン堆積膜厚のシリコンイオンドーズ量依存
性を表したものである。基板温度460℃、WF6の流量を10
SCCM、H2の流量を1800SCCMと一定にしたタングステン選
択CVD条件下に、基板を10分間さらした結果である。こ
のように、本実施例では、シリコンイオン注入につい
て、１×1015cm-2上のドーズ量であれば良好な選択成長
が生じる。最適なドーズ量は、CVD条件等により異な
る。
［実施例６］ 第８図（Ａ）において、52はコンタクト部分に形成さ
れた窒化チタンである。この窒化チタンはシリコン半導
体基板との間にチタンシリサイズを介して形成されたも
のでもよいし下地素子の構造によらない。基板上でコン
タクト部の他の部分は絶縁膜59で覆われている。この絶
縁膜59は素子分離等に用いられる。この基板に対して、
シリコンイオンの打ち込みを行い窒化チタン52の表面に
窒化チタンとチタンシリサイドとの混合層56を形成した
ものが第８図（Ｂ）である。561はシリコンイオンが打
ち込まれた絶縁膜表面である。次に、この上に絶縁膜57
を1.0μｍ形成したものが第８図（Ｃ）である。第８図
（Ｄ）は、リソグラフィ工程とエッチング工程により直
径0.5μｍのコンタクトホール58を開口したものであ
る。この基板に対してタングステン55の選択成長を行
い、コンタクトホール58内のみにタングステン55の埋め
込まれた第８図（Ｅ）を得る。タングステンの代わりに
アルミニウムのCVDを行っても同様の結果が得られるこ
とはいうまでもない。
れた窒化チタンである。この窒化チタンはシリコン半導
体基板との間にチタンシリサイズを介して形成されたも
のでもよいし下地素子の構造によらない。基板上でコン
タクト部の他の部分は絶縁膜59で覆われている。この絶
縁膜59は素子分離等に用いられる。この基板に対して、
シリコンイオンの打ち込みを行い窒化チタン52の表面に
窒化チタンとチタンシリサイドとの混合層56を形成した
ものが第８図（Ｂ）である。561はシリコンイオンが打
ち込まれた絶縁膜表面である。次に、この上に絶縁膜57
を1.0μｍ形成したものが第８図（Ｃ）である。第８図
（Ｄ）は、リソグラフィ工程とエッチング工程により直
径0.5μｍのコンタクトホール58を開口したものであ
る。この基板に対してタングステン55の選択成長を行
い、コンタクトホール58内のみにタングステン55の埋め
込まれた第８図（Ｅ）を得る。タングステンの代わりに
アルミニウムのCVDを行っても同様の結果が得られるこ
とはいうまでもない。
［実施例７］ 第９図（Ａ）は、コンタクト電極部である。61はMOS
素子のソース、ドレインおよびゲート、バイポーラ素子
のポリシリコン電極にあたるシリコン半導体基板であ
る。67は膜厚1.0μｍの層間絶縁膜、68はリソグラフィ
工程とエッチング工程により形成されたコンタクトホー
ルである。第９図（Ｂ）は、コンタクトホール部のみに
窒化チタン62を形成したものである。第９図（Ｂ′）に
示すようにチタンシリサイド63を介してもよいことはい
うまでもない。この基板に対してシリコンイオンの注入
を行い第９図（Ｃ）を得る。661はシリコンイオンが打
ち込まれ絶縁膜表面、662はシリコンイオンが打ち込ま
れた窒化チタン表面である。次にタングステンの選択成
長を行い、コンタクトホール68内のみタングステン65を
形成し第９図（Ｄ）を得る。このタングステンがアルミ
ニウムでもよいことはいうまでもない。
素子のソース、ドレインおよびゲート、バイポーラ素子
のポリシリコン電極にあたるシリコン半導体基板であ
る。67は膜厚1.0μｍの層間絶縁膜、68はリソグラフィ
工程とエッチング工程により形成されたコンタクトホー
ルである。第９図（Ｂ）は、コンタクトホール部のみに
窒化チタン62を形成したものである。第９図（Ｂ′）に
示すようにチタンシリサイド63を介してもよいことはい
うまでもない。この基板に対してシリコンイオンの注入
を行い第９図（Ｃ）を得る。661はシリコンイオンが打
ち込まれ絶縁膜表面、662はシリコンイオンが打ち込ま
れた窒化チタン表面である。次にタングステンの選択成
長を行い、コンタクトホール68内のみタングステン65を
形成し第９図（Ｄ）を得る。このタングステンがアルミ
ニウムでもよいことはいうまでもない。
これまで述べてきた実施例は、コンタクトホールに対
して金属を埋め込む場合についてであったが、コンタク
トホール以外にも本発明を応用することができる。
して金属を埋め込む場合についてであったが、コンタク
トホール以外にも本発明を応用することができる。
例えば、第10図に示すように、絶縁膜77に形成された
深い溝78についても、その底部に窒化チタン72が形成さ
れていれば、本方法を適用して配線を形成することがで
きる。75は選択成長により形成された金属である。ま
た、第11図に示すように、底部に窒化チタン82の形成さ
れた浅いビアホール88に対してタングステン、アルミニ
ウム等の柱を形成することも可能となる。85は選択成長
により形成された金属である。
深い溝78についても、その底部に窒化チタン72が形成さ
れていれば、本方法を適用して配線を形成することがで
きる。75は選択成長により形成された金属である。ま
た、第11図に示すように、底部に窒化チタン82の形成さ
れた浅いビアホール88に対してタングステン、アルミニ
ウム等の柱を形成することも可能となる。85は選択成長
により形成された金属である。
以上説明したように、本発明は、コンタクト部分のバ
リア層として最も耐熱性が高い金属窒化膜上へのタング
ステンおよびアルミニウムの選択成長を可能ならしめた
ものである。本発明により、 0.1から0.2μｍといった浅い接合への電極形成が可
能となった。
リア層として最も耐熱性が高い金属窒化膜上へのタング
ステンおよびアルミニウムの選択成長を可能ならしめた
ものである。本発明により、 0.1から0.2μｍといった浅い接合への電極形成が可
能となった。
電子線およびＸ線露光によるダメージ回復、並びに
３次原素子形成のための500から900℃程度の熱処理が可
能となった。
３次原素子形成のための500から900℃程度の熱処理が可
能となった。
今後のサブミクロン超LSIにおけるアスペクトの高
いオンタクトホールに対して、断線なく金属が埋め込ま
れた平坦な耐熱性の高い電極形成が可能となった。
いオンタクトホールに対して、断線なく金属が埋め込ま
れた平坦な耐熱性の高い電極形成が可能となった。
等の効果が生じる。
本発明により、行き詰まっていたサブミクロン超LSI
に開発の道が開かれたといえる。
に開発の道が開かれたといえる。
第１図、第２図、第３図は、それぞれ本発明の実施例を
示す断面図、第４図は、第３図（Ｂ）の構造についての
オージェ分光分析による深さ方向の元素分布を測定した
特性図、第５図、第６図、第８図、第９図は、それぞれ
シリコン半導体基板上に本発明によるコンタクト電極を
形成する工程の例を示す断面図、第７図は、タングステ
ン堆積膜厚のシリコンイオンドーズ量依存性を示した特
性図、第10図、第11図は、本発明のコンタクトホール以
外への応用例を示した説明図である。 1,11,21,61……シリコン半導体基板、2,12,22,32,42,5
2,62……窒化チタン、3,13,23,63,4,14,34……チタンシ
リサイド、5,15,25,35,45,55,65……選択成長により形
成されたタングステン、26,46,56,66……シリコンイオ
ン注入によりシリコンイオンが打ち込まれた窒化チタン
表面および絶縁膜表面、37,47,57,67……厚い絶縁膜
（酸化膜）、38,48,58,68……コンタクトホール、59…
…素子分離等にもちいられる絶縁膜。
示す断面図、第４図は、第３図（Ｂ）の構造についての
オージェ分光分析による深さ方向の元素分布を測定した
特性図、第５図、第６図、第８図、第９図は、それぞれ
シリコン半導体基板上に本発明によるコンタクト電極を
形成する工程の例を示す断面図、第７図は、タングステ
ン堆積膜厚のシリコンイオンドーズ量依存性を示した特
性図、第10図、第11図は、本発明のコンタクトホール以
外への応用例を示した説明図である。 1,11,21,61……シリコン半導体基板、2,12,22,32,42,5
2,62……窒化チタン、3,13,23,63,4,14,34……チタンシ
リサイド、5,15,25,35,45,55,65……選択成長により形
成されたタングステン、26,46,56,66……シリコンイオ
ン注入によりシリコンイオンが打ち込まれた窒化チタン
表面および絶縁膜表面、37,47,57,67……厚い絶縁膜
（酸化膜）、38,48,58,68……コンタクトホール、59…
…素子分離等にもちいられる絶縁膜。
Claims (5)
- 【請求項１】素子の形成された半導体基板上のシリコン
結晶あるいは非晶質シリコンあるいは金属シリサイド膜
上に形成された金属窒化膜と該金属窒化膜の上のみに金
属シリサイドを介して選択成長されたタングステンある
いはアルミニウム等の選択成長された金属とを少なくと
も含んで構成された電極配線。 - 【請求項２】素子の形成された半導体基板上のシリコン
結晶あるいは非晶質シリコン領域上に金属窒化膜を形成
する工程と、該金属窒化膜表面に該金属シリサイドを形
成する工程と、該金属窒化膜上のみに該金属シリサイド
を介してタングステンあるいはアルミニウムを選択成長
させる工程とを含むことを特徴とする電極配線の製造方
法。 - 【請求項３】素子の形成された半導体基板上のシリコン
結晶あるいは非晶質シリコン領域上に金属窒化膜を形成
する工程と、この工程の後絶縁膜を形成する工程と、該
絶縁膜上にコンタクトホールを形成する工程と、該コン
タクトホール部分に露出した金属窒化膜表面に該金属シ
リサイドを形成する工程と、該金属窒化膜上のみに該金
属シリサイドを介してタングステンあるいはアルミニウ
ムを選択成長させる工程とを含むことを特徴とする電極
配線の製造方法。 - 【請求項４】素子の形成された半導体基板上のシリコン
結晶あるいは非晶質シリコン領域上に金属窒化膜を形成
する工程と、該金属窒化膜表面に該金属シリサイドを形
成する工程と、この工程後絶縁膜を形成する工程と、該
絶縁膜上にコンタクトホールを形成する工程と、該コン
タクトホール部分の金属窒化膜上のみに該金属シリサイ
ドを介してタングステンあるいはアルミニウムを選択成
長させる工程とを含むことを特徴とする電極配線の製造
方法。 - 【請求項５】素子の形成された半導体基板上に、絶縁膜
を形成する工程と、該絶縁膜上にコンタクトホールを形
成する工程と、該コンタクトホール部分に露出したシリ
コン結晶あるいは非晶質シリコン領域上に金属窒化膜を
形成し、さらに表面に該金属シリサイドを形成する工程
と、該金属窒化膜上のみに該金属シリサイドを介してタ
ングステンあるいはアルミニウムを選択成長させる工程
とを含みことを特徴とする電極配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15013488A JP2672976B2 (ja) | 1988-06-20 | 1988-06-20 | 電極配線及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15013488A JP2672976B2 (ja) | 1988-06-20 | 1988-06-20 | 電極配線及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023227A JPH023227A (ja) | 1990-01-08 |
| JP2672976B2 true JP2672976B2 (ja) | 1997-11-05 |
Family
ID=15490230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15013488A Expired - Fee Related JP2672976B2 (ja) | 1988-06-20 | 1988-06-20 | 電極配線及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672976B2 (ja) |
-
1988
- 1988-06-20 JP JP15013488A patent/JP2672976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023227A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
| US5281854A (en) | Integrated circuit aluminum contact structure to silicon device regions | |
| JP3221381B2 (ja) | 半導体装置の製造方法 | |
| JPH0365655B2 (ja) | ||
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| US5705426A (en) | Method of forming semiconductor device having planarized wiring with good thermal resistance | |
| JP2672976B2 (ja) | 電極配線及びその製造方法 | |
| JPS62204523A (ja) | コンタクト電極の形成方法 | |
| KR100745066B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US5950105A (en) | Completely buried contact holes and methods of forming same | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| JPH01214116A (ja) | コンタクト孔埋込方法 | |
| JPH021910A (ja) | 選択的なタングステン堆積を使用する半導体集積回路の製作方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JPH02231714A (ja) | 半導体装置の製造方法 | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |