JP2660072B2 - コンタクトの形成方法 - Google Patents
コンタクトの形成方法Info
- Publication number
- JP2660072B2 JP2660072B2 JP1293290A JP29329089A JP2660072B2 JP 2660072 B2 JP2660072 B2 JP 2660072B2 JP 1293290 A JP1293290 A JP 1293290A JP 29329089 A JP29329089 A JP 29329089A JP 2660072 B2 JP2660072 B2 JP 2660072B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- titanium
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 239000010936 titanium Substances 0.000 description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 17
- 239000000758 substrate Substances 0.000 description 12
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 229910021350 transition metal silicide Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体基板に能動素子、受動素子または両
素子を造込んだ半導体素子に利用するコンタクト孔をＷ
で埋めるプロセスに係わり、特に微細な高アスペクト比
を保持するコンタクトに好適するものである。
素子を造込んだ半導体素子に利用するコンタクト孔をＷ
で埋めるプロセスに係わり、特に微細な高アスペクト比
を保持するコンタクトに好適するものである。
（従来の技術） LSIに用いられている微細な金属配線には、Al−SiやA
l−Si−CuなどのAl合金層（以下Al層と記載する）が利
用されており、スパッタリング法により堆積するのが通
常である。しかし、アスペクト（Aspect）比の大きなコ
ンタクト孔をこのスパッタリング法により形成すると、
シャドウイング（Shadowing）現象によりステップカバ
レイジ（Step Coverage）が悪く特にコンタクト孔の底
部端にAl層の断切れが生ずることもある。
l−Si−CuなどのAl合金層（以下Al層と記載する）が利
用されており、スパッタリング法により堆積するのが通
常である。しかし、アスペクト（Aspect）比の大きなコ
ンタクト孔をこのスパッタリング法により形成すると、
シャドウイング（Shadowing）現象によりステップカバ
レイジ（Step Coverage）が悪く特にコンタクト孔の底
部端にAl層の断切れが生ずることもある。
従って、このようなアスペクト比が大きいコンタクト
孔を必要とする素子を形成するに当たっては、導電性材
料を埋めて平坦化する技術が必須となる。この技術の一
つとしてCVD（Chemiacal Vapour Deposition）法により
Ｗを堆積するのが極めて有効であるが、通常Ｗのハロゲ
ン化物（WF）を原料ガス、還元剤に水素やシラン（Si
H）などが用いられる。
孔を必要とする素子を形成するに当たっては、導電性材
料を埋めて平坦化する技術が必須となる。この技術の一
つとしてCVD（Chemiacal Vapour Deposition）法により
Ｗを堆積するのが極めて有効であるが、通常Ｗのハロゲ
ン化物（WF）を原料ガス、還元剤に水素やシラン（Si
H）などが用いられる。
ここで簡単にコンタクト孔の形成方法について説明す
ると、例えばシリコン半導体基板表面には、公知の熱酸
化法により絶縁物層を被覆後、フォトリソグラフィ（Ph
oto Lithography）法により所定の位置に形成した開口
に露出したシリコン半導体基板内に所定の不純物を導入
または拡散してオーミック接触が得られる濃度を保有す
る不純物領域を形成する。勿論、この製造方法に関して
は、この外に公知の手段が知られているが、絶縁物層に
形成するコンタクト孔には、所定の濃度を維持した不純
物領域が形成されているのが一般的である。
ると、例えばシリコン半導体基板表面には、公知の熱酸
化法により絶縁物層を被覆後、フォトリソグラフィ（Ph
oto Lithography）法により所定の位置に形成した開口
に露出したシリコン半導体基板内に所定の不純物を導入
または拡散してオーミック接触が得られる濃度を保有す
る不純物領域を形成する。勿論、この製造方法に関して
は、この外に公知の手段が知られているが、絶縁物層に
形成するコンタクト孔には、所定の濃度を維持した不純
物領域が形成されているのが一般的である。
（発明が解決しようとする課題） 上記のように、CVD法を利用するＷの堆積では、初期
過程でWFのシリコン還元反応が主流となるため、酸化珪
素例えば二酸化珪素とシリコン半導体基板の境界に沿っ
た横方向とシリコン半導体基板の厚さ方向である縦方向
にＷの食込みが生じる。と言うのは、CVD法によりＷを
堆積する反応における還元剤の種類によるもので、水素
を利用した場合に生成されるＷが成長するが、下地に存
在する珪素と反応し、その体積変換により生じる割目を
介して内部に拡散する現象が発生する。この結果シリコ
ン半導体基板の厚さ方向にＷの食込みが起きる。
過程でWFのシリコン還元反応が主流となるため、酸化珪
素例えば二酸化珪素とシリコン半導体基板の境界に沿っ
た横方向とシリコン半導体基板の厚さ方向である縦方向
にＷの食込みが生じる。と言うのは、CVD法によりＷを
堆積する反応における還元剤の種類によるもので、水素
を利用した場合に生成されるＷが成長するが、下地に存
在する珪素と反応し、その体積変換により生じる割目を
介して内部に拡散する現象が発生する。この結果シリコ
ン半導体基板の厚さ方向にＷの食込みが起きる。
更に不純物領域は、絶縁物層に形成する開口径より多
少大きく、よって状態が異なる。更に、Ｗ層は、下地の
シリコン半導体基板への付着力が弱く、特に、W/P−Si
にあってはＷ層が剥がれ易い。このようにＷをCVD法に
よりコンタクト孔に埋込むには、下地であるシリコン半
導体基板に含まれる不純物の種類・濃度・酸化物層の有
無など被処理半導体基板の表面状態の影響を受け易い難
点がある。
少大きく、よって状態が異なる。更に、Ｗ層は、下地の
シリコン半導体基板への付着力が弱く、特に、W/P−Si
にあってはＷ層が剥がれ易い。このようにＷをCVD法に
よりコンタクト孔に埋込むには、下地であるシリコン半
導体基板に含まれる不純物の種類・濃度・酸化物層の有
無など被処理半導体基板の表面状態の影響を受け易い難
点がある。
本発明は、このような事情により成されたもので、特
にＷの成長過程における下地の影響を受けずに、所望の
埋込み形状を得ると共に、安定した電気的特性が得られ
ることを目的とするものである。
にＷの成長過程における下地の影響を受けずに、所望の
埋込み形状を得ると共に、安定した電気的特性が得られ
ることを目的とするものである。
（課題を解決するための手段） 珪素を含む半導体層に絶縁物層を被覆する工程と，こ
の半導体層に不純物領域を形成する工程と，前記絶縁物
層にコンタクト孔を形成すると共に前記絶縁物層を露出
する工程と，このコンタクト孔底部にTi、Ni及びCoから
なる群から選定する一種又は複数種を堆積して前記不純
物領域に接触させる工程と，このTi、Ni及びCoからなる
群から選定する一種又は複数種をシリサイド化する工程
と，このシリサイド層に化学気相成長法によりＷ層を堆
積する工程と，このＷ層に配線層を形成する工程とに、
本発明に係るコンタクトの形成方法の特徴がある。
の半導体層に不純物領域を形成する工程と，前記絶縁物
層にコンタクト孔を形成すると共に前記絶縁物層を露出
する工程と，このコンタクト孔底部にTi、Ni及びCoから
なる群から選定する一種又は複数種を堆積して前記不純
物領域に接触させる工程と，このTi、Ni及びCoからなる
群から選定する一種又は複数種をシリサイド化する工程
と，このシリサイド層に化学気相成長法によりＷ層を堆
積する工程と，このＷ層に配線層を形成する工程とに、
本発明に係るコンタクトの形成方法の特徴がある。
（作用） 本発明は、シリコン半導体基板及びこの表面に堆積す
るエピタキシャル層に適用可能であるので、今後総称し
て珪素を含む半導体層と記載する。また、Ｗの堆積をCV
D法により行う際に下地の影響を避けるために、下地と
なる珪素を含む半導体層に自己整合的に遷移金属シリサ
イド層を設け、ここにＷ層を成長する手法を採用する。
るエピタキシャル層に適用可能であるので、今後総称し
て珪素を含む半導体層と記載する。また、Ｗの堆積をCV
D法により行う際に下地の影響を避けるために、下地と
なる珪素を含む半導体層に自己整合的に遷移金属シリサ
イド層を設け、ここにＷ層を成長する手法を採用する。
更に、半導体基板に形成したシリサイド層と、これに
重ねて形成する配線層間の電気的接続を効果的に得るた
めに、半導体基板に設けるコンタクト孔の側壁に堆積す
る遷移金属との反応により、コンタクト孔底部Ｂにシリ
サイド層を形成後、これに連続してＷをCVD法により堆
積し、更にこれに重ねて配線層を設備する。
重ねて形成する配線層間の電気的接続を効果的に得るた
めに、半導体基板に設けるコンタクト孔の側壁に堆積す
る遷移金属との反応により、コンタクト孔底部Ｂにシリ
サイド層を形成後、これに連続してＷをCVD法により堆
積し、更にこれに重ねて配線層を設備する。
（実施例） 第１図ａ〜ｅ、第２図ａ〜ｃ及び第３図ａ〜ｄを参照
して本発明を説明する。即ち、素子を含む半導体層１に
能動素子及び受動素子のいずれかまたは両者で構成する
半導体珪素を形成するために、所定の場所にBF6をイオ
ン注入後加熱・拡散してP+領域２を形成後このP+領域内
の予定位置にAsイオンを注入する。更に、加熱・拡散工
程を経てN+領域３を形成し、この結果、両領域2,3間、P
+領域２と珪素を含む半導体層１間に形成するPN接合端
を、珪素を含む半導体層１の表面に露出させていわゆる
プレイナ型構造とする。次にこのPN接合部の保護用とし
て絶縁物層４例えば酸化珪素層を設置してからフォトリ
ソグラフィ技術により所望の場所を開口してコンタクト
孔５を設置する（第１図ａ参照）。このP+領域２の表面
濃度は５×1019/cm3程度、N+領域３のそれはほぼ1020/c
m3オーダにする。
して本発明を説明する。即ち、素子を含む半導体層１に
能動素子及び受動素子のいずれかまたは両者で構成する
半導体珪素を形成するために、所定の場所にBF6をイオ
ン注入後加熱・拡散してP+領域２を形成後このP+領域内
の予定位置にAsイオンを注入する。更に、加熱・拡散工
程を経てN+領域３を形成し、この結果、両領域2,3間、P
+領域２と珪素を含む半導体層１間に形成するPN接合端
を、珪素を含む半導体層１の表面に露出させていわゆる
プレイナ型構造とする。次にこのPN接合部の保護用とし
て絶縁物層４例えば酸化珪素層を設置してからフォトリ
ソグラフィ技術により所望の場所を開口してコンタクト
孔５を設置する（第１図ａ参照）。このP+領域２の表面
濃度は５×1019/cm3程度、N+領域３のそれはほぼ1020/c
m3オーダにする。
次にコンタクト孔５には、スパッタリング法によりTi
チタン層６を堆積してからシリサイデーション（Silici
dation）反応用の熱処理を行うが、反応を安定化させる
ためにこのチタン層６に窒化チタンTiN層７を積層後熱
処理しても良い。この工程により第１図ｂに明らかにし
たように、絶縁物層４とコンタクト孔５の全面にチタン
層６と窒化チタン層７が積層される。この熱処理工程に
よってチタンは珪素を含む半導体層１の含有する珪素と
反応してチタンシリサイド（酸化珪素とは反応しない）
層がコンタクト孔５に形成される。しかし、珪素を含む
半導体層１に形成される不純物領域３のAsは、このシリ
サイド反応を抑制する効果があるために、P+領域２に重
ねて形成するシリサイド層８はN+領域３に重ねて形成さ
れるシリサイド層９より相対的に厚くなる（第１図ｃ参
照）。この後は、コンタクト孔５の側壁Ａに被着したチ
タン層６と窒化チタン層７の除去工程に移る。即ち、硫
酸などの蝕刻液によりチタン層６と窒化チタン層７だけ
で溶除すると、コンタクト孔５の底部Ｂにのみチタンシ
リサイド層8,8が第１図ｄに明らかなように自己整合的
に形成される。
チタン層６を堆積してからシリサイデーション（Silici
dation）反応用の熱処理を行うが、反応を安定化させる
ためにこのチタン層６に窒化チタンTiN層７を積層後熱
処理しても良い。この工程により第１図ｂに明らかにし
たように、絶縁物層４とコンタクト孔５の全面にチタン
層６と窒化チタン層７が積層される。この熱処理工程に
よってチタンは珪素を含む半導体層１の含有する珪素と
反応してチタンシリサイド（酸化珪素とは反応しない）
層がコンタクト孔５に形成される。しかし、珪素を含む
半導体層１に形成される不純物領域３のAsは、このシリ
サイド反応を抑制する効果があるために、P+領域２に重
ねて形成するシリサイド層８はN+領域３に重ねて形成さ
れるシリサイド層９より相対的に厚くなる（第１図ｃ参
照）。この後は、コンタクト孔５の側壁Ａに被着したチ
タン層６と窒化チタン層７の除去工程に移る。即ち、硫
酸などの蝕刻液によりチタン層６と窒化チタン層７だけ
で溶除すると、コンタクト孔５の底部Ｂにのみチタンシ
リサイド層8,8が第１図ｄに明らかなように自己整合的
に形成される。
更に、WF6ガスと、シランSiH4ガスからなる混合ガス
を300℃〜400℃に保持した珪素を含む半導体層１に流す
と、チタンシリサイド層8,9にＷ層10を成長することが
できる（第１図ｅ参照）。この時、SiH4/WF6の流量比を
1.0以下にすると、コンタクト孔５内部だけに選択的に
成長でき、逆にSiH4/WF6の流量比を1.0以下にすると、
ブランケット（Blanket）状に成長することができる。
ブランケット状に成長した場合には、その後エッチバッ
ク（Etch Back）工程によりコンタクト孔５内部だけに
Ｗを成長する。このような工程を経てコンタクト孔５が
埋込まれた後は、通常のプロセスに従って、AlまたはAl
合金（Al−Si、Al−Si−Cuなど）の配線をコンタクトに
接続して半導体素子を完成する。
を300℃〜400℃に保持した珪素を含む半導体層１に流す
と、チタンシリサイド層8,9にＷ層10を成長することが
できる（第１図ｅ参照）。この時、SiH4/WF6の流量比を
1.0以下にすると、コンタクト孔５内部だけに選択的に
成長でき、逆にSiH4/WF6の流量比を1.0以下にすると、
ブランケット（Blanket）状に成長することができる。
ブランケット状に成長した場合には、その後エッチバッ
ク（Etch Back）工程によりコンタクト孔５内部だけに
Ｗを成長する。このような工程を経てコンタクト孔５が
埋込まれた後は、通常のプロセスに従って、AlまたはAl
合金（Al−Si、Al−Si−Cuなど）の配線をコンタクトに
接続して半導体素子を完成する。
次に第２実施例を第２図ａ〜ｃにより説明する。第１
図ａと同様に不純物領域11,12を形成し、絶縁物層13と
コンタクト孔14を形成した珪素を含む半導体層15（第２
図ａ参照）には、マグネトロンスパッタリングによりチ
タン層16を被覆する（第２図ｂ参照）。このスパッタリ
ングでは、マグネトロンによる磁界を利用して均一なプ
ラスマをターゲットと被処理対称物珪素を含む半導体層
１間に発生してスパッタリング工程中におけるレイト
（Rate）の均一化と堆積層の均一化を計ったものであ
る。続いて、チタン層16表面を窒化しながら熱処理を実
施して安定したチタンシリサイド層17を第２図ｃに示す
ように形成する。その後は、第１実施例と同様にＷ層
（図示せず）をCVD法により堆積する。これまでシリサ
イド層の形成にチタンを利用する例をしめしたがNi,Co
などの遷移金属をマグネトロンスパッタリング法または
メッキ法で形成しても良い。
図ａと同様に不純物領域11,12を形成し、絶縁物層13と
コンタクト孔14を形成した珪素を含む半導体層15（第２
図ａ参照）には、マグネトロンスパッタリングによりチ
タン層16を被覆する（第２図ｂ参照）。このスパッタリ
ングでは、マグネトロンによる磁界を利用して均一なプ
ラスマをターゲットと被処理対称物珪素を含む半導体層
１間に発生してスパッタリング工程中におけるレイト
（Rate）の均一化と堆積層の均一化を計ったものであ
る。続いて、チタン層16表面を窒化しながら熱処理を実
施して安定したチタンシリサイド層17を第２図ｃに示す
ように形成する。その後は、第１実施例と同様にＷ層
（図示せず）をCVD法により堆積する。これまでシリサ
イド層の形成にチタンを利用する例をしめしたがNi,Co
などの遷移金属をマグネトロンスパッタリング法または
メッキ法で形成しても良い。
第３実施例を番号を新たに付けて説明するが、アスペ
クト比の大きいコンタクト孔にチタン層を形成する例で
ある。即ち、第１図ａと同様に不純物領域21,22を形成
し、絶縁物層23とコンタクト孔24を形成した珪素を含む
半導体層25には、マグネトロンスパッタリング法または
メッキ法で形成する。また蒸着法によりチタン層26をコ
ンタクト孔24底部と絶縁物層23の表面だけに形成しても
差支えない。
クト比の大きいコンタクト孔にチタン層を形成する例で
ある。即ち、第１図ａと同様に不純物領域21,22を形成
し、絶縁物層23とコンタクト孔24を形成した珪素を含む
半導体層25には、マグネトロンスパッタリング法または
メッキ法で形成する。また蒸着法によりチタン層26をコ
ンタクト孔24底部と絶縁物層23の表面だけに形成しても
差支えない。
この蒸着法においては、多点蒸着源に代えて点蒸着源
も利用でき、アスペクト比の大きいコンタクト孔24に対
して垂直方向から飛来する粒子が多点蒸着源使用時より
多いので、コンタクト孔24の側壁（第１図ｂのＡに対応
する部分）には堆積しないので底部の厚さが比較的大き
くなる。なお、このように形成したコンタクトに、第１
の実施例で述べたようにAlまたはAl合金から成る配線を
設けて半導体素子を完成する。
も利用でき、アスペクト比の大きいコンタクト孔24に対
して垂直方向から飛来する粒子が多点蒸着源使用時より
多いので、コンタクト孔24の側壁（第１図ｂのＡに対応
する部分）には堆積しないので底部の厚さが比較的大き
くなる。なお、このように形成したコンタクトに、第１
の実施例で述べたようにAlまたはAl合金から成る配線を
設けて半導体素子を完成する。
このようにして得られたステップカバレイジを第３図
ａ〜ｄにより説明すると、第３図ａには、マグネトロン
スパッタリング法により得られるチタン層のものを示し
ており、第３図ｄには、蒸着法により形成されるチタン
層のステップカバレイジに相当するものである。この後
の熱処理を経ることにより蒸着法により形成されるチタ
ン層が高アスペクト比のコンタクト孔底部に厚く形成さ
れて非常に有利になる。
ａ〜ｄにより説明すると、第３図ａには、マグネトロン
スパッタリング法により得られるチタン層のものを示し
ており、第３図ｄには、蒸着法により形成されるチタン
層のステップカバレイジに相当するものである。この後
の熱処理を経ることにより蒸着法により形成されるチタ
ン層が高アスペクト比のコンタクト孔底部に厚く形成さ
れて非常に有利になる。
このようにして得られたチタン層26にＷを成長させる
と第３図ｃにあるようにブランケット状のＷ層が得られ
る。また、第３図ｄに示すようにコンタクト孔24の上部
即ち絶縁物層23の表面に堆積したチタン層26を選択的に
酸化するとチタン酸化層が形成される。このチタン酸化
層には、Ｗ層27が成長しないためにコンタクト孔24内部
だけに得られ好都合になる（第３図ｄ参照）。
と第３図ｃにあるようにブランケット状のＷ層が得られ
る。また、第３図ｄに示すようにコンタクト孔24の上部
即ち絶縁物層23の表面に堆積したチタン層26を選択的に
酸化するとチタン酸化層が形成される。このチタン酸化
層には、Ｗ層27が成長しないためにコンタクト孔24内部
だけに得られ好都合になる（第３図ｄ参照）。
このように本発明では、下地の珪素を含む半導体層に
関係なくＷを形成できるのが大きな特徴である。特に、
コンタクト抵抗、接合リークなどの電気的特性は、遷移
金属シリサイドからなるシリサイド層の形成時に決定さ
れるので、Ｗ−CVD工程の条件などに無関係に安定した
電気的特性が得られる極めて有利な効果がある。具体的
には、１μｍ口のコンタクト孔を基にＷを埋込んで得ら
れるコンタクトの抵抗は、従来の水素還元方法で1000Ω
を示したのに対して本発明方法で形成する僅か50〜60Ω
が得られた。
関係なくＷを形成できるのが大きな特徴である。特に、
コンタクト抵抗、接合リークなどの電気的特性は、遷移
金属シリサイドからなるシリサイド層の形成時に決定さ
れるので、Ｗ−CVD工程の条件などに無関係に安定した
電気的特性が得られる極めて有利な効果がある。具体的
には、１μｍ口のコンタクト孔を基にＷを埋込んで得ら
れるコンタクトの抵抗は、従来の水素還元方法で1000Ω
を示したのに対して本発明方法で形成する僅か50〜60Ω
が得られた。
接合のリーク電流に関しては、従来のコンタクト10-7
〜10-8Aであったものが、本発明方法では10-10〜10-11A
のリーク電流が発生するものもある。
〜10-8Aであったものが、本発明方法では10-10〜10-11A
のリーク電流が発生するものもある。
第１図ａ〜ｅ、第２図ａ〜ｃ及び第３図ａ〜ｄは、いず
れも本発明の各工程を示す断面図である。 1:珪素を含む半導体層、2,11,21:P領域、 3,12,22:N領域、4,13,23:絶縁物層、 5,14,24:コンタクト孔、6,16,26:チタン層、 7:窒化チタン層、 8,9,17:シリサイド層、27:W層。
れも本発明の各工程を示す断面図である。 1:珪素を含む半導体層、2,11,21:P領域、 3,12,22:N領域、4,13,23:絶縁物層、 5,14,24:コンタクト孔、6,16,26:チタン層、 7:窒化チタン層、 8,9,17:シリサイド層、27:W層。
Claims (1)
- 【請求項１】珪素を含む半導体層に絶縁物層を被覆する
工程と，この半導体層に不純物領域を形成する工程と，
前記絶縁物層にコンタクト孔を形成すると共に前記絶縁
物層を露出する工程と，このコンタクト孔底部にTi、Ni
及びCoからなる群から選定する一種又は複数種を堆積し
て前記不純物領域に接触させる工程と，このTi、Ni及び
Coからなる群から選定する一種又は複数種をシリサイド
化する工程と，このシリサイド層に化学気相成長法によ
りＷ層を堆積する工程と，このＷ層に配線層を形成する
工程とを具備することを特徴とするコンタクトの形成方
法
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293290A JP2660072B2 (ja) | 1989-11-10 | 1989-11-10 | コンタクトの形成方法 |
| DE69029836T DE69029836T2 (de) | 1989-11-10 | 1990-11-08 | Verfahren zum Herstellen einer Kontaktzone |
| EP90121381A EP0427254B1 (en) | 1989-11-10 | 1990-11-08 | Method for forming a contact region |
| KR1019900018176A KR910010667A (ko) | 1989-11-10 | 1990-11-10 | 접속형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293290A JP2660072B2 (ja) | 1989-11-10 | 1989-11-10 | コンタクトの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03153025A JPH03153025A (ja) | 1991-07-01 |
| JP2660072B2 true JP2660072B2 (ja) | 1997-10-08 |
Family
ID=17792922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293290A Expired - Lifetime JP2660072B2 (ja) | 1989-11-10 | 1989-11-10 | コンタクトの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0427254B1 (ja) |
| JP (1) | JP2660072B2 (ja) |
| KR (1) | KR910010667A (ja) |
| DE (1) | DE69029836T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219909B2 (ja) * | 1993-07-09 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0651436A1 (en) * | 1993-10-22 | 1995-05-03 | AT&T Corp. | Tungsten conductors formation process for semiconductor integrated circuits |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145774A (ja) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | 半導体装置 |
| US4690730A (en) * | 1986-03-07 | 1987-09-01 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| JPS6328867A (ja) * | 1986-07-22 | 1988-02-06 | Ulvac Corp | Ｃｖｄ法 |
-
1989
- 1989-11-10 JP JP1293290A patent/JP2660072B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-08 EP EP90121381A patent/EP0427254B1/en not_active Expired - Lifetime
- 1990-11-08 DE DE69029836T patent/DE69029836T2/de not_active Expired - Fee Related
- 1990-11-10 KR KR1019900018176A patent/KR910010667A/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69029836D1 (de) | 1997-03-13 |
| EP0427254B1 (en) | 1997-01-29 |
| JPH03153025A (ja) | 1991-07-01 |
| KR910010667A (ko) | 1991-06-29 |
| EP0427254A3 (en) | 1992-06-03 |
| EP0427254A2 (en) | 1991-05-15 |
| DE69029836T2 (de) | 1997-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250467A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPH08316321A (ja) | 半導体装置の拡散障壁膜の形成方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH073819B2 (ja) | 高融点金属成長方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH0577290B2 (ja) | ||
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| US5837604A (en) | Method for forming interconnection of semiconductor device | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP2660072C (ja) | ||
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| KR20000007410A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |