JPH08316321A - 半導体装置の拡散障壁膜の形成方法 - Google Patents
半導体装置の拡散障壁膜の形成方法Info
- Publication number
- JPH08316321A JPH08316321A JP8123722A JP12372296A JPH08316321A JP H08316321 A JPH08316321 A JP H08316321A JP 8123722 A JP8123722 A JP 8123722A JP 12372296 A JP12372296 A JP 12372296A JP H08316321 A JPH08316321 A JP H08316321A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion barrier
- metal layer
- barrier metal
- forming
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 42
- 230000004888 barrier function Effects 0.000 title claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 title claims abstract 5
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000001301 oxygen Substances 0.000 claims abstract description 32
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052701 rubidium Inorganic materials 0.000 claims abstract description 21
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 28
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229940110728 nitrogen / oxygen Drugs 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 229910001952 rubidium oxide Inorganic materials 0.000 abstract description 16
- CWBWCLMMHLCMAM-UHFFFAOYSA-M rubidium(1+);hydroxide Chemical compound [OH-].[Rb+].[Rb+] CWBWCLMMHLCMAM-UHFFFAOYSA-M 0.000 abstract description 16
- -1 oxygen ions Chemical class 0.000 abstract description 5
- 229910021332 silicide Inorganic materials 0.000 abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 34
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造において、シリコン層と接
続される金属配線の形成時に配線物質がシリコン層へ拡
散されることを防止するための拡散障壁金属層を形成す
る。 【解決手段】 シリコン層と拡散障壁金属層の界面のシ
リサイド化を防止するためにシリコン層の表面を酸素プ
ラズマに露出させる第１段階と、上記酸素プラズマによ
り露出されたシリコン層の上に第１拡散障壁金属層を形
成する第２段階と、上記第１拡散障壁金属層の上部に酸
素をイオン注入する第３段階と、酸素が注入された上記
拡散障壁金属層の上に第２拡散障壁金属層を形成する第
４段階とを行う。
続される金属配線の形成時に配線物質がシリコン層へ拡
散されることを防止するための拡散障壁金属層を形成す
る。 【解決手段】 シリコン層と拡散障壁金属層の界面のシ
リサイド化を防止するためにシリコン層の表面を酸素プ
ラズマに露出させる第１段階と、上記酸素プラズマによ
り露出されたシリコン層の上に第１拡散障壁金属層を形
成する第２段階と、上記第１拡散障壁金属層の上部に酸
素をイオン注入する第３段階と、酸素が注入された上記
拡散障壁金属層の上に第２拡散障壁金属層を形成する第
４段階とを行う。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造工程において、金属配線を形成する際に配線用の金属
膜の金属原子とその下部にある導電層のシリコン原子と
間の相互拡散を防止するための拡散防止用酸化膜、より
詳しくはＲｂＯ2膜、の形成方法に関するものである。
造工程において、金属配線を形成する際に配線用の金属
膜の金属原子とその下部にある導電層のシリコン原子と
間の相互拡散を防止するための拡散防止用酸化膜、より
詳しくはＲｂＯ2膜、の形成方法に関するものである。
【０００２】
【従来の技術】一般に、酸化ルビジウム膜（ＲｂＯ2）
は、２５６ＭダイナミックＲＡＭ以上の超微細半導体装
置において拡散障壁金属に使用され、配線用金属のＡ
ｌ、Ｗ、Ｃｕ等を接着する層として使用される。
は、２５６ＭダイナミックＲＡＭ以上の超微細半導体装
置において拡散障壁金属に使用され、配線用金属のＡ
ｌ、Ｗ、Ｃｕ等を接着する層として使用される。
【０００３】従来には、大きく分けて、ＰＶＤ（物理蒸
着）法とＣＶＤ（化学蒸着）法の２種の方法を使用して
酸化ルビジウム膜を形成した。ＰＶＤ法による酸化ルビ
ジウム膜は、Ｒｂターゲット金属と酸素とを組み合わせ
て蒸着し、ＣＶＤ法では、Ｒｂソース気体と酸素とを組
み合わせてＭＯＣＶＤ（有機金属気相成長）法により蒸
着した。
着）法とＣＶＤ（化学蒸着）法の２種の方法を使用して
酸化ルビジウム膜を形成した。ＰＶＤ法による酸化ルビ
ジウム膜は、Ｒｂターゲット金属と酸素とを組み合わせ
て蒸着し、ＣＶＤ法では、Ｒｂソース気体と酸素とを組
み合わせてＭＯＣＶＤ（有機金属気相成長）法により蒸
着した。
【０００４】
【発明が解決しようとする課題】しかし、上記ＣＶＤ法
により蒸着された酸化ルビジウム膜は、薄膜内に不純物
が流入されて抵抗値が増加する問題があり、ＰＶＤ法に
より蒸着された酸化ルビジウム膜は、層被覆が不良で下
部の導電層のシリコンとの反応でシリサイド化される問
題があり、さらに大きい問題点として、蒸着時に酸化速
度が非常に遅いため安定な酸化ルビジウム薄膜を形成す
ることが困難であった。
により蒸着された酸化ルビジウム膜は、薄膜内に不純物
が流入されて抵抗値が増加する問題があり、ＰＶＤ法に
より蒸着された酸化ルビジウム膜は、層被覆が不良で下
部の導電層のシリコンとの反応でシリサイド化される問
題があり、さらに大きい問題点として、蒸着時に酸化速
度が非常に遅いため安定な酸化ルビジウム薄膜を形成す
ることが困難であった。
【０００５】したがって、この発明は、低い抵抗と良好
な層被覆を呈し、ルビジウムとシリコン界面でのシリサ
イド化を抑制し、安定な酸化ルビジウム膜を形成する半
導体装置の拡散障壁膜の形成方法を提供することを目的
とする。
な層被覆を呈し、ルビジウムとシリコン界面でのシリサ
イド化を抑制し、安定な酸化ルビジウム膜を形成する半
導体装置の拡散障壁膜の形成方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】この発明による半導体装
置の拡散障壁膜の形成方法は、半導体装置の製造におい
て、シリコン層と接続される金属配線の形成時に配線物
質がシリコン層へ拡散されることを防止するための拡散
障壁金属層の形成方法であって、シリコン層と拡散障壁
金属層の界面のシリサイド化を防止するためにシリコン
層の表面を酸素プラズマに露出させる第１段階と、上記
酸素プラズマにより露出されたシリコン層の上に第１拡
散障壁金属層を形成する第２段階と、上記第１拡散障壁
金属層の上部に酸素をイオン注入する第３段階と、酸素
が注入された上記拡散障壁金属層の上に第２拡散障壁金
属層を形成する第４段階とを含んでなるものである。
置の拡散障壁膜の形成方法は、半導体装置の製造におい
て、シリコン層と接続される金属配線の形成時に配線物
質がシリコン層へ拡散されることを防止するための拡散
障壁金属層の形成方法であって、シリコン層と拡散障壁
金属層の界面のシリサイド化を防止するためにシリコン
層の表面を酸素プラズマに露出させる第１段階と、上記
酸素プラズマにより露出されたシリコン層の上に第１拡
散障壁金属層を形成する第２段階と、上記第１拡散障壁
金属層の上部に酸素をイオン注入する第３段階と、酸素
が注入された上記拡散障壁金属層の上に第２拡散障壁金
属層を形成する第４段階とを含んでなるものである。
【０００７】
【発明の実施の形態】以下、添付した図面の図１〜図６
を参照して、この発明の実施例を説明する。
を参照して、この発明の実施例を説明する。
【０００８】図１〜６は、拡散障壁金属層に酸化ルビジ
ウム膜を形成する過程を示す半導体装置の断面図で、先
ず、図１に示すように、シリコン基板１とフィールド酸
化膜２の上に絶縁膜３を形成し、その後、フィールド酸
化膜２の上方に導電配線４を形成し、再び絶縁膜５を形
成した後、上記シリコン基板１と導電配線４の一部がそ
れぞれ露出されるように、コンタクトホールを形成す
る。
ウム膜を形成する過程を示す半導体装置の断面図で、先
ず、図１に示すように、シリコン基板１とフィールド酸
化膜２の上に絶縁膜３を形成し、その後、フィールド酸
化膜２の上方に導電配線４を形成し、再び絶縁膜５を形
成した後、上記シリコン基板１と導電配線４の一部がそ
れぞれ露出されるように、コンタクトホールを形成す
る。
【０００９】次いで、図２に示すように、酸素プラズマ
６を利用してウェーハの全面を酸素に露出させた状態に
し、この際、酸素プラズマの形成条件は、ＰＥＣＶＤ
（プラズマエンハンスＣＶＤ）反応器で５０Ｗ以下の低
電力に５〜５０ｓｃｃｍ（標準状態立法センチメートル
毎分）程度のソフトプラズマ条件に形成する。このよう
にコンタクトホールが形成されたウェーハをソフト酸素
プラズマ処理すると、酸素はウェーハ全面に表面吸着状
態になって存在し、後続工程で蒸着されるルビジウムの
シリサイド化を防止できるし、高温でも安定な酸化ルビ
ジウム膜を形成できる。
６を利用してウェーハの全面を酸素に露出させた状態に
し、この際、酸素プラズマの形成条件は、ＰＥＣＶＤ
（プラズマエンハンスＣＶＤ）反応器で５０Ｗ以下の低
電力に５〜５０ｓｃｃｍ（標準状態立法センチメートル
毎分）程度のソフトプラズマ条件に形成する。このよう
にコンタクトホールが形成されたウェーハをソフト酸素
プラズマ処理すると、酸素はウェーハ全面に表面吸着状
態になって存在し、後続工程で蒸着されるルビジウムの
シリサイド化を防止できるし、高温でも安定な酸化ルビ
ジウム膜を形成できる。
【００１０】次いで、図３のように、第一のルビジウム
膜７を１０ｎｍ〜５０ｎｍの厚さ程度にＰＶＤスパッタ
チャンバ内で蒸着させた後、全面に酸素イオン８を注入
する。このとき、酸素イオンの注入条件は、上記のルビ
ジウム膜７の厚さにより投影範囲（Projection Range）
Ｒｐを計算して決定する。一例として、ルビジウム膜の
厚さが２０ｎｍのとき、酸素イオン注入条件は、１０〜
５０ｅＶエネルギ、１０15〜１０19（原子／ｃｍ2）線
量（dose）で実施する。
膜７を１０ｎｍ〜５０ｎｍの厚さ程度にＰＶＤスパッタ
チャンバ内で蒸着させた後、全面に酸素イオン８を注入
する。このとき、酸素イオンの注入条件は、上記のルビ
ジウム膜７の厚さにより投影範囲（Projection Range）
Ｒｐを計算して決定する。一例として、ルビジウム膜の
厚さが２０ｎｍのとき、酸素イオン注入条件は、１０〜
５０ｅＶエネルギ、１０15〜１０19（原子／ｃｍ2）線
量（dose）で実施する。
【００１１】続いて、図４は、第二のルビジウム膜９を
上記第一のルビジウム膜の条件と同一にスパッタした断
面を示している。
上記第一のルビジウム膜の条件と同一にスパッタした断
面を示している。
【００１２】その後、上記第一及び第二のルビジウム膜
７、９が形成されたものを、アルゴンと酸素又は窒素と
酸素を混合させたチューブ内で、１〜５時間程度熱処理
して、図５のように、酸化ルビジウム膜１０を形成す
る。このとき、熱処理の工程条件は、Ａｒ又は窒素／酸
素の流量は、１００ｓｃｃｍ／１０ｓｃｃｍ〜２０００
ｓｃｃｍ／３００ｓｃｃｍの比に調節して、温度は４０
０℃〜７００℃程度に維持させる。このようにルビジウ
ム膜とルビジウム膜の間に酸素をイオン注入させた後、
チューブ内で長時間の高温の熱処理をすると、安定な酸
化ルビジウム膜を形成することができる。
７、９が形成されたものを、アルゴンと酸素又は窒素と
酸素を混合させたチューブ内で、１〜５時間程度熱処理
して、図５のように、酸化ルビジウム膜１０を形成す
る。このとき、熱処理の工程条件は、Ａｒ又は窒素／酸
素の流量は、１００ｓｃｃｍ／１０ｓｃｃｍ〜２０００
ｓｃｃｍ／３００ｓｃｃｍの比に調節して、温度は４０
０℃〜７００℃程度に維持させる。このようにルビジウ
ム膜とルビジウム膜の間に酸素をイオン注入させた後、
チューブ内で長時間の高温の熱処理をすると、安定な酸
化ルビジウム膜を形成することができる。
【００１３】終わりに、図６は、上記の方法で形成され
た酸化ルビジウム膜１０を拡散障壁として使用した金属
配線１１の形成工程が遂行された半導体素子の断面を示
している。この場合、金属配線としては、主にＡｌ、
Ｗ、Ｃｕ等の金属が利用される。
た酸化ルビジウム膜１０を拡散障壁として使用した金属
配線１１の形成工程が遂行された半導体素子の断面を示
している。この場合、金属配線としては、主にＡｌ、
Ｗ、Ｃｕ等の金属が利用される。
【００１４】
【発明の効果】上記説明したような構成のこの発明によ
れば、ルビジウム膜とシリコン界面でルビジウムのシリ
サイド化が抑制され、物理的及び化学的に安定な酸化ル
ビジウム膜を形成することができる。
れば、ルビジウム膜とシリコン界面でルビジウムのシリ
サイド化が抑制され、物理的及び化学的に安定な酸化ル
ビジウム膜を形成することができる。
【図１】 この発明の実施例における半導体装置の拡散
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
【図２】 この発明の実施例における半導体装置の拡散
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
【図３】 この発明の実施例における半導体装置の拡散
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
【図４】 この発明の実施例における半導体装置の拡散
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
【図５】 この発明の実施例における半導体装置の拡散
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
【図６】 この発明の実施例における半導体装置の拡散
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
障壁金属層の形成過程を順次段階的に示す半導体装置の
断面図である。
１…シリコン基板、２…フィールド酸化膜、３、５…絶
縁膜、４…導電配線、６…酸素プラズマ、７、９…ルビ
ジウム膜、８…酸素イオン注入、１０…酸化ルビジウム
膜
縁膜、４…導電配線、６…酸素プラズマ、７、９…ルビ
ジウム膜、８…酸素イオン注入、１０…酸化ルビジウム
膜
Claims (9)
- 【請求項１】 半導体装置の製造において、シリコン層
と接続される金属配線の形成時に配線物質がシリコン層
へ拡散されることを防止するための拡散障壁金属層の形
成方法であって、 シリコン層と拡散障壁金属層の界面のシリサイド化を防
止するためにシリコン層の表面を酸素プラズマに露出さ
せる第１段階と、 上記酸素プラズマにより露出されたシリコン層の上に第
１拡散障壁金属層を形成する第２段階と、 上記第１拡散障壁金属層の上部に酸素をイオン注入する
第３段階と、 酸素が注入された上記拡散障壁金属層の上に第２拡散障
壁金属層を形成する第４段階とを含んでなることを特徴
とする方法。 - 【請求項２】 請求項１に記載の拡散障壁金属層の形成
方法であって、 上記第１拡散障壁金属層及び第２拡散障壁金属層は、ル
ビジウム層であることを特徴とする方法。 - 【請求項３】 請求項２に記載の拡散障壁金属層の形成
方法であって、 上記第３段階の酸素注入量は、１０15〜１０19電子／ｃ
ｍ2であることを特徴とする方法。 - 【請求項４】 請求項３に記載の拡散障壁金属層の形成
方法であって、 上記酸素プラズマは、プラズマＣＶＤ反応器内で５０Ｗ
以下の低電力下で５〜５０ｓｃｃｍ程度のソフトプラズ
マ条件に形成されることを特徴とする方法。 - 【請求項５】 請求項２に記載の拡散障壁金属層の形成
方法であって、 上記第１拡散障壁金属層は、１０〜５０ナノメートルの
厚さに形成されることを特徴とする方法。 - 【請求項６】 請求項１又は請求項２に記載の拡散障壁
金属層の形成方法であって、 上記第４段階の後に、上記拡散障壁金属層を熱処理し
て、注入された酸素を拡散させることにより、酸化金属
層を形成する第５段階をさらに含んでなることを特徴と
する方法。 - 【請求項７】 請求項６に記載の拡散障壁金属層の形成
方法であって、 上記第５段階は、アルゴン及び酸素又は窒素及び酸素を
混合させたチューブで１〜５時間程度熱処理することに
より行うことを特徴とする方法。 - 【請求項８】 請求項７に記載の拡散障壁金属層の形成
方法であって、 上記チューブに流入されるアルゴン又は窒素／酸素は、
１００ｓｃｃｍ／１０ｓｃｃｍ〜２０００ｓｃｃｍ／３
００ｓｃｃｍの流量比で流入されることを特徴とする方
法。 - 【請求項９】 請求項８に記載の拡散障壁金属層の形成
方法であって、 上記チューブの内部の温度は、４００℃〜７００℃程度
に維持されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P12306 | 1995-05-17 | ||
| KR1019950012306A KR0172772B1 (ko) | 1995-05-17 | 1995-05-17 | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316321A true JPH08316321A (ja) | 1996-11-29 |
Family
ID=19414738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8123722A Pending JPH08316321A (ja) | 1995-05-17 | 1996-05-17 | 半導体装置の拡散障壁膜の形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5637533A (ja) |
| JP (1) | JPH08316321A (ja) |
| KR (1) | KR0172772B1 (ja) |
| CN (1) | CN1048819C (ja) |
| DE (1) | DE19620022C2 (ja) |
| GB (1) | GB2300970B (ja) |
| TW (1) | TW301020B (ja) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3201061B2 (ja) * | 1993-03-05 | 2001-08-20 | ソニー株式会社 | 配線構造の製造方法 |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| US5739064A (en) * | 1996-11-27 | 1998-04-14 | Micron Technology, Inc. | Second implanted matrix for agglomeration control and thermal stability |
| KR100430683B1 (ko) * | 1996-12-31 | 2004-07-05 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| US5940726A (en) * | 1997-11-06 | 1999-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming an electrical contact for embedded memory |
| US6482734B1 (en) | 1998-01-20 | 2002-11-19 | Lg Semicon Co., Ltd. | Diffusion barrier layer for semiconductor device and fabrication method thereof |
| KR100404649B1 (ko) * | 1998-02-23 | 2003-11-10 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치 및 그 제조방법 |
| US6846739B1 (en) * | 1998-02-27 | 2005-01-25 | Micron Technology, Inc. | MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer |
| US6351036B1 (en) | 1998-08-20 | 2002-02-26 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with a barrier film and process for making same |
| US6734558B2 (en) | 1998-08-20 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with barium barrier film and process for making same |
| EP1114464A1 (en) * | 1998-08-20 | 2001-07-11 | THE UNITED STATES OF AMERICA as represented by THE SECRETARY OF THE NAVY | Electronic devices with barrier film and process for making same |
| US6144050A (en) * | 1998-08-20 | 2000-11-07 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with strontium barrier film and process for making same |
| US6720654B2 (en) | 1998-08-20 | 2004-04-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with cesium barrier film and process for making same |
| US6291876B1 (en) | 1998-08-20 | 2001-09-18 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with composite atomic barrier film and process for making same |
| US6077775A (en) * | 1998-08-20 | 2000-06-20 | The United States Of America As Represented By The Secretary Of The Navy | Process for making a semiconductor device with barrier film formation using a metal halide and products thereof |
| US6188134B1 (en) | 1998-08-20 | 2001-02-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with rubidium barrier film and process for making same |
| US6063705A (en) * | 1998-08-27 | 2000-05-16 | Micron Technology, Inc. | Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide |
| US6541067B1 (en) | 1998-08-27 | 2003-04-01 | Micron Technology, Inc. | Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same |
| US6517616B2 (en) | 1998-08-27 | 2003-02-11 | Micron Technology, Inc. | Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide |
| US6599829B2 (en) * | 1998-11-25 | 2003-07-29 | Texas Instruments Incorporated | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization |
| KR100389913B1 (ko) * | 1999-12-23 | 2003-07-04 | 삼성전자주식회사 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
| JP4034518B2 (ja) * | 2000-03-31 | 2008-01-16 | 株式会社日立国際電気 | 半導体装置の製造方法 |
| US6465887B1 (en) * | 2000-05-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with diffusion barrier and process for making same |
| US7494927B2 (en) * | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| KR100414948B1 (ko) * | 2000-06-30 | 2004-01-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6461909B1 (en) | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
| US6903005B1 (en) | 2000-08-30 | 2005-06-07 | Micron Technology, Inc. | Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics |
| KR100434489B1 (ko) * | 2001-03-22 | 2004-06-05 | 삼성전자주식회사 | 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법 |
| KR100805843B1 (ko) * | 2001-12-28 | 2008-02-21 | 에이에스엠지니텍코리아 주식회사 | 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템 |
| US20030211711A1 (en) * | 2002-03-28 | 2003-11-13 | Hirofumi Seki | Wafer processing method and ion implantation apparatus |
| US20080070405A1 (en) * | 2002-05-30 | 2008-03-20 | Park Jae-Hwa | Methods of forming metal wiring layers for semiconductor devices |
| KR100446300B1 (ko) * | 2002-05-30 | 2004-08-30 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7247554B2 (en) * | 2002-07-02 | 2007-07-24 | University Of North Texas | Method of making integrated circuits using ruthenium and its oxides as a Cu diffusion barrier |
| US20050110142A1 (en) * | 2003-11-26 | 2005-05-26 | Lane Michael W. | Diffusion barriers formed by low temperature deposition |
| US20090321247A1 (en) * | 2004-03-05 | 2009-12-31 | Tokyo Electron Limited | IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS |
| US7892406B2 (en) * | 2005-03-28 | 2011-02-22 | Tokyo Electron Limited | Ionized physical vapor deposition (iPVD) process |
| US7666773B2 (en) * | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| US8025922B2 (en) | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| US7713876B2 (en) * | 2005-09-28 | 2010-05-11 | Tokyo Electron Limited | Method for integrating a ruthenium layer with bulk copper in copper metallization |
| US20070069383A1 (en) * | 2005-09-28 | 2007-03-29 | Tokyo Electron Limited | Semiconductor device containing a ruthenium diffusion barrier and method of forming |
| KR101379015B1 (ko) | 2006-02-15 | 2014-03-28 | 한국에이에스엠지니텍 주식회사 | 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층 |
| US7588667B2 (en) * | 2006-04-07 | 2009-09-15 | Tokyo Electron Limited | Depositing rhuthenium films using ionized physical vapor deposition (IPVD) |
| US20080124484A1 (en) * | 2006-11-08 | 2008-05-29 | Asm Japan K.K. | Method of forming ru film and metal wiring structure |
| US20090072409A1 (en) | 2007-09-14 | 2009-03-19 | International Business Machines Corporation | Interconnect Structures Incorporating Air-Gap Spacers |
| US20090075470A1 (en) * | 2007-09-14 | 2009-03-19 | International Business Machines Corporation | Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers |
| KR101544198B1 (ko) | 2007-10-17 | 2015-08-12 | 한국에이에스엠지니텍 주식회사 | 루테늄 막 형성 방법 |
| US7655564B2 (en) * | 2007-12-12 | 2010-02-02 | Asm Japan, K.K. | Method for forming Ta-Ru liner layer for Cu wiring |
| KR20090067505A (ko) * | 2007-12-21 | 2009-06-25 | 에이에스엠지니텍코리아 주식회사 | 루테늄막 증착 방법 |
| US7799674B2 (en) * | 2008-02-19 | 2010-09-21 | Asm Japan K.K. | Ruthenium alloy film for copper interconnects |
| US8084104B2 (en) * | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US8329569B2 (en) * | 2009-07-31 | 2012-12-11 | Asm America, Inc. | Deposition of ruthenium or ruthenium dioxide |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| JP2015160963A (ja) * | 2014-02-26 | 2015-09-07 | 東京エレクトロン株式会社 | ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法 |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US10522549B2 (en) * | 2018-02-17 | 2019-12-31 | Varian Semiconductor Equipment Associates, Inc. | Uniform gate dielectric for DRAM device |
| US11462471B2 (en) * | 2019-09-30 | 2022-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Middle-of-line interconnect structure and manufacturing method |
| DE102020110480B4 (de) * | 2019-09-30 | 2024-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61163264A (ja) * | 1985-01-11 | 1986-07-23 | Hitachi Ltd | 白金族金属の酸化膜形成法 |
| US4851895A (en) * | 1985-05-06 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallization for integrated devices |
| JPH0779136B2 (ja) * | 1986-06-06 | 1995-08-23 | 株式会社日立製作所 | 半導体装置 |
| US5183775A (en) * | 1990-01-23 | 1993-02-02 | Applied Materials, Inc. | Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen |
| JPH04364759A (ja) * | 1991-06-12 | 1992-12-17 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US5200360A (en) * | 1991-11-12 | 1993-04-06 | Hewlett-Packard Company | Method for reducing selectivity loss in selective tungsten deposition |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| GB2291264B (en) * | 1994-07-07 | 1998-07-29 | Hyundai Electronics Ind | Method for forming a metallic barrier layer in semiconductor device and device made by the method |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| US5521121A (en) * | 1995-04-03 | 1996-05-28 | Taiwan Semiconductor Manufacturing Company | Oxygen plasma etch process post contact layer etch back |
-
1995
- 1995-05-17 KR KR1019950012306A patent/KR0172772B1/ko not_active IP Right Cessation
-
1996
- 1996-05-15 US US08/648,285 patent/US5637533A/en not_active Expired - Lifetime
- 1996-05-16 TW TW085105771A patent/TW301020B/zh not_active IP Right Cessation
- 1996-05-17 JP JP8123722A patent/JPH08316321A/ja active Pending
- 1996-05-17 GB GB9610393A patent/GB2300970B/en not_active Expired - Fee Related
- 1996-05-17 DE DE19620022A patent/DE19620022C2/de not_active Expired - Fee Related
- 1996-05-17 CN CN96108935A patent/CN1048819C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1048819C (zh) | 2000-01-26 |
| US5637533A (en) | 1997-06-10 |
| GB2300970A (en) | 1996-11-20 |
| DE19620022A1 (de) | 1996-11-21 |
| KR960042954A (ko) | 1996-12-21 |
| CN1147145A (zh) | 1997-04-09 |
| TW301020B (ja) | 1997-03-21 |
| DE19620022C2 (de) | 2002-09-19 |
| KR0172772B1 (ko) | 1999-03-30 |
| GB9610393D0 (en) | 1996-07-24 |
| GB2300970B (en) | 1999-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08316321A (ja) | 半導体装置の拡散障壁膜の形成方法 | |
| KR100298970B1 (ko) | 실리콘 집적 회로 제조 방법 | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| KR100236668B1 (ko) | 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법 | |
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| US5747116A (en) | Method of forming an electrical contact to a silicon substrate | |
| JP2004536960A (ja) | フッ素を含まないタングステン核生成によるｗ−ｃｖｄ | |
| JPH1116853A (ja) | 半導体装置及びその製造方法 | |
| KR19980033334A (ko) | 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법 | |
| JP2705621B2 (ja) | 半導体装置の製造方法 | |
| US5877031A (en) | Method for forming a metallic barrier layer in semiconductor device | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| US5149672A (en) | Process for fabricating integrated circuits having shallow junctions | |
| JPH0794727A (ja) | 半導体装置の製造方法 | |
| JP3250543B2 (ja) | 半導体装置の製造方法 | |
| EP0357221B1 (en) | Process for producing contacts in integrated circuits having shallow junctions | |
| WO2024095887A1 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び半導体装置 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| KR920010123B1 (ko) | 금속 배선막 형성방법 | |
| JPH02172218A (ja) | 半導体装置の製造方法 | |
| WO1998043284A1 (en) | Titanium metal treatment method, method of forming an electrically conductive interconnect, and method of reducing contact resistance of an elemental titanium contact | |
| JPH03248562A (ja) | 半導体装置 | |
| KR100352661B1 (ko) | 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |