KR100430683B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100430683B1
KR100430683B1 KR1019960079949A KR19960079949A KR100430683B1 KR 100430683 B1 KR100430683 B1 KR 100430683B1 KR 1019960079949 A KR1019960079949 A KR 1019960079949A KR 19960079949 A KR19960079949 A KR 19960079949A KR 100430683 B1 KR100430683 B1 KR 100430683B1
Authority
KR
South Korea
Prior art keywords
ruthenium oxide
oxide film
diffusion barrier
plasma treatment
deposited
Prior art date
Application number
KR1019960079949A
Other languages
English (en)
Other versions
KR19980060587A (ko
Inventor
홍권
김영중
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960079949A priority Critical patent/KR100430683B1/ko
Publication of KR19980060587A publication Critical patent/KR19980060587A/ko
Application granted granted Critical
Publication of KR100430683B1 publication Critical patent/KR100430683B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성 방법에 관한 것으로, 특히 금속배선의 표면에 확산 방지막으로 루테늄산화막(RuO2)을 이용하는 경우 상기 루테늄산화막을 플라즈마 처리하여 비정질화되도록 하는 것이다.

Description

반도체소자의 금속배선 형성 방법
본 발명은 반도체소자의 금속배선 형성 방법에 관한 것으로, 특히 금속배선의 표면에 확산 방지막으로 사용되는 루테늄산화막을 플라즈마 처리하여 비정질화 시키는 금속배선 형성 방법에 관한것이다.
일반적으로 금속배선으로 알루미늄막 또는 텅스텐막을 형성할때 상기 금속막 상부면에 확산 방지막을 형성하게 된다. 상기 확산 방지막은 주로 티타늄 나이트라이드막을 이용한다.
한편, 종래에 사용된 PVD(Physical Vapor Deposion) 티타늄 나이트라이드막은 알루미늄의 확산 방지막으로 사용되기 위하여 티타늄 나이트라이드막을 증착한 다음, 열처리 공정을 통하여 주상형 조직의 결정립 경계에 산소 채우기(Stuffing)를 통하여 확산 방지막의 특성을 향상 시키게 된다. 이와같은 확산 방지막은 근본적으로 주상정 조직을 갖게되며, 주상정 조직의 결정립 경계를 통하여 알루미늄이 확산하게 되므로 적정한 온도 예를들어 500℃이상에서는 원하는 확산방지막의 특성을 갖을 수 없게 된다. 그러나, 소자의 집적도 증가에 따른 콘택홀의 크기가 점차 작아 지게되어 콘택홀의 매립을 위해 비교적 저렴한 금속배선 공정인 알루미늄막배선 공정은 증착 온도를 증가시키게되며, 이때 확산 방지막의 특성이 증착 온도까지 유지되어야만 하나 이에 만족할 만한 확산 방지막의 특성을 갖지 못하고 있다.
한편, 루테늄산화막을 스퍼터로 제조하면 주상형(columnar) 조직을 갖게되어 상기 티타늄 나이트라이드막과 동일한 현상이 발생한다.
본 발명은 상기한 문제점을 해결하기 위하여 확산 방지막으로 루테늄산화막의 증착 후, 플라즈마를 통하여 막질을 비정질화하는 금속배선 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 금속배선의 확산 방지막 형성 방법에 있어서,
상기 확산 방지막으로 루테늄산화막을 일정 두께 증착하고 상기 루테늄산화막을 플라즈마 처리하는 일련의 과정을 반복적으로 실시하여 루테늄산화막이 비정질화되도록 하는 것을 특징으로 한다.
본 발명은 확산 방지막으로 사용되는 루테늄산화막의 증착시 플라즈마를 통하여 막질을 비정질화시킴으로써 종래의 주상정 조직이 비정질형태로 바뀌게 되며 이러한 막질은 확산 경로를 매우 길게 할 수가 있어 우수한 확산 방지막을 얻을 수 있다.
상술한 목적 및 특징들, 장점은 첨부될 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를상세히 설명하면 다음과 같다.
본 발명은 확산 방지막인 루테늄산화막을 반응성 스퍼터로 제조시 일정한 두께의 루테늄산화막을 형성한다음, 플라즈마 처리를 한후 다시 일정 두께의 루테늄산화막을 증착하고 플라즈마 처리를 하여 증착된 막질이 비정질이 되도록 한다.
상기 루테늄산화막의 증착시 RF 파우워는 500-2000Watt 이고, 증착압력은 0.5 -20 mTorr이다.
상기 루테늄산화막은 한번에 200-300Å의 두께로 증착하고, 한번 또는 다수번 증착 및 플라즈마 처리를 반복하여 사기 루테늄산화막의 총 두께는 300-1500Å으로 형성한다. 상기 루테늄산화막을 플라즈마 처리하는 것은 아르곤가스에서 100 - 1000 Watt와 1- 20 mTorr의 압력에서 실시하며, 상기 플라즈마 처리시 스퍼터와 반대로 전위차를 인가하며 이때 바이어스는 -5 내지 - 500Volt 이다.
상기 루테늄산화막을 일정 두께 증착하고 상기 루테늄산화막을 플라즈마 처리하는 것을 하나의 챔버에서 실시할 수 있다.
상기와 같이 루테늄산화막을 비정질로 형성하게 되면 확산하고자 하는 재료의 확산 경로를 매우 길게 할수 있으며 확산경로인 결정 입계가 없어지게 되어 매우 우수한 확산 방지막을 얻을 수 있다.
종래의 기술로 증착된 루테늄산화막은 주상정 조직을 확산 방지막의 역할을 못하게 되는 이유가 주상형 조직의 결정입계가 확산 경로로 작용하기 때문이다.
따라서 확산 방지막의 성능을 높이기 위해서는 확산 경로로 작용하고 있는 주상정조직의 결정립계를 형성하지 못하게 하며 확산의 경로를 매우 길게 함으로써그 성능을 높일 수 있다.
본 발명에 의하면 확산 방지막인 루테늄산화막을 반응성 스퍼터로 제조시 일정한 두께의 루테늄산화막을 형성한다음, 플라즈마 처리를 한후 다시 일정 두께의 루테늄산화막을 증착하고 플라즈마 처리를 하여 증착된 막질이 비정질이 되도록 함으로써 확산하고자 하는 재료의 확산 경로를 매우 길게 할수 있으며 확산경로인 결정 입계가 없어지게 되어 매우 우수한 확산 방지막을 얻을 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 반도체소자의 금속배선의 확산 방지막 형성 방법에 있어서,
    상기 확산 방지막으로 루테늄산화막을 일정 두께 증착하고 상기 루테늄산화막을 플라즈마 처리하여 루테늄산화막이 비정질화되도록 하는 공정을 적어도 한번 이상 실시하는 것을 특징으로 하는 금속배선의 확산 방지막 형성 방법.
  2. 제1항에 있어서,
    상기 루테늄산화막의 증착시 RF 파우워는 500-2000Watt 이고, 증착압력은 0.5 -20 mTorr인 것을 특징으로 하는 금속배선의 확산 방지막 형성 방법.
  3. 제1항에 있어서,
    상기 루테늄 산화막은 한번에 200-300Å의 두께로 증착하고, 상기 루테늄산화막의 총 두께는 300 - 1500Å 으로 형성하는 것을 특징으로 하는 금속배선의 확산 방지막 형성 방법.
  4. 제1항에 있어서,
    상기 루테늄산화막을 플라즈마 처리하는 것은 비활성가스에서 100-1000Watt와 1- 20 mTorr의 압력에서 실시하는 것을 특징으로 하는 금속배선의 확산 방지막 형성 방법.
  5. 제1항에 있어서,
    상기 루테늄산화막을 일정 두께 증착하고 상기 루테늄산화막을 플라즈마 처리하는 것을 하나의 챔버에서 실시하는 것을 특징으로 하는 금속배선의 확산 방지막 형성 방법.
  6. 제1항 또는 제4항에 있어서,
    상기 플라즈마 처리시 스퍼터와 반대로 전위차를 인가하며 이때 바이어스는 -5 내지 - 500Volt 인 것을 특징으로 하는 금속배선의 확산 방지막 형성 방법.
KR1019960079949A 1996-12-31 1996-12-31 반도체소자의금속배선형성방법 KR100430683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079949A KR100430683B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079949A KR100430683B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19980060587A KR19980060587A (ko) 1998-10-07
KR100430683B1 true KR100430683B1 (ko) 2004-07-05

Family

ID=37335333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079949A KR100430683B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100430683B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287641A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd 半導体装置
JPH01188431A (ja) * 1988-01-22 1989-07-27 Tanaka Kikinzoku Kogyo Kk 酸化ルテニウム微粒子の製造方法
KR960026134A (ko) * 1994-12-08 1996-07-22 김은영 갈륨비소반도체와 산화루테늄 접촉베리어의 열적안정화방법
KR960042954A (ko) * 1995-05-17 1996-12-21 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성방법
KR19980034582A (ko) * 1996-11-07 1998-08-05 김광호 반도체장치의 금속배선 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287641A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd 半導体装置
JPH01188431A (ja) * 1988-01-22 1989-07-27 Tanaka Kikinzoku Kogyo Kk 酸化ルテニウム微粒子の製造方法
KR960026134A (ko) * 1994-12-08 1996-07-22 김은영 갈륨비소반도체와 산화루테늄 접촉베리어의 열적안정화방법
KR960042954A (ko) * 1995-05-17 1996-12-21 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성방법
KR19980034582A (ko) * 1996-11-07 1998-08-05 김광호 반도체장치의 금속배선 형성방법

Also Published As

Publication number Publication date
KR19980060587A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US5147819A (en) Semiconductor metallization method
US4783248A (en) Method for the production of a titanium/titanium nitride double layer
US6080285A (en) Multiple step ionized metal plasma deposition process for conformal step coverage
US6214711B1 (en) Method of low angle, low energy physical vapor of alloys including redepositing layers of different compositions in trenches
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
US5759916A (en) Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US5281854A (en) Integrated circuit aluminum contact structure to silicon device regions
JPH09181179A (ja) アルミニウム接点の形成方法
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
US5911857A (en) Method for forming metal wiring of semiconductor devices
US5419822A (en) Method for applying a thin adherent layer
KR100430683B1 (ko) 반도체소자의금속배선형성방법
JP2789309B2 (ja) 高融点金属窒化膜の形成方法
EP0573241B1 (en) Semiconductor devices with a double layered silicide structure and process of making it
US4153528A (en) Contoured quartz anode plate
KR19980060586A (ko) 반도체소자의 금속배선 형성 방법
IE911059A1 (en) Process and apparatus for producing conductive layers or¹structures for circuits integrated on the very largest scale
KR19980060611A (ko) 티타늄 실리사이드 제조방법
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
KR100236984B1 (ko) 금속배선의 전자이주특성 개선 방법
KR100274338B1 (ko) 반도체소자의제조방법
JPH1083973A (ja) 半導体装置のコンタクト形成方法
KR100484253B1 (ko) 반도체 장치의 타이타늄막 형성방법
KR100515076B1 (ko) 반도체 소자의 확산방지막 형성 방법
KR950000108B1 (ko) 다층 금속 배선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee