DE19620022C2 - Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung

Info

Publication number
DE19620022C2
DE19620022C2 DE19620022A DE19620022A DE19620022C2 DE 19620022 C2 DE19620022 C2 DE 19620022C2 DE 19620022 A DE19620022 A DE 19620022A DE 19620022 A DE19620022 A DE 19620022A DE 19620022 C2 DE19620022 C2 DE 19620022C2
Authority
DE
Germany
Prior art keywords
diffusion barrier
barrier metal
layer
metal layer
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19620022A
Other languages
English (en)
Other versions
DE19620022A1 (de
Inventor
Kyeong Keun Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19620022A1 publication Critical patent/DE19620022A1/de
Application granted granted Critical
Publication of DE19620022C2 publication Critical patent/DE19620022C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Diffusionssperr­ metallschicht in einer Halbleitervorrichtung, insbesondere in einem tiefen und engen Kontaktloch, welche verhindern kann, daß das Material einer Metallverdrahtung während der Ausbildung der Metallverdrahtung der Halbleitervorrichtung in die darunterliegende Schicht diffundiert.
Aus JP 4-364759 A ist ein Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleiterschicht bekannt, bei dem eine erste Diffusionssperrmetallschicht auf einer Siliciumschicht und eine zweite Diffusionssperrmetallschicht auf der ersten Diffusions­ sperrmetallschicht aufgebracht werden.
Aus JP 61-163264 A ist das Implantieren von Sauerstoffionen in die Diffusionssperrme­ tallschicht bekannt.
IBM TDB, Band 35, Nr. 1B, 1992, Seiten 214 und 215, beschreibt die Ausbildung einer Sperrschicht zwischen Kupfer- und Siliciumschichten.
Im allgemeinen wird eine Rutheniumoxidschicht (RuO2) als Diffusionssperrmetallschicht in einer hochintegrierten Halbleitervorrichtung eines DRAM von mehr als 256M und als Klebe- oder Verbindungsschicht für eine Metallverdrahtung verwendet, die aus Alumini­ um, Wolfram oder Kupfer besteht. Im Stand der Technik wird die Rutheniumoxidschicht durch das Verfahren der physikalischen Dampfabscheidung (PVD) oder der chemischen Dampfabscheidung (CVD) hergestellt. Bei dem PVD-Verfahren werden Ruthenium und Sauerstoff miteinander zur Ausbildung der Rutheniumoxidschicht miteinander verbun­ den. Im Falle des CVD-Verfahrens werden Rutheniumquellengas und Sauerstoff mitein­ ander verbunden, um die Rutheniumoxidschicht durch das Verfahren der metallorgani­ schen, chemischen Dampfabscheidung (MOCVD) herzustellen.
Wenn die Rutheniumoxidschicht durch das CVD-Verfahren hergestellt wird, werden al­ lerdings Verunreinigungen in die Rutheniumoxidschicht eingebracht. Dies erhöht den Widerstandswert der Schicht. Wenn PVD verwendet wird, ist die Stufenabdeckung der Rutheniumoxidschicht schlecht, und es kann durch Reaktion der Rutheniumoxidschicht mit Silicium eine Silicidschicht ausgebildet werden. Darüber hinaus ist während der Ab­ lagerung der Rutheniumoxidschicht die Oxidationsrate zu gering, als daß eine stabile Rutheniumoxidschicht ausgebildet werden könnte.
Die Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung, mit wel­ chem die Ausbildung einer Silicidschicht an der Grenzfläche zwischen Ruthenium und der Siliciumschicht verhindert und eine stabile Rutheniumoxidschicht bei hoher Tempe­ ratur ausgebildet werden kann.
Die Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des An­ spruchs 1 gelöst. Bevorzugte Ausführungsformen sind in den Unteransprüchen angege­ ben.
Die Erfindung wird nachstehend in Verbindung mit den beiliegenden Zeichnungen an­ hand von Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1A bis 1F Querschnitte durch eine Halbleitervorrichtung zur Darstellung von Her­ stellungsschritten zur Ausbildung einer Diffusionssperrmetallschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
Die Fig. 1A bis 1F sind Querschnitte durch eine Halbleitervorrichtung, welche Her­ stellungsschritte zur Ausbildung einer Rutheniumoxidschicht als Diffusionssperrmetall­ schicht zeigen.
Wie aus Fig. 1A hervorgeht, wird eine Isolierschicht 3 auf einem Siliciumsubstrat 1 und einer Feldoxidschicht 2 hergestellt und eine leitfähige Schicht 4 auf der Feldoxidschicht 2 ausgebildet. Dann wird eine Isolierschicht 5 auf der gesamten Oberfläche des Substrats 1 ausgebildet, und es werden die Isolierschichten 3 und 5 selektiv zur Ausbildung eines Kontaktlochs entfernt, wodurch ein vorbestimmter Abschnitt des Siliciumsubstrats 1 und der leitfähigen Schicht 4 freigelegt werden.
Wie in Fig. 1 B gezeigt ist, wird die gesamte Oberfläche des Substrats 1 einem O2-Plasma 6 ausgesetzt. Hierbei gelangt das O2-Plasma 6 an die gesamte Oberfläche des Substrats 1, auf welcher die leitfähige Schicht 4 und die Isolierschicht 5 vorgesehen sind. Das O2- Plasma wird bei niedriger Leistung unterhalb von 50 W und bei einem Gasfluß von 5 bis 50 sccm (Standard-Kubikzentimeter) in einer Kammer für die plasmaverstärkte chemi­ sche Dampfablagerung (PECVD) erzeugt. Wie voranstehend geschildert, ist es durch Ausführung der Behandlung mit dem O2-Plasma möglich, die Erzeugung von Silicid an der Grenzfläche zwischen Ruthenium und Silicium während der folgenden Wärmebe­ handlung zu verhindern und eine stabile Rutheniumoxidschicht bei hoher Temperatur zu erzeugen.
Wie in Fig. 1C gezeigt ist, wird eine erste Rutheniumschicht 7 in einer Dicke von 10 nm bis 50 nm in einer PVD-Sputter-Kammer auf der Gesamtoberfläche des Substrats 1 aus­ gebildet, auf welcher die leitfähige Schicht 4 und die Isolierschicht 5 vorgesehen sind. Dann wird O2 in die gesamte Oberfläche der ersten Rutheniumschicht 7 implantiert. Hier­ bei wird die Implantierung mit O2 unter Berücksichtigung des Projektionsbereiches Rp entsprechend der Dicke der ersten Rutheniumschicht 7 durchgeführt. Wenn beispiels­ weise die Dicke der ersten Rutheniumschicht 20 nm beträgt, wird O2 bei einer Dosis von 1015 bis 1019 Ionen/cm2 und bei einer Energie von 50 keV implantiert.
Wie in Fig. 1D gezeigt ist, wird eine zweite Rutheniumschicht 9 unter denselben Bedin­ gungen wie bei der Herstellung der ersten Rutheniumschicht 7 ausgebildet. Dann wird über einen Zeitraum von 1 Stunde bis 5 Stunden mit dem Substrat 1, auf welchem die erste und zweite Rutheniumschicht 7 und 9 ausgebildet werden, eine Wärmebehandlung in einem Rohr durchgeführt, in welchem Argon und Sauerstoff oder Stickstoff und Sauer­ stoff gemischt sind. Hierdurch wird, wie in Fig. 1E gezeigt ist, eine endgültige Rutheni­ umoxidschicht 10 ausgebildet. Hierbei beträgt der Fluß von Argon/Sauerstoff oder Stick­ stoff/Sauerstoff, der in das Rohr eingebracht wird, annähernd 100 sccm/10 sccm bis 2000 sccm/300 sccm, und die Temperatur in dem Rohr beträgt annähernd 400°C bis 700°C. Wie voranstehend geschildert, wird O2 zwischen den Schritten des Ausbildens der ersten und zweiten Rutheniumschicht in die erste Rutheniumschicht implantiert und eine Wärmebehandlung in dem Rohr durchgeführt, so daß eine stabile Rutheniumoxid­ schicht ausgebildet werden kann. Fig. 1F ist eine Querschnittsansicht, welche eine Vor­ richtung zeigt, bei welcher eine Metallverdrahtung 11 unter Verwendung einer Rutheni­ umoxidschicht 10 als Diffusionssperre ausgebildet wird. Die Metallverdrahtung 11 wird aus Aluminium, Wolfram oder Kupfer hergestellt.
Gemäß der voranstehend geschilderten, vorliegenden Erfindung ist es möglich, die Aus­ bildung von Silicid an der Grenzfläche zwischen der Rutheniumschicht und der Silicium­ schicht zu verhindern. Daher kann eine stabile Rutheniumoxidschicht erhalten werden. Unter Verwendung der stabilen Rutheniumoxidschicht als Diffusionssperre wird verhin­ dert, daß das Material der Metallverdrahtung in die Siliciumschicht diffundiert, und es wird ein Metallstopfen mit niedrigem Widerstand ausgebildet.
Zwar wurden zu Erläuterungszwecken die bevorzugten Ausführungsformen der Erfin­ dung beschrieben, jedoch wird Fachleuten auf diesem Gebiet auffallen, daß verschiede­ ne Änderungen, zusätzliche Maßnahmen oder andere Maßnahmen möglich sind, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen, die sich aus der Ge­ samtheit der vorliegenden Anmeldeunterlagen ergeben und von den beiliegenden Pa­ tentansprüchen umfaßt sein sollen.

Claims (7)

1. Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervor­ richtung, welche verhindert, daß das Material einer Metallverdrahtung in der Halb­ leitervorrichtung in eine Siliciumschicht unter der Metallverdrahtung hineindiffun­ diert, mit folgenden Schritten:
  • - Aussetzen der Oberfläche der Siliciumschicht einem Sauerstoffplasma bei einer niedrigen Leistung unterhalb von 50 W und einem Gasfluß von 5 sccm [Standard-Kubikzentimeter] bis 50 sccm in einer PECVD-Kammer, um eine Ausbildung von Silicid an der Grenz­ fläche zwischen der Siliciumschicht und der Diffusionssperrmetallschicht zu ver­ hindern;
  • - Herstellen einer ersten Diffusionssperrmetallschicht auf der Siliciumschicht;
  • - Implantieren von Sauerstoffionen in die erste Diffusionssperrmetallschicht und
  • - Herstellen einer zweiten Diffusionssperrmetallschicht auf der ersten Diffusions­ sperrmetallschicht,
wobei die erste und die zweite Diffusionssperrmetallschicht jeweils eine Rutheni­ umschicht sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Sauerstoffionen mit einer Dosis von 1015 bis 1019 Ionen/cm2 implantiert werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die erste Diffusions­ sperrmetallschicht in einer Dicke von 10 nm bis 50 nm ausgebildet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Ausbil­ dung der zweiten Diffusionssperrmetallschicht den Schritt der Oxidation der ersten und zweiten Diffusionssperrmetallschicht umfaßt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Oxidationsschritt eine in einem Rohr durchgeführte Wärmebehandlung ist, wobei in dem Rohr Argon und Sauerstoff oder Stickstoff und Sauerstoff über einen Zeitraum von 1 Stunde bis 5 Stunden gemischt werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Fluß von Ar­ gon/Sauerstoff oder Stickstoff/Sauerstoff in dem Rohr annähernd 100 sccm/10 sccm bis 2000 sccm/300 sccm beträgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Temperatur in dem Rohr annähernd 400°C bis 700°C beträgt.
DE19620022A 1995-05-17 1996-05-17 Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung Expired - Fee Related DE19620022C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012306A KR0172772B1 (ko) 1995-05-17 1995-05-17 반도체 장치의 확산장벽용 산화루테늄막 형성 방법

Publications (2)

Publication Number Publication Date
DE19620022A1 DE19620022A1 (de) 1996-11-21
DE19620022C2 true DE19620022C2 (de) 2002-09-19

Family

ID=19414738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19620022A Expired - Fee Related DE19620022C2 (de) 1995-05-17 1996-05-17 Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US5637533A (de)
JP (1) JPH08316321A (de)
KR (1) KR0172772B1 (de)
CN (1) CN1048819C (de)
DE (1) DE19620022C2 (de)
GB (1) GB2300970B (de)
TW (1) TW301020B (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201061B2 (ja) * 1993-03-05 2001-08-20 ソニー株式会社 配線構造の製造方法
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5739064A (en) * 1996-11-27 1998-04-14 Micron Technology, Inc. Second implanted matrix for agglomeration control and thermal stability
KR100430683B1 (ko) * 1996-12-31 2004-07-05 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US5940726A (en) * 1997-11-06 1999-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an electrical contact for embedded memory
US6482734B1 (en) 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
KR100404649B1 (ko) * 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
EP1114464A1 (de) * 1998-08-20 2001-07-11 THE UNITED STATES OF AMERICA as represented by THE SECRETARY OF THE NAVY Elektronische vorrichtungen mit sperrfilm und herstellungsverfahren dafür
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6541067B1 (en) * 1998-08-27 2003-04-01 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6517616B2 (en) 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
JP4034518B2 (ja) * 2000-03-31 2008-01-16 株式会社日立国際電気 半導体装置の製造方法
US6465887B1 (en) 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
KR100414948B1 (ko) * 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6903005B1 (en) 2000-08-30 2005-06-07 Micron Technology, Inc. Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
KR100434489B1 (ko) * 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
US7247554B2 (en) * 2002-07-02 2007-07-24 University Of North Texas Method of making integrated circuits using ruthenium and its oxides as a Cu diffusion barrier
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US20090321247A1 (en) * 2004-03-05 2009-12-31 Tokyo Electron Limited IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS
US7892406B2 (en) * 2005-03-28 2011-02-22 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US7588667B2 (en) * 2006-04-07 2009-09-15 Tokyo Electron Limited Depositing rhuthenium films using ionized physical vapor deposition (IPVD)
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US20090072409A1 (en) 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
JP2015160963A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
DE102020110480B4 (de) 2019-09-30 2024-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren
US11462471B2 (en) * 2019-09-30 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Middle-of-line interconnect structure and manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163264A (ja) * 1985-01-11 1986-07-23 Hitachi Ltd 白金族金属の酸化膜形成法
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
JPH04364759A (ja) * 1991-06-12 1992-12-17 Kawasaki Steel Corp 半導体装置及びその製造方法
US5200360A (en) * 1991-11-12 1993-04-06 Hewlett-Packard Company Method for reducing selectivity loss in selective tungsten deposition
EP0629002A1 (de) * 1993-06-07 1994-12-14 Motorola Inc. Halbleiteranordnung und ferroelektrischer Kondensator
GB2291264A (en) * 1994-07-07 1996-01-17 Hyundai Electronics Ind Method for forming a metallic barrier layer
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
US5555486A (en) * 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163264A (ja) * 1985-01-11 1986-07-23 Hitachi Ltd 白金族金属の酸化膜形成法
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
JPH04364759A (ja) * 1991-06-12 1992-12-17 Kawasaki Steel Corp 半導体装置及びその製造方法
US5200360A (en) * 1991-11-12 1993-04-06 Hewlett-Packard Company Method for reducing selectivity loss in selective tungsten deposition
EP0629002A1 (de) * 1993-06-07 1994-12-14 Motorola Inc. Halbleiteranordnung und ferroelektrischer Kondensator
GB2291264A (en) * 1994-07-07 1996-01-17 Hyundai Electronics Ind Method for forming a metallic barrier layer
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TDB, Vol. 31, Nr. 2, 1988, S. 16-18 *
IBM TDB, Vol. 35, Nr. 1B, 1992, S. 214-215 *
MANOS,D.M., FLAMM,D.L.: Plasma Etching, Academic Press, Boston [u.a.], 1989, S. 167-170 *

Also Published As

Publication number Publication date
GB2300970B (en) 1999-10-13
US5637533A (en) 1997-06-10
DE19620022A1 (de) 1996-11-21
JPH08316321A (ja) 1996-11-29
CN1048819C (zh) 2000-01-26
KR0172772B1 (ko) 1999-03-30
TW301020B (de) 1997-03-21
GB9610393D0 (en) 1996-07-24
CN1147145A (zh) 1997-04-09
GB2300970A (en) 1996-11-20
KR960042954A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
DE19620022C2 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE69937807T2 (de) Entfernen von oxiden oder anderen reduzierbaren verunreinigungen mittels plasmabehandlung
DE2951734C2 (de)
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
EP0090318B1 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen
DE4237587C2 (de) Chemisches Dampfabscheidungsverfahren zur Schaffung einer vorherrschend TiSi¶x¶ enthaltenden, elektrisch leitfähigen Schicht
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE10021871A1 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements mit einer Barriereschicht
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19522660A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102006001253A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE60037337T2 (de) Herstellung einer wolfram-gateelektrode
DE10314534A1 (de) Metallfilm-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10207130B4 (de) Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203