DE19522660A1 - Halbleitereinrichtung und Herstellungsverfahren derselben - Google Patents

Halbleitereinrichtung und Herstellungsverfahren derselben

Info

Publication number
DE19522660A1
DE19522660A1 DE19522660A DE19522660A DE19522660A1 DE 19522660 A1 DE19522660 A1 DE 19522660A1 DE 19522660 A DE19522660 A DE 19522660A DE 19522660 A DE19522660 A DE 19522660A DE 19522660 A1 DE19522660 A1 DE 19522660A1
Authority
DE
Germany
Prior art keywords
layer
titanium
conductor
titanium nitride
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19522660A
Other languages
English (en)
Inventor
Akihiko Ohsaki
Sumio Yamaguchi
Atsushi Ishii
Kazuyoshi Maekawa
Masahiko Fujisawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19522660A1 publication Critical patent/DE19522660A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Description

Diese Erfindung bezieht sich auf eine Halbleitereinrichtung mit einer, über ein Kontaktloch in einer isolierenden Zwi­ schenschicht gebildeten elektrischen Anschlußverbindung zwi­ schen zwei Leitern und deren Herstellungsverfahren. Die Erfin­ dung ist insbesondere in Submikron-Einrichtungen von Nutzen, die Kontaktlöcher mit hohen Längenverhältnissen aufweisen.
Steigende Anforderungen an die Verdichtung und Leistung von Halbleitereinrichtungen erfordern eine steigende Miniaturisie­ rung von Halbleitereinrichtungen mit Submikron-Schaltungen. Herkömmlicherweise werden Halbleitereinrichtungen mit Submi­ kron-Schaltungen zur elektrischen Verbindung zweier Leiter auf verschiedenen Höhen, wie z. B. auf der Oberfläche eines Halb­ leitersubstrats gebildete Dotieratomdiffusionszonen, bei­ spielsweise Source- und Drainzonen eines MOS-Transistors, durch Anschlußschichten, sowie zur Verbindung von oberen und unteren Anschlußschichten, durch Verfahren hergestellt, die die Bildung eines Kontaktloches in einer isolierenden Zwi­ schenschicht und das Auffüllen des Kontaktloches mit einem elektrisch leitenden Material umfassen. Das Kontaktloch wird mit einem leitenden Material, wie z. B. einem Metall, bei­ spielsweise Wolfram, welches wie ein vergrabener Stopfen im Kontaktloch ausgebildet wird, aufgefüllt. Diese Metallstopfen verbinden eine, auf der Oberfläche des Halbleitersubstrats ge­ bildete Dotieratomdiffusionszone mit einer Anschlußschicht, bzw. Verbindungsschicht, oder obere und untere Anschlüsse. Steigende Miniaturisierung erfordert jedoch Kontaktlöcher mit immer höheren Längenverhältnissen. In der vorliegenden Offen­ barung, einschließlich Beschreibung und Ansprüche wird der Be­ griff "Längenverhältnisse" durchweg zur Bezeichnung des Ver­ hältnisses der Höhe des Kontaktlochs zum Öffnungsdurchmesser des Kontaktlochs verwendet.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung, welche ein, mit einem vergrabenen Metallstopfen gefülltes Kon­ taktloch zur elektrischen Verbindung einer, auf der Oberfläche eines Halbleitersubstrats gebildeten Dotieratomdiffusionszone, mit einer Anschlußschicht, aufweist, wird in Bezug auf die Fig. 11 bis 15 beschrieben. Wie in Fig. 11 gezeigt ist, wird eine isolierende Zwischenschicht 53 auf der Oberfläche eines, aus Silizium hergestellten, Halbleitersubstrats 51 gebildet, welches mit einer Dotieratomdiffusionszone 52, von der ein Ab­ schnitt den Kontaktbereich 52a bildet, gebildet wird. Ein Kon­ taktloch 54 wird in der isolierenden Zwischenschicht 53 über dem Kontaktbereich 52a zur Freilegung desselben gebildet.
Wie in Fig. 12 gezeigt ist, wird das Sputtern mit Hilfe einer, mit einer Titaneinfanganode, bzw. einem Titantarget ausgestat­ ten Sputtervorrichtung zur Bildung einer Titanschicht 55 auf der gesamten Oberfläche des Halbleitersubstrats 51, d. h. auf der Oberfläche der isolierenden Zwischenschicht 53 und dem, sich im Kontaktloch 54 der isolierenden Zwischenschicht 53 be­ findenden Kontaktbereich 52a, in einer Argon Atmosphäre ausge­ führt. Anschließend wird eine Titannitridschicht 56 auf der gesamten Oberfläche des Halbleitersubstrats 51, d. h. Titan­ schicht 55, durch reagierendes bzw. reaktives Sputtern unter Anwendung einer, mit einem Titantarget ausgestatteten Sputter­ vorrichtung, in einer nitrierenden Atmosphäre, wie z. B. Stick­ stoff oder einer Mischung aus Stickstoff und Argon, gebildet.
Wie in Fig. 13 gezeigt ist, wird eine Wärmebehandlung zur Um­ wandlung des, mit dem Kontaktbereich 52a in Kontakt stehenden Abschnitts der Titanschicht 55 in eine Titansilizidschicht 57, die auf die Dotieratomdiffusionszone 52 übergreift, durchge­ führt. Die so hergestellte, aus der Titansilizidschicht 57 und der Titannitridschicht 56 zusammengesetzte Zweischichtstruktur bildet eine Metallbarrierenschicht.
Wie in Fig. 14 dargestellt ist, wird anschließend die Wolf­ ramschicht 58 durch ein überdeckende (blanket) chemische Gas­ abscheidungsverfahren (CVD), z. B. durch die Abscheidung von WF₆ Gas, auf der gesamten Oberfläche des Halbleitersubstrats 51, d. h. der Titannitridschicht 56, gebildet. Die Wolframschicht 58 wird dann zurückgeätzt, um nur im Kontaktbereich 52a einen Abschnitt der Wolframschicht 58 zurückzulassen, welcher so den in Fig. 15 gezeigten Wolframstopfen 59 bildet. Wie weiterhin in Fig. 15 gezeigt ist, wird anschließend eine Aluminium­ schicht auf der gesamten Oberfläche des Halbleitersubstrats 51, d. h., auf der gesamten freigelegten Oberfläche der Titan­ nitridschicht 56 und der Oberfläche des Wolframstopfen 59, ge­ bildet. Die Aluminiumschicht wird unter Anwendung herkömmli­ cher photolithoraphischer Techniken geätzt und bildet hier­ durch einen Anschlußabschnitt 60.
Die Titanschicht 55 und die Titannitridschicht 56, die sich unter der Aluminiumschicht befinden, werden ebenfalls geätzt und bis auf einen Abschnitt, bzw. Abschnitte, die sich unter­ halb des Anschlusses 60 befinden, entfernt. Die gebildete An­ schlußschicht weist einen Anschlußabschnitt 60 und den Wolf­ ramstopfen 59 auf. Die auf der Oberfläche des Halbleitersub­ strats (51) gebildete Dotieratomdiffusionszone 52 und die, den Anschlußabschnitt 60 und den Wolframstopfen 59 aufweisende An­ schlußschicht sind so miteinander durch die, die Titansilizid­ schicht 57 und die Titannitridschicht 56 aufweisende Metall­ barrierenschicht 62 elektrisch verbunden.
In der oben beschriebenen Halbleitereinrichtung, reduziert die Titanschicht 55, da Titan aktiv ist, den auf dem Kontaktbe­ reich 52a natürlicherweise vorhandenen Oxidfilm und bildet, während der Wärmebehandlung der Titanschicht 55, durch Reak­ tion mit dem Silizium der Dotieratomdiffusionszone 52, die Titansilizidschicht 57, und damit, eine elektrische Verbindung mit niedrigem Widerstand zwischen der Dotieratomdiffusionszone 52 und der Anschlußschicht. Bei der Bildung des Wolframstopfen 59 unmittelbar auf der Oberfläche der Titanschicht 55 kann es zur Ablösung kommen. Zusätzlich kann die Bildung der Wolfram­ schicht 58 aufgrund von Reaktionen zwischen dem, als Quellen­ gas zur Bildung der Wolframschicht 58 verwendeten WF₆ Gas und der Titanschicht 55 schwierig sein. Dementsprechend wirkt die Titannitridschicht 56 zwischen der Titanschicht 55 und dem Wolfram 58 wie eine Haftschicht.
Die Titannitridschicht 56 verhindert weiterhin das Auftreten von Wärmelöchern an der Dotieratomdiffusionszone 52, wenn die Wolframschicht 58 durch überdeckende (blanket) CVD unter An­ wendung von WF₆ Gas gebildet wird. Ein Wärmeloch bezeichnet eine, im allgemeinen bartförmig ausgebildete Fläche aus Wolf­ ram, die sich von der Oberfläche der Dotieratomdiffusionszone 52 bis ins Halbleitersubstrat 51 erstreckt und durch die Reak­ tion des WF₆ Gases mit Silizium in der Dotieratomdiffusionszone 52 gebildet wird. Das Wärmeloch induziert, wenn es sich zur Grenze zwischen der Dotieratomdiffusionszone 52 und dem Halb­ leitersubstrat 51, oder um die Übergangsfläche eines pn Über­ gangs erstreckt, Übergangsdefekte.
Bei der Herstellung einer Halbleitereinrichtung in der vorste­ hend, mit Bezug auf die Fig. 11 bis 15, beschriebenen Art und Weise und aufgrund vielfältiger Untersuchungen und umfang­ reicher Experimente wurden mehrere Probleme entdeckt. Bei der Verkleinerung der, in der oben beschriebenen, herkömmlichen Art und Weise hergestellten Halbleitereinrichtungen wurde das Längenverhältnis des Kontaktlochs 54 der isolierenden Zwi­ schenschicht 53 zur Steigerung der Miniaturisierung immer wei­ ter vergrößert. Es wurde jedoch festgestellt, daß bei Ver­ größerung des Längenverhältnisses zu 2,5 oder höher (dies ent­ spricht 0,6 µm oder weniger für den Durchmesser des Kontakt­ lochs 54), die Dicke der Filmbedeckung am Grund des in Fig. 12 gezeigten Kontaktloches 54, d. h., die Dicke des, auf dem Kon­ taktbereich 52a der Dotieratomdiffusionszone 52 gebildeten Ti­ tanfilms 55 und des Titannitridfilms 56 sehr dünn wird. Dies erschwert die Bildung einer Verbindung mit niedrigem Wider­ stand zwischen dem, in Fig. 15 gezeigten Wolframstopfen 59 der Anschlußschicht und der Dotieratomdiffusionszone 52, so daß, in den Fig. 14 und 15 durch Bezugszeichen 11 gekennzeich­ nete Wärmelöcher auftreten können. Wenn die Dicke des, auf dem Grund des in Fig. 14 gezeigten Kontaktloches 54 gebildeten Ti­ tanfilms 55 und Titannitridfilms 56 sehr dünn wird, so verrin­ gert sich die Grundbedeckung (das Verhältnis der Dicke eines Films, welcher sich am Grund des Kontaktlochs 54 befindet zur Dicke eines Films, welcher sich auf einem flachen Abschnitt befindet) mit steigendem Längenverhältnis des Kontaktlochs 54, wie dies durch eine gestrichelte Linie A in Fig. 17 darge­ stellt ist. Ist das Längenverhältnis des Kontaktlochs 54 2,5, so wird die Grundbedeckung zu 0,05 (5%) oder geringer.
Insbesondere an der Stelle, an der das Längenverhältnis gleich 3 ist, wobei der Durchmesser und die Tiefe des in Fig. 12 ge­ zeigten Kontaktlochs 54 jeweils 0,5 µm und 1,5 µm entsprechen und an der der Titanfilm 55 bzw. die Titannitridschicht 56 eine Dicke von ca. 20 nm bzw. 100 nm an der Oberfläche der isolierenden Zwischenschicht 53 (flacher Abschnitt) aufweisen, waren die Dicken der am Grund des Kontaktlochs 54 gebildeten Titanschicht 55 und Titannitridschicht 56 sehr dünn, ca. 0,4 nm bzw. 2 nm. Die Grundbedeckung entsprach ca. 2%, dies er­ schwert die Bildung einer Verbindung mit niedrigem Widerstand zwischen dem Wolframstopfen 59 der Anschlußschicht und der Do­ tieratomdiffusionszone 52 und resultiert im Auftreten von, in Fig. 14 und 15 gezeigten, Wärmelöchern.
Ein früherer Ansatz zur Verbesserung der Grundbedeckung wäh­ rend der Bildung der Titanschicht 55 und der Titannitrid­ schicht 56 schließt eine Kollimationssputtertechnik ein. Ver­ gleiche, z. B. Proc. VMIC Conference, p.p. 253 to 259 "COLLIMATED SPUTTERING OF TiN/Ti LINES INTO SUB-HALF MICRON HIGH ASPECT RATIO CONTACT/LINES". Vielfältige Halbleiterein­ richtungen wurden unter Anwendung einer in Fig. 16 gezeigten Kollimatorsputtervorrichtung hergestellt und es wurden umfang­ reiche Untersuchungen dieser Halbleitereinrichtungen durchge­ führt.
Wie in Fig. 16 gezeigt ist, wird das Innere eines Gehäusekör­ pers 100 mit einer Argon Atmosphäre gefüllt, wenn die in Fig. 12 beschriebene Titanschicht 55 gebildet werden soll, und mit einer Mischung aus Stickstoff und Argon, wenn die ebenfalls in Fig. 12 beschriebene Titannitridschicht gebildet werden soll. Eine Heizstufe 101 ist im Inneren des Gehäusekörpers ange­ bracht und ein Wafer 102 zur Bildung einer Mehrzahl von Halb­ leitereinrichtungen ist auf der Heizstufe 101 angeordnet. Eine Waferklemme 103 wird zur Fixierung des Wafers 102 auf der Heizstufe 101 benutzt. Ein Titantarget 104 ist im Inneren des Gehäusekörpers 100 oberhalb der Heizstufe 101 vorgesehen. Ein Kollimator 105 ist, typischerweise in der Form einer Platte mit einer Mehrzahl wabenförmiger Löcher, zwischen der Heiz­ stufe 101 und dem Titantarget 104 angeordnet. Eine, Teile der Heizstufe 101, die Waferklemme 103, das Titantarget 104 und den Kollimator 105 umgebende Abdichtung 106 ist im Inneren des Gehäusekörpers vorgesehen.
Bei der Anwendung der oben, mit Bezug auf Fig. 16 beschriebe­ nen Sputterapparatur zur Bildung des Titanfilms 55, wird der Wafer 102, welcher, bis zum, in Fig. 11 gezeigten Zustand vollendete Halbleitereinrichtungen enthält, auf der Oberfläche der Heizstufe 101 angeordnet und mit der Waferklemme 103 auf dieser fixiert. Der Wafer 102 wird dann durch die Heizstufe 101 aufgeheizt. Währendessen wird in den Gehäusekörper Argon­ gas zur Bereitstellung einer Argongas Atmosphäre eingelassen. Anschließend wird das Titantarget 104 mit Leistung versorgt, Titan Sputterteilchen werden vom Titantarget 104 abgelöst, und treffen auf den Wafer 102 auf, nachdem ein großer Teil schrä­ ger Komponenten durch den Kollimator 105 entfernt wurde. Da­ durch wird die Titanschicht 55 auf der Oberfläche der isolie­ renden Zwischenschicht 53, auf dem Kontaktbereich 52a der Do­ tieratomdiffusionszone 52, über welchem sich das Kontaktloch 54 in der isolierenden Zwischenschicht 53 befindet, und auf den freigelegten Stellen der isolierenden Zwischenschicht im Kontaktloch 54 gebildet.
Zur Bildung der Titannitridschicht 56 auf der Titanschicht 55 wird die Leistung am Titantarget 104 abgeschaltet und Stick­ stoffgas zusammen mit Argongas in das Innere des Gehäusekör­ pers 100 eingelassen. Dadurch wird das Innere des Gehäusekör­ pers 100 mit einer Mischung aus Stickstoff- und Argongas ge­ füllt. Anschließend wird das Titantarget 104 mit Leistung ver­ sorgt, wodurch Titansputterteilchen vom Titantarget 104 abge­ löst und durch Reaktion mit dem Stickstoff der Gasmischung in Titannitridsputterteilchen umgewandelt werden. Die Titanni­ tridsputterteilchen treffen nach der Entfernung eines großen Anteils schräger Komponenten durch den Kollimator 105 auf den Wafer 102 auf, und bilden hierdurch die Titannitridschicht 56 auf der gesamten Oberfläche der Titanschicht 55, wie dies in Fig. 12 gezeigt ist.
Nach umfangreichen Untersuchungen wurde festgestellt, daß zwi­ schen der Grundbedeckung und dem Längenverhältnis des Kontakt­ lochs 54 eine Beziehung besteht. Mit Hinweis auf Fig. 17 zeigt die durchgezogene Linie B die Grundbedeckung in Abhängigkeit vom Längenverhältnis des Kontaktlochs 54 an, wobei das Längen­ verhältnis des Kollimators (Verhältnis der Höhe zum Lochdurch­ messer am Kollimator 105) 0,5 entspricht; die durchgezogene Linie C zeigt die Grundbedeckung in Abhängigkeit vom Längen­ verhältnis des Kontaktlochs 54, wobei das Längenverhältnis des Kollimators 105 1.0 entspricht, die durchgezogene Linie D zeigt die Grundbedeckung in Abhängigkeit vom Längenverhältnis des Kontaktlochs 54, wobei das Längenverhältnis des Kollima­ tors 105 1,5 entspricht und die durchgezogene Linie E zeigt die Grundbedeckung in Abhängigkeit vom Längenverhältnis des Kontaktlochs 54, wobei das Längenverhältnis des Kollimators 105 2.0 entspricht.
Wie aus Fig. 17 deutlich hervorgeht, verbessert die Bildung der Titanschicht 55 sowie der Titannitridschicht 56 durch Kol­ limationssputtern die Grundbedeckung im Vergleich zum Sputtern ohne Kollimator. Entspricht, z. B. das Längenverhältnis des Kollimators 105 1,5 (Durchmesser und Höhe des Loches entspre­ chen 2 cm bzw. 3 cm) so verbessert sich die Grundbedeckung um das Vierfache.
Es wurde jedoch beobachtet, daß bei der Bildung der Titan­ schicht 55 und der Titanschicht 56 durch Kollimationssputtern verschiedene Probleme auftraten. Zuerst wurde festgestellt, daß sich die Filmbildungsgeschwindigkeit der Titanschicht 55 und der Titannitridschicht 56 im Vergleich zum Sputtern ohne Kollimator auf dramatische Weise reduzierte, was von einer Re­ duktion der Bearbeitungskapazität begleitet wurde. Zum Bei­ spiel wurde festgestellt, daß durch die Anwendung eines Kolli­ mators 105 mit Längenverhältnis 1,5 (Durchmesser und Höhe des Loches entsprechen 2 cm bzw. 3 cm) die Filmbildungsgeschwin­ digkeit um 1/4 bis 1/5 gesenkt wurde. Diese Reduzierung der Filmbildung beruht auf der Reduktion der den Wafer 102 errei­ chenden Sputterteilchen, da ein großer Anteil der schrägen Komponenten der, aus dem Titantarget 104 gelösten Sputterteil­ chen durch den Kollimator 105 entfernt wurde.
Zweitens wurde festgestellt, daß sich das, am Kollimator 105 haftende Titannitrid während der Bildung der Titanschicht 55 und der Titannitridschicht 56 ablöste und auf den Wafer 102 fiel. Demzufolge wird der Kollimator 105 zu einer Quelle für Partikel 108. In Praxis wird ein einziger Kollimator 105 zur Bearbeitung von mehreren hundert Wafern verwendet, so daß sich in dieser Zeit Titan und Titannitrid mit einer Dicke im zehn­ fachen µm-Bereich oder mehr, am Kollimator anlagert. Da Titan­ nitrid chemisch stabil ist und belastet wird, ist seine Haft­ kraft relativ schwach und es löst sich folglich leicht vom Kollimator ab. Obwohl Titan weniger belastend ist und als Haft­ mittel wirken kann, kann es nicht verhindern, daß sich das Ti­ tannitrid ablöst, da der Anteil des gesputterten Titan wesent­ lich geringer ist als der, des Titannitrid. So steigerten sich zum Beispiel für einen Kollimator mit Längenverhältnis 1,5 (Durchmesser und Höhe des Lochs entsprechen 2 cm bzw. 3 cm) die Partikel 108 mehrfach nach der Behandlung vom mehreren zehn Wafern.
Ein drittes Problem, auf das gestoßen wurde, besteht in einer Reduktion der Vakuumeffizienz während Wafer 102 bearbeitet werden, wodurch die Zeit, die für das Sputtern von Titanteil­ chen vom Titantarget 104 erforderlich ist, vergrößert wird. Es wird angenommen, daß dieses Problem durch die ansteigende Menge des am Kollimator 105 aufgebrachten Titannitrids verur­ sacht und von der Freigabe von ansteigenden Mengen Stickstoff­ gases aus der aufgebrachten Titannitridschicht begleitet wird.
In einem Versuch, das zweite und dritte Problem zu lösen, wurde eine sogenannte Reinigungsperiode eingeführt, in der, wie in Fig. 16 gezeigt ist, eine Abdeckblende 109 zwischen dem Kollimator 105 und dem Wafer 102 angebracht wurde, nachdem die Titannitridschicht 56 gebildet war, und die geschlossen wird, während Titansputterteilchen vom Titantarget 104 abgelöst wer­ den. Da aktives Titan als Haftmittel wirkt, verhindert es, daß sich das aufgebrachte Titannitrid vom Kollimator 105 ablöst und vermeidet somit die Bildung von Partikeln 108. Weiterhin wird Titan zur Überdeckung des am Kollimator 105 aufgebrachten Titannitrids aufgebracht, und verhindert hierdurch das Ausga­ sen von Stickstoff aus dem aufgebrachten Titannitrid. Zusätz­ lich verbessert das aufgebrachte Titan durch die Absorption von Stickstoff die Evakuierung. Deshalb können das zweite und das dritte Problem, so wie in dem, in Fig. 18 dargestellten, spezifischen Beispiel angegangen werden, in welchem die, in Fig. 12 gezeigte Titanschicht 55 und die Titannitridschicht 56 unter Verwendung einer Kollimationssputterapparatur mit einer Abdeckblende 109 gebildet werden. Insbesondere dort, wo das Längenverhältnis des Kontaktlochs 3 beträgt, wobei der Durch­ messer und die Tiefe des Kontaktlochs 54 0,5 µm bzw. 1,5 µm entsprechen, werden eine Titanschicht 55 mit einer Dicke von ca. 20 nm und eine Titannitridschicht 56 mit einer Dicke von ca. 70 nm auf der Oberfläche, oder einem flachen Abschnitt der isolierenden Zwischenschicht 53 unter Verwendung eines Kolli­ mators 105 mit einem Längenverhältnis von 1,5 (Durchmesser und Höhe der Löcher entsprechen 2 cm bzw. 3 cm) gebildet.
Wie in Fig. 16 gezeigt ist, wird der, bis zum in Fig. 11 ge­ zeigten Zustand vollendete Halbleitereinrichtungen aufweisende Wafer 102 auf der Oberfläche der Heizstufe 101 montiert und mit einer Waferklemme 103 an dieser gesichert. Der Wafer 102 wird durch die Heizstufe 101 aufgeheizt und das Innere des Ge­ häusekörpers 100 wird evakuiert. An dieser Stufe beginnt der Schritt S51 der Fig. 18 und Argongas wird in den Gehäusekörper 100 zur Bereitstellung einer Argongas Atmosphäre eingelassen. Im Schritt S52 wird, während die Abdeckblende geöffnet ist, oder zwischen dem Titantarget 104 und dem Wafer 102 keine Ab­ deckblende vorhanden ist, das Titantarget 104 mit Leistung versorgt. Es sollte zur Kenntnis genommen werden, daß vom Start des Schritts S51 ca. 15 Sekunden benötigt werden, bis die Flußrate des Argongases ins Innere des Gehäusekörpers 100 stabil wird, und daß während der Versorgung des Titantargets 104 mit Leistung und der Bildung der Titanschicht 55 mit dem Einlassen von Argongas ins Innere des Gehäusekörpers 100 fort­ gefahren wird.
Das Titantarget 104 gibt Titansputterteilchen ab. Nachdem ein großer Anteil schräger Komponenten durch den Kollimator 105 entfernt wurden, treffen die abgegebenen Teilchen auf den Wafer 102 auf und bilden hierdurch die Titanschicht 55 auf der Oberfläche der isolierenden Zwischenschicht 53, auf dem Kon­ taktbereich 52a der Dotieratomdiffusionszone 52, an welchem sich das Kontaktloch 54 in der isolierenden Zwischenschicht 53 befindet, und auf den freigelegten Oberflächen der isolieren­ den Zwischenschicht 53 im Inneren des Kontaktlochs 54. In ca. 30 Sekunden wird die Titanschicht 55 mit einer Dicke von ca. 20 nm auf der Oberfläche der isolierenden Zwischenschicht 53 oder einem flachen Abschnitt, und mit einer Dicke von ca. 30 nm auf dem Kontaktbereich 52a der Dotieratomdiffusionszone 52, an welcher sich das Kontaktloch 54 in der isolierenden Zwi­ schenschicht 53 befindet, mit einer Grundbedeckung von ca. 15% gebildet.
Als nächstes wird im Schritt S53 der Fig. 18 die Leistung für das Titantarget 104 abgeschaltet, und gleichzeitig wird Argon­ gas zur Bildung einer Atmosphäre mit einer Mischung aus Argon- und Stickstoffgasen in den Gehäusekörper 100 eingelassen. Im Schritt S54 wird das Titantarget 104 eingeschaltet. Es sollte zur Kenntnis genommen werden, daß vom Start des Schritts S53 ca. 15 Sekunden benötigt werden, bis die Flußrate des Stick­ stoffgases ins Innere des Gehäusekörpers 100 stabil wird, und daß während der Versorgung des Titantargets 104 mit Leistung und der Bildung der Titannitridschicht 56 mit dem Einlassen des Argon und Stickstoffgases ins Innere des Gehäusekörpers 100 fortgefahren wird.
Das Titantarget 104 gibt dann Titansputterteilchen ab, die durch Reaktion mit dem Stickstoff der Gasmischung in Titanni­ tridsputterteilchen umgewandelt werden. Nachdem ein großer An­ teil schräger Komponenten durch den Kollimator 105 entfernt wurden, treffen die Titannitridsputterteilchen auf dem Wafer 102 auf und bilden hierdurch die Titannitridschicht 56 auf der gesamten Oberfläche der Titanschicht 55, wie dies in Fig. 12 gezeigt ist. In ca. 105 Sekunden wird die Titannitridschicht 56 mit einer Dicke von ca. 70 nm auf der Oberfläche der iso­ lierenden Zwischenschicht 53 oder einem flachen Abschnitt, und mit einer Dicke von ca. 10,5 nm auf dem Kontaktbereich 52a der Dotieratomdiffusionszone 52, an welcher sich das Kontaktloch 54 in der isolierenden Zwischenschicht 53 befindet, mit einer Grundbedeckung von ca 15% gebildet.
Als nächstes wird im, im Fig. 18 gezeigten, Schritt S55 das Titantarget 104 abgeschaltet und die Abdeckblende 109 ge­ schlossen, oder es wird die Abdeckblende 109 zwischen dem Ti­ tantarget 104 und dem Wafer 102 angebracht. Während dieses Zeitraums wird der Einlaß von Stickstoffgas gestoppt. Es nahm im Schritt S55 ca. 15 Sekunden in Anspruch, die Abdeckblende zu schließen. Nachdem die Abdeckblende 109 vollständig ge­ schlossen ist, wird das Titantarget 104 im Schritt S56 mit Leistung versorgt und hierdurch Titansputterteilchen vom Ti­ tantarget 104 abgegeben. Die abgegebenen Titansputterteilchen treffen auf den Kollimator 105 auf und werden auf diesen, so­ wie auf die Abdeckblende 109, nachdem sie den Kollimator 105 durchdrungen haben, aufgebracht. Daraus resultiert die Wirkung des Titans als Haftmittel, welches verhindert, daß sich das aufgebrachte Titannitrid vom Kollimator 105 ablöst. Weiterhin resultiert daraus das Aufbringen und die Überdeckung des am Kollimator 105 aufgebrachten Titannitrids durch das Titan. Diese Reinigungsperiode (Schritt S56) zum Sputtern von, als Haftmittel wirkendem Titan, zur Überdeckung des aufgebrachten Titannitrids durch das Titan, dauerte ca. 30 Sekunden.
Im Schritt S57 ist die Abdeckblende 109 geschlossen und der Einlaß des Argongases wird zur gleichen Zeit gestoppt, wofür ca. 10 Sekunden in Anspruch genommen werden. An dieser Stelle ist der Prozeß zur Bildung der Titanschicht 55 und der Titan­ nitridschicht 56 vollendet.
Die Abfolge der in Fig. 18 dargestellten Bearbeitungsschritte wurde zur Bildung der in Fig. 15 gezeigten Titanschicht 55 an ca. 500 Waferscheiben 102 durchgeführt. Die durch Wärmebehand­ lung gebildete Titansilizidschicht 57 wurde entsprechend einer Dicke von 7,5 nm hergestellt und gewähleistete die Bildung einer elektrischen Verbindung mit niedrigem Widerstand zwi­ schen der Dotieratomdiffusionszone 52 und der Anschlußschicht. Die Titannitridschicht 56 verhindert das Ablösen der Filme, wenn der Wolframstopfen 59 der Anschlußschicht gebildet wird und wirkt als eine Haftschicht zwischen der Titanschicht 55 und der Wolframschicht 58. Die Titannitridschicht wies im Kon­ taktbereich 52a der Dotieratomdiffusionszone 52, an welcher sich das Kontaktloch 54 in der isolierenden Zwischenschicht 53 befindet, eine Dicke von ca. 10,5 nm auf und trug zur Vermei­ dung des Auftretens von Wärmelöchern 11 in der Dotieratomdif­ fusionszone 52 bei der Bildung der Wolframschicht 58 durch ein überdeckendes (blanket) CVD Verfahren unter der Verwendung von WF₆ Gas bei.
Es wurde jedoch festgestellt, daß das oben beschriebene, in Fig. 18 dargestellte, Verfahren gewisse Nachteile mit sich bringt. Insbesondere, kann während der Reinigungsperiode, wenn Titan vom Titantarget gesputtert wird, während die Abdeck­ blende 109 geschlossen ist, keine Schicht auf dem Wafer gebil­ det werden, wenn zur Bildung der Titanschicht 55 und der Ti­ tannitridschicht 56 ein Kollimationssputterapparat mit Abdeck­ blende 109 verwendet wird. Demzufolge ist die Kapazität einer solchen Kollimationssputtervorrichtung deutlich reduziert.
Außerdem verbraucht dieses Verfahren große Mengen Titan, da Titan während der Reinigungsperiode vom Titantarget 104 ge­ sputtert wird. Weiterhin verkleinert sich der Durchmesser der Kollimatorlöcher, da Titan an diesen sogar während der Reini­ gungsperiode aufgebracht wird und hierdurch das Längenverhält­ nis des Kollimators früh während des Prozesses vergrößert und demzufolge den Anteil der auf den Wafer 102 auftreffenden Sputterteilchen früh während des Prozesses reduziert. Daraus resultiert das Erfordernis, den Zyklus zum Ersetzen des Kolli­ mators zu reduzieren. Zusammenfassend leidet der Kollimations­ sputterapparat mit Abdeckblende unter einer verringerten Kapa­ zität und gestiegenen Kosten.
Die Aufgabe der vorliegenden Erfindung stellt eine Halbleiter­ einrichtung dar, in welcher eine elektrische Verbindung zwi­ schen einem Kontaktbereich eines ersten Leiters und einem zweiten Leiter, der mit dem Kontaktbereich durch ein Kontakt­ loch in einer isolierenden Zwischenschicht elektrisch verbun­ den ist, mit niedrigem Widerstand bewirkt wird, und die Be­ reitstellung eines Herstellungsverfahrens für dieselbe.
Die vorstehende Aufgabe wird entsprechend der vorliegenden Er­ findung durch eine Halbleitereinrichtung gelöst, welche auf­ weist: einen ersten Leiter mit einem Kontaktbereich an seiner Oberfläche; eine isolierende Zwischenschicht, die auf dem er­ sten Leiter und mit einem Kontaktloch, welches sich am Kon­ taktbereichs des ersten Leiters befindet, gebildet ist; eine Barrierenschicht mit: einer Titansilizidschicht, die auf dem Kontaktbereich des ersten Leiters innerhalb des Kontaktlochs der isolierenden Zwischenschicht gebildet ist; eine Titanni­ tridschicht, die auf der Titansilizidschicht durch Kollimati­ onssputtern gebildet wird; und eine thermisch nitrierte Titan­ schicht, die auf der Titannitridschicht gebildet ist; sowie einen zweiten Leiter, der auf der Oberfläche der isolierenden Zwischenschicht gebildet ist und ebenfalls mit dem Kontaktbe­ reich des ersten Leiters durch die Barrierenschicht elektrisch verbunden ist.
Einen weiteren Aspekt der vorliegenden Erfindung stellt eine Halbleitereinrichtung dar, welche aufweist: einen ersten Lei­ ter mit einem Kontaktbereich an seiner Oberfläche; eine iso­ lierende Zwischenschicht, die eine auf dem ersten Leiter ge­ bildete obere Oberfläche aufweist, wobei die isolierende Zwi­ schenschicht ein in ihr gebildetes Kontaktloch, welches Ober­ flächen der isolierenden Zwischenschicht freilegt, aufweist und wobei das, sich auf dem Kontaktbereich des ersten Leiters befindende Kontaktloch ein Längenverhältnis von wenigstens 2,5 aufweist; eine Mehrschichtstruktur, die auf dem Kontaktbe­ reich, der oberen Oberfläche der isolierenden Zwischenschicht und den freigelegten Oberflächen innerhalb des Kontaktlochs gebildet ist, wobei die Mehrschichtstruktur aufweist: (a) eine Barrierenschicht mit: einer Titansilizidschicht mit einer Dicke von ca. 5 nm bis ca. 20 nm, die auf und in Kontakt mit dem, sich im Kontaktloch befindenden Kontaktbereich des ersten Leiters gebildet ist; einer ersten, auf der Titansilizid­ schicht gebildeten Titannitridschicht mit säulenartigen Körnern; und einer zweiten, auf der ersten Titannitridschicht gebildeten Titannitridschicht mit partikelförmigen Körnern; wobei die Titansilizidschicht eine Dicke von ca. 5 bis ca. 20 nm aufweist, und die Gesamtdicke der ersten und zweiten Titan­ nitridschichten ca. 6 bis ca. 30 nm beträgt; und (b) ein Iso­ lierkontaktierabschnitt mit: eine Titanschicht auf der oberen Oberfläche der isolierenden Zwischenschicht und auf den frei­ gelegten Oberflächen der isolierenden Zwischenschicht im Kon­ taktloche über der Barrierenschicht, wobei die Titanschicht eine Dicke von ca. 15 bis ca. 50 nm aufweist; eine erste, auf der Titanschicht gebildeten Titannitridschicht mit säulenför­ migen Körnern; und eine zweite, auf der ersten Titannitrid­ schicht gebildeten Titannitridschicht mit partikelförmigen Lö­ chern, wobei die erste und die zweite Titannitridschicht je­ weils eine Dicke von wenigstens ca. 10 nm und eine Gesamtdicke von ca. 40 nm bis ca. 100 nm aufweisen; und eine zweiten, auf der Barrierenschicht gebildeten zweiten Leiter, der mit dem Kontaktbereich des ersten Leiters über die Barrierenschicht elektrisch verbunden ist.
Einen weiteren Aspekt der vorliegenden Erfindung bildet eine verbesserte Mehrschicht Halbleitereinrichtung mit einem, auf einer unteren Höhe gebildeten und durch eine isolierende Zwi­ schenschicht getrennten ersten Leiter, und einen zweiten, auf einer oberen Höhe gebildeten zweiten Leiter, wobei der erste Leiter mit dem zweiten Leiter über eine Anschlußverbindung in einem Durchgangsloch der isolierenden Zwischenschicht elek­ trisch verbunden ist und wobei die Anschlußverbindung eine Barrierenschicht, die Verbesserung, aufweist, wobei die Bar­ rierenschicht aufweist: eine auf zumindest einem Abschnitt des ersten Leiters gebildete Titansilizidschicht; eine auf der Titansilizidschicht gebildete erste Titannitridschicht; und eine, auf der ersten Titannitridschicht gebildete thermisch nitrierte Titanschicht.
Ein weiterer Aspekt der Erfindung stellt ein Verfahren zur Herstellung einer Halbleitereinrichtung dar, die aufweist: Bildung einer isolierenden Zwischenschicht auf einer Oberflä­ che eines ersten Leiters mit einem Kontaktbereich, wobei die isolierende Zwischenschicht eine obere Oberfläche aufweist; Bildung eines Kontaktloches in der isolierenden Zwischen­ schicht, wobei wenigstens ein Abschnitt des Kontaktbereichs und Oberflächen der isolierenden Zwischenschicht freigelegt werden; Bildung einer ersten Titanschicht auf den freigelegten Oberflächen der isolierenden Zwischenschicht, und dem sich im Kontaktloch der isolierenden Zwischenschicht befindenden Kon­ taktbereich des ersten Leiters durch Kollimatorsputtern; Bil­ dung einer Titannitridschicht auf der ersten Titannitrid­ schicht durch Kollimatorsputtern; Bildung einer zweiten Titan­ schicht auf der Titannitridschicht durch Kollimatorsputtern; Wärmebehandlung in einer nitrierenden Atmosphäre zur Umwand­ lung der, den Kontaktbereich des ersten Leiters kontaktieren­ den, ersten Titanschicht in eine Titansilizidschicht, und zur Umwandlung der zweiten Titanschicht in eine thermisch ni­ trierte Titanschicht; und Bildung eines, mit der thermisch ni­ trierten Titanschicht elektrisch verbundenen zweiten Leiters auf der thermisch nitrierten Titanschicht.
Ein Vorteil der vorliegenden Erfindung besteht in einer Halb­ leitereinrichtung, in der ein erster Leiter mit einem zweiten Leiter elektrisch, und ohne das Auftreten von Wärmelöchern verbunden ist.
Ein weiterer Vorteil der Erfindung besteht in einem Verfahren zur Herstellung einer Halbleitereinrichtung mit einer Bar­ rierenschicht zwischen dem Kontaktbereich eines ersten Leiters und einem zweiten Leiter, der mit dem Kontaktbereich durch ein Kontaktloch in einer isolierenden Zwischenschicht verbunden ist, in einer effizienten und wirtschaftlichen Art und Weise.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in einem Verfahren zur Herstellung einer Halbleitereinrichtung mit einer Barrierenschicht zwischen dem Kontaktbereich eines ersten Leiters und einem zweiten Leiter, der mit dem Kontakt­ bereich durch ein Kontaktloch in einer isolierenden Zwischen­ schicht verbunden ist, ohne das dabei Wärmelöcher auftreten.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeisspielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Querschnittsansicht einer Ausführungsform der Erfindung;
Fig. 2 einen Ausschnitt einer Querschnittsansicht der Titannitridschicht der Ausführungsform der Fig. 1;
Fig. 3 einen Ausschnitt einer Querschnittsansicht einer thermischen Titannitridschicht 12 der Aus­ führungsform der Fig. 1;
Fig. 4 bis 7 Querschnittsansichten, die die Schritte eines der Erfindung entsprechenden Herstellungsverfah­ ren zeigen;
Fig. 8 ein Ablaufdiagramm zur Herstellung einer, der Erfindung entsprechenden Barrierenschicht;
Fig. 9 eine Querschnittsansicht, die eine weitere Aus­ führungsform der Erfindung zeigt;
Fig. 10 einen Querschnittsansicht eines Abschnitts eines dynamischen Direktzugriffspeichers (DRAM), auf welchen sich die Erfindung bezieht;
Fig. 11 bis 15 Querschnittsansichten, die die Schritte eines früheren Herstellungsverfahrens zur Produktion einer Halbleitereinrichtung zeigen;
Fig. 16 ein schematisches Aufbaudiagramm einer Kollima­ tionssputterapparatur;
Fig. 17 ein Schaubild welches Kurven der Grundbedeckung in Abhängigkeit vom Längenverhältnis des Kon­ taktlochs für verschiedene Längenverhältnisse des Kollimators zeigt;
Fig. 18 ein Herstellungsablaufdiagramm für die Herstel­ lung einer, aus einer Bischichtstruktur einer Titanschicht, welche eine Titansilizidschicht und eine Titannitridschicht einschließt, zusam­ mengesetzten Metallbarrierenschicht.
In allen Figuren werden gleiche und im wesentlichen gleiche Elemente durch dieselben Bezugszeichen identifiziert.
Die vorliegende Erfindung greift solche Probleme auf und löst sie, wie sie herkömmliche Praktiken bei der Bildung einer Bar­ rierenschicht in einem Kontaktloch zwischen zwei Leitern mit sich bringen, insbesondere solche Probleme, auf die bei Kon­ taktlöchern mit einem hohen Längenverhältnis gestoßen wird, wie zum Beispiel schlechte Grundbedeckung, langsame Filmbil­ dungsgeschwindigkeit, Ablösung und Partikelbildung, wie zuvor erwähnt. Ein elektrischer Kontakt mit niedrigem Widerstand wird zwischen ersten und zweiten Leitern durch eine Barrieren­ schicht gebildet, welche eine Titansilizidschicht, eine Titan­ nitridschicht und eine thermische Titannitridschicht, in einer kurzen Zeitperiode durch Kollimationssputtern hergestellt, aufweisen, wobei die Dicke am, sich im Kontaktloch der isolie­ renden Zwischenschicht befindenden Kontaktbereichs des ersten Leiters erhöht wird und wodurch die Partikelbildung und Diffusion vom zweiten Leiter zum ersten Leiter verhindert wird. Zusätzlich stellt die Titansilizidschicht einen Kontakt mit niedrigem Widerstand zwischen dem ersten und dem zweiten Lei­ ter bereit. Die erste Titannitridschicht weist säulenförmige Körner auf, während die zweite Titannitridschicht Partikelför­ mige Körner aufweist und dadurch die Diffusion vom zweiten Leiter in den ersten Leiter verhindert. Es treten keinerlei Probleme auf, wenn in der Anfangsphase der Bildung der zweiten Titanschicht 13 im Anschluß an die Bildung der Titannitrid­ schicht 6 kleine Mengen Stickstoffgas zugeführt werden, da die zweite Titanschicht 13 anschließend in eine thermische Titan­ nitridschicht umgewandelt wird.
Eine Ausführungsform einer Halbleitereinrichtung in Entspre­ chung der vorliegenden Erfindung ist in den Fig. 1 bis 8 dargestellt. Das in Fig. 1 gezeigte Halbleitersubstrat 1, z. B. ein p-Typ Halbleitersubstrat besteht aus Silizium und bildet einen ersten Leiter. Eine Dotieratomdiffusionszone 2 ist auf des Oberfläche des Halbleitersubstrats 1 ausgebildet, wovon ein Abschnitt einen Kontaktbereich 2a aufweist, wie z. B. einen n-Typ Source- oder Drainzone eines MOS-Transistors. Eine iso­ lierende Zwischenschicht 3 wird auf der Oberfläche des Halb­ leitersubstrats 1 gebildet, und anschließend wird ein Kontakt­ loch 4 auf dem Kontaktbereich 2a des Halbleitersubstrats 1 in einer herkömmlichen Art und Weise unter Anwendung herkömmli­ cher Depositions-, Photolithographie und Ätztechniken gebil­ det. Diese Ausführungsform bezieht ein Kontaktloch mit relativ hohem Längenverhältnis ein. Deshalb beträgt das Längenverhält­ nis des Kontaktlochs 4 2,5 oder mehr (dies entspricht 0,6 µm oder weniger im Durchmesser), zum Beispiel beträgt das Längen­ verhältnis 3 (wobei der Durchmesser und die Höhe des Kontakt­ lochs 0,5 µm bzw. 1,5 µm entsprechen).
Eine erste Titanschicht 5 wird auf der Oberfläche der isolie­ renden Zwischenschicht 3 und dem Kontaktbereich 2a des Halb­ leitersubstrats 1, an dem sich das Kontaktloch 4 in der iso­ lierenden Zwischenschicht 3 befindet, gebildet und weist eine, sich an einem zugehörigen Kontaktabschnitt befindende Titansi­ lizidschicht 7 zur Kontaktierung des Kontaktbereichs 2a des Halbleitersubstrats 1 auf. Die erste Titanschicht 5 weist eine angemessene Dicke, wie z. B. ca. 20 nm auf der Oberfläche oder einem flachen Abschnitt der isolierenden Zwischenschicht 3 auf, während die Filmdicke des Titansilizidschichtabschnitts 7 ca. 7,5 nm betragen kann.
Eine erste Titannitridschicht 6 wird durch Kollimationssput­ tern auf der Oberfläche der ersten Titanschicht 5, die den Titansilizidschichtabschnitt 7 einschließt, gebildet. Die er­ ste Titannitridschicht 6 ist, wie dies in Fig. 2 dargestellt ist, durch säulenförmige Körner mit Durchmessern von ca. 20 nm bis ca. 30 nm ausgezeichnet. Die erste Titannitridschicht 6 weist eine angemessene Dicke, z. B. ca. 50 nm auf der Oberflä­ che oder einem flachen Abschnitt der isolierenden Zwischen­ schicht 3 auf, und ca. 7,5 nm auf dem Kontaktbereich 2a des Halbleitersubstrats 1.
Eine thermische Titannitridschicht 12 wird als zweite Titanni­ tridschicht auf der Oberfläche der ersten Titannitridschicht 6 gebildet und zeichnet sich durch partikelförmige Körner mit Durchmessern zwischen ca. 10 und ca. 20 nm aus, wie dies in Fig. 3 dargestellt ist. Die zweite Titannitridschicht weist eine angemessene Dicke, zum Beispiel ca. 20 nm auf der Ober­ fläche oder einem flachen Abschnitt der isolierenden Zwischen­ schicht 3 auf, sowie ca. 3 nm auf dem Kontaktbereich der iso­ lierenden Zwischenschicht 2a des Halbleitersubstrats 1. Die Titanschicht 5, welche den Titansilizidschichtabschnitt 7, die erste Titannitridschicht 6 sowie die zweite Titannitridschicht 12 einschließt, bildet eine Metallbarrierenschicht 33.
Ein vergrabenerer Abschnitt 9 eines zweiten Leiters ist im Kontaktloch 4 der isolierenden Zwischenschicht 3 vergraben und elektrisch mit der Metallbarrierenschicht verbunden, welche elektrisch mit der Dotieratomdiffusionszone 2 des Halbleiter­ substrats 1 verbunden ist. Der vergrabene Abschnitt 9 kann je­ des, in der Halbleiterindustrie herkömmlicherweise zur Bildung elektrisch leitender Bereiche verwendete Material aufweisen, wie z. B. Wolfram. Der zweite Leiter weist ebenfalls einen An­ schlußabschnitt 10 auf, der mit dem vergrabenen Abschnitt 9 elektrisch verbunden und auf der Metallbarrierenschicht 33 und der isolierenden Zwischenschicht 3 gebildet ist. Demzufolge weist der zweite Leiter den vergrabenen Abschnitt 9 und den Anschlußabschnitt 10 auf. Der Anschlußabschnitt kann jedes, in der Halbleiterindustrie herkömmlicherweise zur Bildung elek­ trisch leitender Bereiche verwendetes Material aufweisen, wie z. B. Aluminium oder Aluminiumlegierungen, z. B. Al - 0,5 Ge­ wichts-% Cu, oder Al - 1 Gew.-% Si - 0,5 Gew.-% Cu.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung ent­ sprechend der Ausführungsform der Fig. 1 ist in den Fig. 4 bis 7 gezeigt, wobei ähnliche Elemente dieselben Bezugszeichen aufweisen. Wie in Fig. 4 gezeigt ist, wird eine isolierende Zwischenschicht 3 auf der Oberfläche eines Halbleitersubstrats 1 mit einer Dotieratomdiffusionszone 2, von der ein Oberflä­ chenabschnitt als Kontaktbereich 2a dient, gebildet. Ein Kon­ taktloch 4 wird in der isolierenden Zwischenschicht zur Frei­ legung des Kontaktbereichs 2a gebildet.
Wie in Fig. 5 dargestellt ist, werden, unter Anwendung einer, mit einem Titantarget ausgestatteten Kollimatorsputterappara­ tur aufeinanderfolgend gebildet: eine erste Titanschicht 5 durch das Aufsputtern von Titan in einer Argon Gasatmosphäre auf die Oberfläche der isolierenden Zwischenschicht 3 und auf den Kontaktbereich 2a des Halbleitersubstrats 1, an welchem sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet; eine Titannitridschicht 6 durch das reaktive Auf­ sputtern von Titan in einer nitrierenden Atmosphäre, wie z. B. Stickstoff, oder einer Gasmischung aus Stickstoff und Argon, auf die erste Titanschicht 5; und eine zweite Titanschicht 13 durch das Aufsputtern von Titan in einer Argon Gasatmosphäre auf die Titannitridschicht 6.
Ein spezifisches Beispiel für die Bildung einer ersten Titan­ schicht 5, einer Titannitridschicht 6 und einer zweiten Titan­ nitridschicht 13 wird im, in Fig. 8 dargestellten Diagramm für ein Kontaktloch mit einem Längenverhältnis von 3 gezeigt, wobei der Durchmesser und die Tiefe des Kontaktloches 4 0,5 µm bzw. 1,5 µm betragen, die Titanschicht 5 eine Dicke von ca. 20 nm, die Titannitridschicht 6 eine Dicke von ca. 50 nm und die zweite Titanschicht 13 eine Dicke von ca. 20 nm bei Bildung auf der Oberfläche oder einem flachen Abschnitt der isolieren­ den Zwischenschicht 3 unter Anwendung einer, in Fig. 16 ge­ zeigten Kollimationssputteranlage (zur Beachtung, ohne Abdeck­ blende 109), aufweisen, wobei das Längenverhältnis des Kollima­ tors 105 1,5 beträgt (Durchmesser und Tiefe des Lochs betragen jeweils 2 cm bzw. 3 cm).
Wie in Fig. 16 gezeigt ist, wird eine Wafer 102, der bis zu der, in Fig. 4 gezeigten Stufe vollendete Halbleitereinrich­ tungen aufweist, auf der Oberfläche einer Heizstufe 101 ange­ bracht und mit einer Waferklemme 103 gesichert. Der Wafer 102 wird durch die Heizstufe 101 aufgeheizt und das Innere des Ge­ häusekörpers 100 wird evakuiert. An dieser Stelle beginnt der Schritt S1 der Fig. 8 durch das Einlassen von Argongas in den Gehäusekörper 100 zur Bereitstellung einer Argon Gasat­ mosphäre. Im Schritt S2 der Fig. 8 wird ein Titantarget 104 mit Leistung versorgt.
Es wird angemerkt, daß von dem erstmaligen Einlassen von Ar­ gongas bis zur Stabilisierung der Durchflußrate des Argon­ gases ins Innere des Gehäusekörpers 100 ca. 15 Sekunden in An­ spruch genommen werden und daß das Einlassen von Argongas wäh­ rend eines Abschnitts des Schritts S2, in welchem die Titan­ schicht 5 gebildet wird, wenn dem Titantarget 104 Leistung zu­ geführt wird, fortgesetzt wird.
Während des Schrittes S2 gibt das Titantarget 104 Titansput­ terteilchen ab, welche auf dem Wafer 102 auftreffen, nachdem ein großer Anteil schräger Komponenten durch den Kollimator 105 entfernt wurden, wodurch eine erste Titanschicht 5 auf der Oberfläche der isolierenden Zwischenschicht 3, auf dem Kon­ taktbereich 2a der Dotieratomdiffusionszone 2 an welcher sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befin­ det, und auf den freigelegten Oberflächen der isolierenden Zwischenschicht 3 im Kontaktloch 4 gebildet werden. Eine Titanschicht 5 wird mit einer Dicke von ca. 20 nm auf der Oberfläche oder dem flachen Abschnitt der isolierenden Zwi­ schenschicht 3 und mit einer Dicke von ca. 3 nm auf dem Kon­ taktbereich 2a der Störstellendiffusionszone 2, an welcher sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befin­ det, (mit einer Grundbedeckung von ca. 15%) innerhalb von ca. 30 Sekunden gebildet.
In nächsten, in Fig. 8 gezeigten, Schritt S3 wird die Leistung am Titantarget 104 abgeschaltet und Stickstoffgas wird gleich­ zeitig mit Argongas in den Gehäusekörper 100 eingelassen, um im Inneren des Gehäusekörpers eine Gasmischung aus Argongas und Stickstoffgas bereitzustellen. Im Schritt S4 wird das Ti­ tantarget 104 eingeschaltet.
Es wird angemerkt, daß von dem erstmaligen Einlassen von Stickstoffgas bis zur Stabilisierung der Durchflußrate des Stickstoffgases ins Innere des Gehäusekörpers 100 ca. 15 Se­ kunden in Anspruch genommen werden und daß das Einlassen von Argon- und Stickstoffgas während eines Abschnitts des Schritts S4, in welchem die Titanschicht 6 gebildet wird, wenn dem Ti­ tantarget 104 Leistung zugeführt wird, fortgesetzt wird.
Im Schritt S4 gibt das Titantarget 104 Titansputterteilchen ab, welche, durch Reaktion mit Stickstoff in der nitrierenden Atmosphäre aus Stickstoff- und Argongasen in Titannitridsput­ terteilchen umgewandelt werden. Die Titannitridsputterteilchen treffen auf den Wafer 102 auf, nachdem durch den Kollimator 105 ein großer Anteil schräger Komponenten entfernt wurde, und bildet hierdurch eine Titannitridschicht 6 auf der gesamten Oberfläche der ersten Titannitridschicht 5. Die Titannitrid­ schicht 6 wird mit einer Dicke von ca. 50 nm auf der Oberflä­ che oder einem flachen Abschnitt der isolierenden Zwischen­ schicht 3, und mit einer Dicke von ca. 7,5 nm auf dem Kontakt­ bereich 2a der Dotieratomdiffusionszone 2, an welcher sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet, (mit einer Grundbedeckung von ca. 15%) innerhalb von ca. 75 Sekunden gebildet.
Im, in Fig. 8 gezeigten, Schritt S5 wird mit der Versorgung des Titantargets 104 mit Leistung, wie in Schritt S4, fortge­ fahren, und der Einlaß von Stickstoffgas wird beendet. Dementsprechend gibt das Titantarget 104, während des Schrit­ tes S5, Titansputterteilchen ab, welche auf den Wafer 102 auf­ treffen und bildet, nachdem ein großer Anteil schräger Kompo­ nenten durch den Kollimator 105 entfernt wurden, eine zweite Titanschicht 13 auf der gesamten Oberfläche der Titannitrid­ schicht 6, wie dies in Fig. 5 gezeigt ist. Eine zweite Titan­ schicht 13 wird, mit einer Dicke von ca. 20 nm auf der Ober­ fläche oder einem flachen Abschnitt der isolierenden Zwischen­ schicht 3, und mit einer Dicke von ca. 3 nm auf dem Kontaktbe­ reich 2a der Dotieratomdiffusionszone 2, an welcher sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet, (mit eine Grundbedeckung von ca. 15%) innerhalb von ca. 30 Se­ kunden gebildet.
Während der Bildung der zweiten Titanschicht 13 lagern sich Titansputterteilchen vom Titantarget 104 am Kollimator 105 an. Das angelagerte Titan wirkt wie ein Haftmittel, welches ver­ hindert, daß sich nachfolgend am Kollimator 105 aufgebrachtes Titannitrid ablöst und überdeckt Titannitrid, welches schon zuvor am Kollimator 105 angelagert wurde. Ein Bildungszeitraum von ca. 30 Sekunden erwies sich für die zweite Titanschicht 13 als ausreichend um die Wirkung des Titans als Haftmittel zu gewährleisten und das Titannitrid zu überdecken.
Im, in Fig. 8 gezeigten, Schritt S6 wird die Leistung am Ti­ tantarget 104 abgeschaltet und das Einlassen von Argongas beendet, dies erfordert ca. 10 Sekunden. Damit ist die Serie der Schritte zur Bildung einer ersten Titanschicht 5, einer Titannitridschicht 6 und einer zweiten Titanschicht 13 abge­ schlossen.
Wafer 102, auf welchem die erste Titanschicht 5, Titannitrid­ schicht 6 und die zweite Titanschicht 13 gebildet sind, wird dann unter Vakuum in eine (nicht gezeigte) Heizkammer der Kol­ limationssputterapparatur befördert und, wie dies in Fig. 6 gezeigt ist, bei ca. 600°C bis ca. 800°C, z. B. 650°C, für ca. 30 Sekunden in einer nitrierenden Atmosphäre, wie z. B. Stick­ stoff- oder Ammoniakgas, wärmebehandelt. Dadurch wird der Kon­ taktabschnitt der Titanschicht 5, der mit dem Kontaktbereich 2a des Halbleitersubstrats 1 in Kontakt steht in eine Titansi­ lizidschicht 7 und die zweite Titanschicht 13 in eine thermi­ sche Titannitridschicht 12 umgewandelt. Im beschriebenen Bei­ spiel wurde die Wärmebehandlung in einer Heizkammer der Kol­ limationssputterapparatur durchgeführt; es sollte jedoch of­ fensichtlich sein, daß eine solche Wärmebehandlung in jeder herkömmlichen Wärmebehandlungsvorrichtung durchgeführt werden kann, wie z. B. in ein einer, von der Kollimationssput­ terapparatur getrennten Wärmebehandlungsvorrichtung, in der eine Wärmebehandlung in nitrierender Atmosphäre, wie z. B. einer Stickstoff- oder Ammoniakatmosphäre bei beispielsweise 750°C für ca. 30 Sekunden durchgeführt wird.
Die, während der Wärmebehandlung gebildete Titansilizidschicht 7 weist die gesamte, silizifizierte Titanschicht, welche sich auf dem Kontaktbereich der ersten Titanschicht 5 zur Kontak­ tierung des Kontaktbereichs 2a befindet, auf und erstreckt sich in geringem Maße in die Dotieratomdiffusionszone 2. Die, während der Wärmebehandlung gebildete Titannitridschicht 12 umfaßt die gesamte zweite Titanschicht 13.
Demzufolge wird eine Mehrschichtstruktur gebildet, mit: (a) einer Trischicht Barrierenschichtstruktur mit einer, auf und in Kontakt mit dem Kontaktbereich 2a, gebildeten Titansilizid­ schicht 7, einer Titannitridschicht 6 und einer thermischen Titannitridschicht 12; und (b) einen Isolationsanschlußab­ schnitt mit einer ersten Titanschicht 5 auf der oberen Ober­ fläche der isolierenden Zwischenschicht 3 und den freigelegten Oberflächen der isolierenden Zwischenschicht 3 oberhalb der Barrierenschicht im Kontaktloch 4, einer ersten Titannitrid­ schicht 6 und einer zweiten thermischen Titannitridschicht 12.
Wie in Fig. 7 gezeigt ist, wird eine Wolframschicht durch ein überdeckende (blanket) chemische Gasabscheidungsverfahren (CVD) durch Abscheidung von Wolframhexaflouridgas (WF₆) auf der gesamten Oberfläche des Halbleitersubstrats 1, d. h., auf der thermischen Titannitridschicht 12, gebildet. Die Wolframdeck­ schicht 8 (blanked tungsten layer) wird geätzt und hinterläßt eine Wolframschicht 8 ausschließlich im Kontaktbereich 2a, wo­ durch der Wolframstopfen 9 gebildet wird. Wie in Fig. 1 ge­ zeigt ist, wird dann eine Aluminiumschicht auf der gesamten Oberfläche des Halbleitersubstrats 1, d. h., auf der gesamten Oberfläche der freigelegten thermischen Titannitridschicht 12 und der Oberfläche des Wolframstopfen 9, gebildet. Die Alumi­ niumschicht wird unter Anwendung herkömmlicher photolithogra­ phischer Techniken geätzt, wodurch der Anschlußabschnitt 10 gebildet wird. Die erste Titanschicht 5, die Titannitrid­ schicht 6 und die thermische Titannitridschicht 12, die sich unterhalb der Aluminiumschicht befinden, werden, bis auf einen Abschnitt, bzw. Abschnitte, die sich unterhalb des Anschlußab­ schnitts 10 befinden, ebenfalls zu diesem Zeitpunkt abgeätzt und entfernt. Dadurch wird eine Anschlußschicht gebildet, die den Anschlußabschnitt 10 und den Wolframstopfen 9 aufweist. Auf diese Weise wird die, auf der Oberfläche des Halbleiter­ substrats 1 gebildete Dotieratomdiffusionszone 2 elektrisch durch die, die Titansilizidschicht 7, Titannitridschicht 6 und thermische Titannitridschicht 12 aufweisende Metallbarrieren­ schicht 33 mit der, den Anschlußabschnitt 10 und den Wolfram­ stopfen 9 aufweisenden Anschlußschicht verbunden.
In der, wie beschrieben hergestellten Halbleitereinrichtung reduziert die Titansilizidschicht während der Wärmebehandlung der ersten Titanschicht 5, da Titan aktiv ist, einen, auf der Oberfläche des Kontaktbereichs 2a vorkommenden natürlichen Oxidfilm und ermöglicht so, durch die Reaktion mit Silizium der Dotieratomdiffusionszone 2 die Bildung einer elektrischen Verbindung mit niedrigem Widerstand zwischen der Dotieratom­ diffusionszone 2 und der Anschlußschicht. So kann, z. B. eine Verbindung mit niedrigem elektrischen Widerstand mit einer er­ sten Titanschicht 5 mit einer Dicke von ca. 20 nm auf der Oberfläche oder einem flachen Abschnitt der isolierenden Zwi­ schenschicht 3 und einer Dicke von ca. 3 nm auf dem Kontaktbe­ reich 2a der Dotieratomdiffusionszone 2, an der sich das Kon­ taktloch 4 in der isolierenden Zwischenschicht 3 befindet, wie dies in Fig. 6 gezeigt ist, gebildet werden. Eine Titansili­ zidschicht 7 mit einer Dicke von ca. 7,5 nm wird durch Wärme­ behandlung gebildet und befindet sich im Kontaktbereich 2a, dies entspricht einer Dicke, die ca. 2,5 mal größer ist als die Dicke der ersten Titanschicht 5.
Wenn ein Wolframstopfen 9 einer Anschlußschicht gebildet wird, kann es zur Ablösung kommen, wenn die Wolframschicht 8 unmit­ telbar auf der ersten Titanschicht 5 gebildet wird. Zusätzlich kann sich die Bildung der Wolframschicht 8 als schwierig er­ weisen, wenn WF₆ Gas als Quellengas verwendet wird. Diese Pro­ bleme werden durch die vorliegende Erfindung überwunden, da die Titannitridschicht 6 und die thermische Titannitridschicht 12 als haftende Schichten zwischen der ersten Titanschicht 5 und der Wolframschicht 8 wirken. Die Titannitridschicht 6 und die thermische Titannitridschicht 12 verhindern außerdem das Wachstum von Wärmelöchern 11 an der Störstellendiffusionszone 2, wie dies in Fig. 14 beschrieben ist, wenn die Wolfram­ schicht 8 unter Anwendung überdeckender (blanket) CVD bei Ver­ wendung von WF₆ Gas gebildet wird.
Bei der Bildung der Titannitridschicht 6 durch reaktives Sput­ tern tritt ein großer Anteil von Streuung der Sputterteilchen am Atmosphärengas auf, da die Titannitridschicht 6 durch Sput­ tern in einer nitrierenden Atmosphäre mit Drücken bis hinab zu 4 mTorr gebildet wird, wodurch mehr schräge Komponenten er­ zeugt werden. Im Gegensatz dazu kann die zweite Titanschicht 13, da die thermische Titannitridschicht 12 durch thermische Behandlung der zweiten Titanschicht 13 gebildet wird, durch Sputtern in einer Argon Gasatmosphäre von ca. 1 mTorr mit sehr wenig Streuung von schrägen Komponenten am Atmosphärengas ge­ bildet werden, was in einer verbesserten Grundbedeckung resul­ tiert. Die thermische Titannitridschicht 12 unterscheidet sich von der Titannitridschicht 6 dahingehend, daß die thermische Titannitridschicht 12 durch reaktives Sputtern gebildet wird und deshalb aus partikelförmigen Körnern besteht, wie dies in Fig. 3 gezeigt ist. Die Titannitridschicht 6 besteht jedoch aus säulenförmigen Körnern, wie dies in Fig. 2 gezeigt ist.
Deshalb wird bei der Bildung der Wolframschicht 8 durch über­ deckende (blanket) CVD unter Verwendung von WF₆ Gas, das Über­ greifen von WF₆ Gas im wesentlichen verhindert und folglich wird das Wachstum von Wärmelöchern an der Dotieratomdif­ fusionszone 2 gegen die durch reaktives Sputtern gebildete Ti­ tannitridschicht 6 verhindert.
In einer bevorzugten Ausführungsform der vorliegenden Erfin­ dung weist die zweite Titanschicht 13 eine Dicke von ca. 50 nm auf der Oberfläche oder einem flachen Abschnitt der isolieren­ den Zwischenschicht 3, und eine Dicke von ca. 7,5 nm auf dem Kontaktbereich 2a der Dotieratomdiffusionszone 2, an welcher sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet, auf. Die, aus der zweiten Titanschicht 13 durch thermische Behandlung abgeleitete thermische Titannitrid­ schicht 12 weist eine Dicke von ca. 20 nm auf der Oberfläche oder einem flachen Abschnitt der isolierenden Zwischenschicht 3, und eine Dicke von ca. 30 nm im Kontaktbereich 2a der Do­ tieratomdiffusionszone 2, an welcher sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet, auf. Demzufolge beträgt die Gesamtdicke der Titannitridschicht 6 und der ther­ mischen Titannitridschicht 12 auf dem Kontaktbereich 2a der Dotieratomdiffusionszone 2, an der sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet, ca. 10,5 nm, so daß Wärmelöcher im Wesentlichen vermieden werden.
Es wurden ca. 650 Waferscheiben 102 durch Bildung einer ersten Titanschicht 5 einer Titannitridschicht 6 und einer zweiten Titanschicht 13 unter Verwendung des in Fig. 8 gezeigten Ver­ fahrens in der in Fig. 16 gezeigten Apparatur bearbeitet, und bis zum Erreichen des in Fig. 1 gezeigten Zustands weiter­ bearbeitet. Die durch thermische Behandlung erzeugte Titansi­ lizidschicht 7 wies eine Dicke von ca. 7,5 nm auf und bewirkte die Bildung einer elektrischen Verbindung mit niedrigem Wider­ stand zwischen der Dotieratomdiffusionszone 2 und der An­ schlußschicht. Die Titannitridschicht 6 und die thermische Ti­ tannitridschicht 12 verhinderten das Ablösen von Filmen, wenn der Wolframstopfen 9 der Anschlußschicht gebildet wurde und wirkte zwischen der ersten Titanschicht 5 und der Wolfram­ schicht 8 als haftende Schicht. Die kombinierte Dicke der Ti­ tannitridschicht 6 und der thermischen Titannitridschicht 12 betrug 10,5 nm auf dem Kontaktbereich 2a der Dotieratomdiffu­ sionszone 2 an der sich das Kontaktloch 4 in der isolierenden Zwischenschicht 3 befindet, und verhinderte das Wachstum von Wärmelöchern an der Dotieratomdiffusionszone 2, wenn die Wolf­ ramschicht 7 durch überdeckende (blanket) CVD unter Anwendung von WF₆ Gas gebildet wird.
Die "Trischicht Barrierenschicht" 33 der vorliegenden Erfin­ dung weist eine Titansilizidschicht 7, eine Titannitrid­ schicht 6 und eine durch Wärmebehandlung, nach dem in Fig. 8 gezeigten Verfahren gebildete thermische Titannitridschicht 12 auf. Die Trischicht Barrierenschicht bietet gegenüber der her­ kömmlichen "Bischicht-Barrierenschicht" 62, die eine Titansi­ lizidschicht 7 und eine Titannitridschicht 6 aufweist und die durch das in Fig. 18 gezeigte Verfahren hergestellt werden, mehrere Vorteile. Erstens wird die Verarbeitungszeit für einen einzelnen Wafer 102, der mit einer Trischicht Barrierenschicht gebildet wird, im Vergleich zu dem, mit einer Bischicht Bar­ rierenschicht gebildeten um 20% reduziert, wodurch sich die Verarbeitungskapazität der Kollimationssputterapparatur ver­ bessert. Wie aus Fig. 18 hervorgeht, werden für die Verarbei­ tung einer Waferscheibe 102, auf der eine Zweischicht Bar­ rierenschicht gebildet wird 220 Sekunden benötigt, während, wie aus Fig. 8 hervorgeht, für die Verarbeitung einer Wafer­ scheibe 102, auf der die Trischichtstruktur der vorliegenden Erfindung gebildet wird, nur 175 Sekunden benötiget werden, wodurch eine Einsparung von 45 Sekunden erreicht wird.
Zweitens kann die Menge des, für die Trischicht Barrieren­ schicht verwendeten Titantargets 104 um 18% gegenüber dem für die Bischicht Barrierenschicht verwendeten, reduziert werden. Wie aus Fig. 18 hervorgeht, wird das Titantarget 104 während der Verarbeitung einer Waferscheibe 102 zur Bildung einer Bi­ schicht Barrierenschicht für 165 Sekunden mit Leistung ver­ sorgt; während, wie dies aus Fig. 8 hervorgeht, das Titantar­ get 104 während der Verarbeitung einer Waferscheibe mit einer Trischicht Barrierenschicht der vorliegenden Erfindung für nur 135 Sekunden mit Leistung versorgt wird, wodurch die Zeit, während der dem Titantarget 104 Leistung zugeführt wird, um 30 Sekunden reduziert wird und folglicherweise die Menge des ver­ wendeten Titantargets reduziert wird.
Drittens, da die Menge des für die Trischicht Barrierenschicht verwendeten Titantargets 104 gegenüber der Bischicht Barrie­ renschicht um 18% reduziert werden kann, reduziert sich die Menge von Titannitrid und ähnlichem, welches sich am Kollima­ tor 105 anlagert, wenn eine einzelner Wafer mit einer Tri­ schicht Barrierenschicht bearbeitet wird, im Vergleich zu einer Bischicht Barrierenschicht, ebenfalls, wodurch sich die Anzahl der Waferscheiben 102, die bearbeitet werden können be­ vor der Kollimator ersetzt werden muß um 22% anwächst.
Viertens, kann bei der Bildung der Trischicht Barrierenschicht der vorliegenden Erfindung das Auftreten von Partikeln, im Vergleich zur Bildung der Bischicht Barrierenschicht reduziert werden. Bei der Bildung der Bischicht Barrierenschicht beträgt das Verhältnis zwischen dem Titansputtern zur Bildung der er­ sten Titanschicht 5 sowie dem für die Reinigungsperiode und zwischen dem Bilden der Titannitridschicht 6, 0,57 (40 nm/70 nm). Im Gegensatz dazu ist bei der Bildung der Trischicht Bar­ rierenschicht das Verhältnis zwischen dem Titansputtern zum Bilden der ersten und zweiten Titanschichten 5, 13 und dem Titansputtern zur Bildung der Titannitridschicht 6 größer, nämlich 0,8 (40 nm/50 nm). Als Ergebnis hiervon wird, bei der Bildung der Trischicht Barrierenschicht, das Sputterverhältnis des, als Haftmittel zur Verhinderung des Ablösens des am Kol­ limator 105 angelagerten Titannitrids vergrößert, wodurch Ab­ lösung verkleinert und das Auftreten von Partikeln verhindert wird.
Wie in der oben beschriebenen Ausführungsform der Erfindung gezeigt ist, wird eine elektrische Verbindung mit niedrigem Widerstand zwischen der Dotieratomdiffusionszone 2 und der An­ schlußschicht erhalten, das Wachstum von Wärmelöchern in der Dotieratomdiffusionszone 2 verhindert, und die Verarbeitungka­ pazität einer Kollimationssputterapparatur, unter Einschluß der Auswechselperioden für den Kollimator 105, Reduktion der vom Titantarget 104 verbrauchten Menge, sowie reduzierter Par­ tikelbildung und verringerten Kosten, verbessert.
Unter Verwendung der oben beschriebenen Ausführungsform, mit einem Kontaktloch 4 mit Längenverhältnis 3, wobei der Durch­ messer und die Tiefe des Kontaktlochs 4 in der isolierenden Zwischenschicht 3 jeweils 0,5 µm bzw. 1,5 µm betragen, wurden Halbleitereinrichtungen hergestellt, in denen eine erste Titanschicht 5, eine Titannitridschicht 6 und eine zweiten Titanschicht mit verschiedenen Filmdicken unter Verwendung einer, wie in Fig. 16 gezeigten Kollimationsputterapparatur (ohne Abdeckblende 109) nach der in Fig. 8 gezeigten Sequenz gebildet wurden, wobei das Längenverhältnis des Kollimators 105 1,5 (Durchmesser und Höhe des Lochs entsprechen jeweils 2 cm, bzw. 3 cm) betrug. Bevorzugterweise reicht die erste Titanschicht 5 für die Bildung einer Titansilizidschicht mit einer Dicke von ca. 5 bis ca. 20 nm auf dem Kontaktbereich 2a und einer Titanschicht 5 mit einer Dicke von ca. 15 bis ca. 50 nm auf der Oberfläche der isolierenden Zwischenschicht 3 (mit einer Grundbedeckung von ca. 15%) aus. Beträgt die Dicke der Titansilizidschicht 7 weniger als ca. 50 nm, so erhöht sich der Widerstand der elektrischen Verbindung zwischen der Dotieratomdiffusionszone 2 und der Anschlußschicht unerwünsch­ terweise. Übersteigt die Dicke der Titansilizidschicht 7 20 nm, so kommt es zu einer übermäßigen Reaktion zwischen Titan und der Dotieratomdiffusionszone 2 und die Titansilizidschicht 7 könnte sich über die Tiefe der Dotieratomdiffusionszone 2 hinaus erstrecken und hierdurch zu einem Übergangsleck führen.
Die Dicke von sowohl der Titannitridschicht 6 als auch der thermischen Titannitridschicht 12 beträgt bevorzugterweise je­ weils 10 nm auf der Oberfläche der isolierenden Zwischen­ schicht 3. Die Titannitridschicht 6 und die thermische Titan­ nitridschicht 12 weisen bevorzugterweise eine Gesamtdicke von ca. 6 bis ca. 30 nm auf dem Kontaktbereich 2a, sowie ca. 40 bis ca. 100 nm auf der Oberfläche der isolierenden Zwischen­ schicht 3 (mit einer Grundbedeckung von ca. 15%) auf. Beträgt die Gesamtdicke der Titannitridschicht 6 und der thermischen Titannitridschicht 12 auf dem Kontaktbereich 2a weniger als ca. 6 nm, wird die Vermeidung von, durch Wolfram im vergrabe­ nen Abschnitt 9 verursachten Wärmelöchern reduziert; über­ steigt die Gesamtdicke der Titannitridschicht 6 und der ther­ mischen Titannitridschicht 12 ca. 30 nm, so verschlechtert sich die Produktionskapazität und Effizienz der Kollim­ ationssputterapparatur.
Verschiedene Merkmale der oben beschriebenen Ausführungsform der vorliegenden Erfindung beschränken sich nicht auf die er­ wähnten Merkmale. So können, z. B., der vergrabene Abschnitt 9 und der Anschlußabschnitt 10 der Anschlußschicht durch andere Filmbildungsverfahren als CVD, unter Einschluß aller herkömm­ lichen Depositionstechniken, wie z. B. PVD, gebildet werden. Zusätzlich beschränken sich der erste Leiter und der zweite Leiter nicht auf jeweils ein Halbleitersubstrat 1 bzw. eine Anschlußschicht. Der erste Leiter könnte aus, ist aber offen­ kundig nicht darauf beschränkt, einer Unterschicht Polysilizi­ umanschlußschicht bestehen, während der zweite Leiter eine Oberschicht Anschlußschicht mit den gleichen Merkmalen wie der zweite Leiter der ersten Ausführungsform sein könnte und über der Unterschicht Anschlußschicht durch eine isolierende Zwi­ schenschicht gebildet ist. Desweiteren besteht keine Notwen­ digkeit, die erste Titanschicht 5 vollständig in eine Titansi­ lizidschicht 7 umzuwandeln. Die erste Titanschicht 5 kann teilweise in eine Titansilizidschicht umgewandelt werden, wo­ bei ein Abschnitt der ersten Titanschicht 5 bestehen bleibt.
Fig. 9 zeigt eine weitere Ausführungsform der vorliegenden Er­ findung, in der eine, einen zweiten Leiter bildende Anschluß­ schicht ausschließlich aus einem einzigen leitenden Material, wie z. B. Wolfram, hergestellt ist; wohingegen in der vorheri­ gen Ausführungsform der, die Anschlußschicht bildende zweite Leiter den Anschlußabschnitt 10, z. B. Aluminium oder eine Alu­ miniumlegierung, und einen vergrabenen Abschnitt 9, z. B. Wolf­ ram, aufweist. Die in Fig. 9 gezeigte Ausführungsform ent­ spricht ansonsten der Ausführungsform der Fig. 1 und deshalb werden die gleichen, in Fig. 1 verwendeten Bezugszeichen in Fig. 9 verwendet, um gleiche oder entsprechende Abschnitte zu kennzeichnen.
Zur Herstellung der, der Ausführungsform der Fig. 9 entspre­ chenden Halbleitereinrichtung wird die Verarbeitung wie bei der Ausführungsform der Fig. 1 bis zum in Fig. 7 gezeigten Zu­ stand ausgeführt. In der Ausführungsform der Fig. 1 wird die gesamte Oberfläche der, durch überdeckende (blanket) CVD unter Verwendung von WF₆ Gas gebildeten, Wolframschicht 8 zurückge­ ätzt und hinterläßt nur die Wolframschicht 8 im Kontaktbe­ reich 2a zu Bildung des, aus einem Wolframstopfen bestehenden vergrabenen Abschnitts 9. In der Ausführungsform der Fig. 9 der vorliegenden Erfindung, wird die Anschlußschicht 14, die einen vergrabenen Abschnitt und eine Anschlußabschnitt auf­ weist, durch Ätzen der, durch überdeckende (blanket) CVD unter Verwendung von WF₆ Gas gebildeten, Wolframschicht 8 gebildet. Die dargestellte Anschlußschicht wird unter Anwendung herkömm­ licher photolithographischer und Ätztechniken gebildet. Die erste Titanschicht 5, Titannitridschicht 6 und die thermische Titannitridschicht 12, die sich unterhalb der Wolframschicht befinden, werden bis auf Ausnahme eines sich unter der An­ schlußschicht 14 befindlichen Abschnitts geätzt und entfernt. Die daraus resultierende Halbleitereinrichtung weist dieselben Vorteile wie die Ausführungsform der Fig. 1 auf.
Obwohl in der Ausführungsform der Fig. 1 die Anschlußschicht 14 des zweiten Leiters aus Wolfram gebildet ist, könnte die Anschlußschicht 14 aus, beschränkt sich aber nicht hierauf, Wolfram, Kupfer (Cu), Titannitrid (TiN), Aluminium (Al), Titansilizid (TiSi₂), Wolframsilizid (WSi₂), oder Polysilizium gebildet werden, und aus einer Mehrschichtstruktur wie z. B. einer Bischichtstruktur oder einer Trischichtstruktur aus Schichten, die unter diesen Materialien ausgewählt werden, be­ stehen. Die Metallbarrierenschicht 33, die die Titansilizid­ schicht 7, die Titannitridschicht 6 und die thermische Titan­ nitridschicht 12 aufweist, verhindert eine Reaktion zwischen der Anschlußschicht 14 und dem Silizium des Halbleitersub­ strats 1, und stellt dieselben vorteilhaften Effekte wie in der Ausführungsform der Fig. 1 bereit.
Ein Beispiel für die vorliegende Erfindung wird mit Bezug auf Fig. 10 beschrieben, in der die Ausführungsform der Fig. 1 oder der Fig. 9 in einem dynamischen Direktzugriffspeichers (DRAM) angewendet wird. Fig. 10 stellt eine Querschnittsan­ sicht dar, die einen Abschnitt eines dynamischen Direktzugriff­ speichers zeigt. Zur Vereinfachung ist die Struktur der Tri­ schicht Barrierenschicht der vorliegenden Erfindung, die die Titansilizidschicht 7, die Titannitridschicht 6 und die ther­ mische Titannitridschicht 12 aufweist, nicht dargestellt.
Ein Halbleitersubstrat 200, wie in Fig. 10 gezeigt, besteht aus Silizium. Ein Paar von Source- und Drainzonen 201, 202, die aus n-Typ Dotieratomdiffusionszonen bestehen, bilden einen Teil eines Transistors einer Speicherzelle, wobei eine Gate­ elektrode 203 auf der Oberfläche des Halbleitersubstrats 200 zwischen dem Paar der Source- und Drainzonen, und durch ein Gateoxid getrennt, gebildet ist. Die Gateelektrode 203 weist einen Teil der zugehörigen Wortleitung auf. Die Bezugszeichen 204-211 bezeichnen die jeweiligen isolierenden Zwischen­ schichten. Die Bitleitung 212 ist mit einer der Source-, bzw. Drainzonen 202 eines Speicherzellentransistors durch ein Kon­ taktloch in der isolierenden Zwischenschicht 204 verbunden und weist eine, aus einer Unterschicht aus Wolframsilizid und einer oberen Schicht aus Polyzilizium hergestellte Bischicht­ struktur auf.
Ein Polysiliziumspeicherknoten 213, der eine der Elektroden eines Kondensators eines Speicherzellenabschnitts 200M bildet, wird auf einer Oberschicht der Bitleitung 212 gebildet, und ist mit der anderen Source- oder Drainzone 201 des Transistors des Speicherzellenabschnitts 200M durch ein Kontaktloch in den isolierenden Zwischenschichten 204, 205 verbunden. Eine Polisi­ liziumzellenplatte 215, die eine der Elektroden des Kondensa­ tors des Speicherzellenabschnitts 200M bildet ist auf der an­ deren Seite des Speicherknotens, und durch einen dielektri­ schen Film 214 getrennt, angebracht. Eine erste, aus Aluminium oder einer Aluminiumlegierung hergestellte Schicht 216 wird über der Zellenplatte 215 gebildet und wird, wenn sie sich im Speicherzellenabschnitt 200M befindet, gegenüber, beispiels­ weise einer Wortleitung angeordnet und bildet hierdurch eine, mit der Wordline an mehreren Stellen elektrisch verbundene ( ) Anschlußschicht. Bezugszeichen 217 bezeichnet eine zweite Alu­ miniumschicht, die über der ersten Aluminiumschicht gebildet ist und, wenn sie im Speicherzellenabschnitt 200M angebracht ist, eine Anschlußschicht bildet, die beispielsweise an eine Bitleitung angeschlossen ist.
Ein Paar aus, an der Oberfläche des Halbleitersubstrats 200 gebildeten Source- und Drainzonen 218, 219 sind aus n-Typ Do­ tieratomdiffusionszonen für einen n-Kanal Transistor in einem äußeren Schaltungsabschnitt 200P zusammengesetzt. Eine Poly­ silizium-Gateelektrode 220 des Transistors des äußeren Schal­ tungsabschnitts 200P ist auf der Oberfläche des Halbleitersub­ strats 200 zwischen dem Paar aus Source- und Drainzonen, ge­ trennt durch eine Gateoxidschicht, gebildet und besteht aus Polysilizium. Ein Paar aus, auf der Oberfläche des Halbleiter­ substrats 200 gebildete Source- und Drainzonen 221, 222 beste­ hen aus p-Typ Dotieratomdiffusionszonen und bilden einen p- Kanal Transistor des äußeren Schaltungsabschnitts 200P mit einer, auf der Oberfläche des Halbleitersubstrats 200 zwischen dem Paar der Source- und Drainzonen gebildeten, und durch eine Gateoxidschicht getrennten Polysilizium-Gateelektrode 223.
Ein, aus Wolfram hergestellter und in den Kontaktlöchern der isolierenden Zwischenschichten 208, 209, 210 vergrabener, ver­ grabener Abschnitt 224 ist an Stellen der Source- und Drainzo­ nen 218, 219, 221, 222 der n-Kanal und p-Kanal Transistoren des äußeren Schaltungsabschnitts 200P gebildet, und bildet eine Anschlußschicht des zweiten Leiters, wobei die erste Alu­ miniumschicht 216 als hierzu angeschlossener Anschlußabschnitt dient.
Der derart gebildete dynamische Direktzugriffspeicher weist zwischen dem ersten und dem zweiten Leiter einen Kontaktab­ schnitt auf, in welchem die Trischicht Metallbarrierenschicht der vorliegenden Erfindung, mit einer Titansilizidschicht 7, einer Titannitridschicht 6 und einer thermischen Titannitrid­ schicht 12, gemäß der Ausführungsformen der Fig. 1 oder 9, wie im weiteren ausgeführt, angewendet wird.
  • (1) Einen Kontaktabschnitt zwischen einer der Source- und Drainzonen 202 des Transistors des Speicherzellenabschnitts 200M und der Bitleitung 212, wobei der erste Leiter aus dem Halbleitersubstrat 200 und der zweite Leiter aus der Bitlei­ tung 212 besteht.
  • (2) Einen Kontaktabschnitt zwischen der anderen Source- bzw. Drainzone 210 des Transistors des Speicherzellenabschnitts 200M und des Speicherknotens 213, wobei der erste Leiter aus dem Halbleitersubstrat 200 und der zweite Leiter aus dem Spei­ cherknoten 213 besteht.
  • (3) Kontaktabschnitte zwischen einer Anschlußschicht und den Source- und Drainzonen 218, 219, 221, 222 der p- oder n-Kanal Transistoren des äußeren Schaltungsabschnitts 200P, wobei der erste Leiter aus dem Halbleitersubstrat 200 und der zweite Leiter aus der, aus dem vergrabenen Abschnitt 224 und der, mit dem vergrabenen Abschnitt 224 elektrisch verbundenen, ersten Aluminiumschicht 216 zusammengesetzt ist.
  • (4) Ein Kontaktabschnitt zwischen der Bitleitung 212 und der zweiten Aluminiumschicht 217, wobei der erste Leiter aus der Bitleitung 212 und der zweite Leiter aus der zweiten Alumini­ umschicht 217 besteht.
Im, aus, der sich unter dem Speicherknoten 213 befindenden Bitleitung 212 und mit, der sich über der Zellplatte 215 be­ findenden ersten Aluminiumschicht 216 gebildeten dynamischen Direktzugriffspeicher werden elektrische Verbindungen zwi­ schen der Anschlußschicht mit einer ersten Aluminiumschicht 216 im äußeren Schaltungsabschnitt 200P und den Source- und Drainzonen 218, 219, 221, 222 der p-, bzw. n-Typ Transistoren des äußeren Schaltungsabschnitts 200P durch die Kontaktlöcher in der isolierenden Zwischenschicht 208, 209, 210 bewirkt. Da diese Kontaktlöcher sehr tief sind und hohe Längenverhältnisse aufweisen, können durch die Anwendung der vorliegenden Erfin­ dung signifikante Vorteile erzielt werden.
Es versteht sich von selbst, daß die Erfindung in zahlreichen anderen Kombinationen und Umgebungen eingesetzt werden kann.

Claims (14)

1. Halbleitereinrichtung mit:
einem ersten Leiter (1) mit einem Kontaktbereich auf dessen Oberfläche;
einer isolierenden Zwischenschicht (3), die auf der Oberfläche des ersten Leiters mit einem Kontaktloch, welches sich am Kon­ taktbereich des ersten Leiters befindet, gebildet ist;
einer Barrierenschicht (33) mit:
einer, auf dem Kontaktbereich des ersten Leiters gebilde­ ten Titansilizidschicht (7), die sich innerhalb des Kon­ taktlochs der isolierenden Zwischenschicht befindet;
einer, auf der Titansilizidschicht durch Kollimationssput­ tern gebildeten Titannitridschicht (6); und
einer, auf der Titannitridschicht gebildeten thermisch ni­ trierten Titanschicht (12); und
einen, auf einer Oberfläche der isolierenden Zwischenschicht gebildeten zweiten Leiter (10), der über die Barrierenschicht mit dem Kontaktbereich des ersten Leiters elektrisch verbunden ist.
2. Halbleitereinrichtung mit:
einem ersten Leiter (1) mit einem Kontaktbereich auf seiner Oberfläche;
eine isolierende Zwischenschicht (3) mit einer oberen Oberflä­ che, die auf dem ersten Leiter gebildet ist, wobei die isolie­ rende Zwischenschicht ein Kontaktloch aufweist, welches in der isolierenden Zwischenschicht gebildet ist und Oberflächen der isolierenden Zwischenschicht freilegt, wobei sich das Kontakt­ loch auf dem Kontaktbereich des ersten Leiters befindet und ein Längenverhältnis von wenigstens 2,5 aufweist;
eine, auf dem Kontaktbereich, der oberen Oberfläche der iso­ lierenden Zwischenschicht und den freigelegten Zwischenschich­ ten innerhalb des Kontaktlochs gebildete Mehrschichtstruktur, die aufweist:
  • (a) eine Barrierenschicht (33) mit:
    einer Titansilizidschicht (7) mit einer Dicke von ca. 5 nm bis ca. 20 nm, die auf, und in Kontakt mit dem Kontaktbe­ reich des ersten Leiters innerhalb des Kontaktlochs gebil­ det wird;
    einer ersten Titannitridschicht (6) mit säulenförmigen Körnern, die auf der Titansilizidschicht gebildet ist; und
    einer zweiten Titannitridschicht (12) mit partikelförmigen Körnern, die auf der ersten Titannitridschicht gebildet ist, wobei die Titansilizidschicht eine Dicke von ca. 5 bis ca. 20 nm aufweist und die Gesamtdicke der ersten und zweiten Titannitridschicht ca. 6 bis ca. 30 nm beträgt; und
  • (b) einen Isolationskontaktabschnitt mit:
    einer Titanschicht (5) auf der oberen Oberfläche der iso­ lierenden Zwischenschicht und den freigelegten Oberflächen der isolierenden Zwischenschicht im Kontaktloch oberhalb der Barrierenschicht, wobei die Titanschicht eine Dicke von ca. 15 bis ca. 50 nm aufweist;
    einer ersten Titannitridschicht (6) mit säulenformigen Körnern, die auf der Titanschicht gebildet ist; und
    eine zweite Titannitridschicht (12) mit partikelförmigen Körnern, die auf der ersten Titannitridschicht gebildet ist, wobei die erste und die zweite Titannitridschicht je­ weils eine Dicke von wenigstens 10 nm und eine Gesamtdicke von ca. 40 bis ca. 100 nm aufweisen; und
einen zweiten Leiter (10), der auf der Barrierenschicht gebil­ det ist und elektrisch über die Barrierenschicht mit dem Kon­ taktbereich des ersten Leiters verbunden ist.
3. Halbleitereinrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der erste Leiter (1) aus einem Halbleitersubstrat besteht, welches Silizium aufweist, und der Kontaktbereich (2a) des ersten Leiters zumindest einen Teil einer, an der Oberfläche des Halbleitersubstrats gebildeten Dotieratomdiffusionszone (2) darstellt.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß der erste Leiter (1) aus einer, auf der Oberfläche eines Halbleitersubstrats durch eine Isolati­ onsschicht gebildeten Anschlußschicht besteht.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß der zweite Leiter einen vergrabenen Abschnitt (9) und einen Anschlußabschnitt aufweist, wobei sich der vergrabene Abschnitt innerhalb des Kontaktlochs der iso­ lierenden Zwischenschicht befindet und elektrisch mit der Bar­ rierenschicht verbunden ist, und wobei der Anschlußabschnitt auf der Oberfläche der isolierenden Zwischenschicht gebildet ist und mit dem vergrabenen Abschnitt elektrisch verbunden ist.
6. Halbleitereinrichtung nach Anspruch 5, dadurch gekennzeich­ net, daß der vergrabene Abschnitt (9) des zweiten Leiters Wolfram aufweist und der Anschlußabschnitt Aluminium oder eine Aluminiumlegierung aufweist.
7. Mehrschichthalbleitereinrichtung mit einem ersten Leiter, der auf einem ersten Niveau gebildet und durch eine isolie­ rende Zwischenschicht getrennt ist, und einem zweiten Leiter, der auf einem zweiten Niveau gebildet ist, wobei der erste Leiter mit dem zweiten Leiter über eine Verbindung in einem Durchgangsloch der isolierenden Zwischenschicht elektrisch verbunden ist und wobei die Verbindung eine Barriereschicht aufweist, dadurch gekennzeichnet, daß die Barrierenschicht aufweist:
eine, auf wenigstens einem Ab­ schnitt des ersten Leiters gebildete Titansilizidschicht, eine erste, auf der Titansilizidschicht gebildete Titannitrid­ schicht; und
eine, auf der ersten Titannitridschicht gebildete thermisch nitrierte Titanschicht.
8. Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeich­ net, daß die erste Titannitridschicht säulenförmige Körner aufweist und die thermisch nitrierte Titanschicht partikelför­ mige Körner aufweist.
9. Halbleitereinrichtung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß das Längenverhältnis des Kontakt­ lochs wenigstens 2,5 beträgt.
10. Verfahren zur Herstellung einer Halbleitereinrichtung mit:
Bildung einer isolierenden Zwischenschicht (3) auf einer Ober­ fläche eines ersten Leiters, mit einem Kontaktbereich, wobei die isolierende Zwischenschicht einen obere Oberfläche auf­ weist;
Bildung eines Kontaktlochs (4) in der isolierenden Zwischen­ schicht, welches zumindest einen Teil des Kontaktbereichs des ersten Leiters sowie Oberflächen der isolierenden Zwischen­ schicht freilegt;
Bildung einer ersten Titanschicht (5) auf den freigelegten Oberflächen der isolierenden Zwischenschicht und des Kontakt­ bereichs des ersten Leiters, der sich innerhalb des Kontakt­ lochs der isolierenden Zwischenschicht befindet, durch Kolli­ mationssputtern;
Bildung einer Titannitridschicht (6) auf der ersten Titan­ schicht, durch Kollimationssputtern;
Bildung einer zweiten Titanschicht auf der Titannitridschicht durch Kollimationssputtern;
Wärmebehandlung in einer nitrierenden Atmosphäre zur Umwand­ lung der, den Kontaktbereich des ersten Leiters kontaktierende erste Titanschicht in eine Titansilizidschicht (7), und zur Umwandlung der zweiten Titanschicht in eine thermisch ni­ trierte Titanschicht; und
Bildung eines zweiten Leiters (10) auf der thermisch nitrier­ ten Titanschicht, welcher elektrisch mit der thermisch ni­ trierten Titanschicht verbunden ist.
11. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die nitrierende At­ mosphäre Stickstoff bzw. Ammoniak aufweist.
12. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß der zweite Leiter gebildet wird durch:
Bildung eines vergrabenen Abschnitts im Kontaktloch der iso­ lierenden Zwischenschicht, welche elektrisch mit der thermisch nitrierten Titanschicht verbunden ist; und
Bildung eines An­ schlußabschnitts, der elektrisch mit der thermisch nitrierten Titanschicht verbunden ist und sich auf der Oberfläche der isolierenden Zwischenschicht erstreckt.
13. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der erste Leiter aus einem Halbleitersubstrat besteht, welches Silizium aufweist, der vergrabene Abschnitt des zweiten Leiters Wolfram aufweist und der Anschlußabschnitt des zweiten Leiters Aluminium oder eine Aluminiumlegierung aufweist.
DE19522660A 1994-10-06 1995-06-22 Halbleitereinrichtung und Herstellungsverfahren derselben Ceased DE19522660A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6242981A JPH08107087A (ja) 1994-10-06 1994-10-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE19522660A1 true DE19522660A1 (de) 1996-04-11

Family

ID=17097125

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19522660A Ceased DE19522660A1 (de) 1994-10-06 1995-06-22 Halbleitereinrichtung und Herstellungsverfahren derselben

Country Status (4)

Country Link
US (1) US5565708A (de)
JP (1) JPH08107087A (de)
KR (1) KR0175206B1 (de)
DE (1) DE19522660A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0871218A2 (de) * 1997-04-11 1998-10-14 Applied Materials, Inc. Integrierte CVD/PVD Al-Planarisierung unter Verwendung von ultradünnen Keimbildungsschichten
EP1500133A1 (de) * 2002-04-29 2005-01-26 Infineon Technologies AG Verfahren zum füllen eines kontaktlochs

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP3443219B2 (ja) 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6969671B2 (en) * 1995-11-14 2005-11-29 Renesas Technology Corporation Semiconductor integrated device and method of fabrication thereof
US5846881A (en) * 1995-12-28 1998-12-08 Micron Technology, Inc. Low cost DRAM metallization
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US6686288B1 (en) 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5641710A (en) * 1996-06-10 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Post tungsten etch back anneal, to improve aluminum step coverage
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
US5963828A (en) * 1996-12-23 1999-10-05 Lsi Logic Corporation Method for tungsten nucleation from WF6 using titanium as a reducing agent
JP3751392B2 (ja) * 1996-12-27 2006-03-01 長野計器株式会社 半導体素子の電極構造およびその製造方法
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
US6355983B2 (en) * 1997-05-20 2002-03-12 Texas Instruments Incorporated Surface modified interconnects
US5994211A (en) * 1997-11-21 1999-11-30 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
WO1999027579A1 (en) * 1997-11-26 1999-06-03 Applied Materials, Inc. Damage-free sculptured coating deposition
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
TW357413B (en) * 1997-12-05 1999-05-01 United Microelectronics Corp Manufacturing process of transistors
TW383459B (en) * 1997-12-19 2000-03-01 United Microelectronics Corp Manufacturing method for bit line
US6143362A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Chemical vapor deposition of titanium
US6022800A (en) * 1998-04-29 2000-02-08 Worldwide Semiconductor Manufacturing Corporation Method of forming barrier layer for tungsten plugs in interlayer dielectrics
US20010055868A1 (en) 1998-05-22 2001-12-27 Madan Sudhir K. Apparatus and method for metal layer streched conducting plugs
US6277737B1 (en) 1998-09-02 2001-08-21 Micron Technology, Inc. Semiconductor processing methods and integrated circuitry
JP4074014B2 (ja) 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
US6451690B1 (en) * 2000-03-13 2002-09-17 Matsushita Electronics Corporation Method of forming electrode structure and method of fabricating semiconductor device
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
KR100440261B1 (ko) * 2001-12-22 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
DE10208728B4 (de) * 2002-02-28 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10208904B4 (de) * 2002-02-28 2007-03-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10209059B4 (de) * 2002-03-01 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements
US6900106B2 (en) * 2002-03-06 2005-05-31 Micron Technology, Inc. Methods of forming capacitor constructions
DE10214065B4 (de) * 2002-03-28 2006-07-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
CN100380625C (zh) * 2002-03-28 2008-04-09 先进微装置公司 在集成电路中含硅导体区域形成改良的金属硅化物部分的方法
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
KR100480913B1 (ko) * 2002-06-28 2005-04-07 주식회사 하이닉스반도체 적층된 티아이/티아이엔을 이용한 콘택 매립방법
DE10234931A1 (de) * 2002-07-31 2004-02-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
US6815235B1 (en) 2002-11-25 2004-11-09 Advanced Micro Devices, Inc. Methods of controlling formation of metal silicide regions, and system for performing same
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
US8288828B2 (en) * 2004-09-09 2012-10-16 International Business Machines Corporation Via contact structure having dual silicide layers
TWI397972B (zh) * 2005-08-26 2013-06-01 Hitachi Ltd Semiconductor device manufacturing method
KR100799119B1 (ko) * 2005-08-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 제조 방법
KR101100288B1 (ko) * 2005-12-02 2011-12-28 가부시키가이샤 알박 Ｃｕ막의 형성방법
US7407875B2 (en) * 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof
US8519541B2 (en) * 2008-08-14 2013-08-27 Macronix International Co., Ltd. Semiconductor device having plural conductive layers disposed within dielectric layer
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
KR101935007B1 (ko) * 2012-03-30 2019-01-04 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9281345B2 (en) * 2013-07-09 2016-03-08 Kabushiki Kaisha Toshiba Resistance change type memory device with three-dimensional structure
US9224675B1 (en) * 2014-07-31 2015-12-29 International Business Machines Corporation Automatic capacitance tuning for robust middle of the line contact and silicide applications
US9406554B2 (en) 2014-09-30 2016-08-02 International Business Machines Corporation Diffusion barrier layer formation
JP2016219491A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 Ｔｉ／ＴｉＮ積層膜の形成方法および半導体装置の製造方法
US10453747B2 (en) * 2017-08-28 2019-10-22 Globalfoundries Inc. Double barrier layer sets for contacts in semiconductor device
US10504834B2 (en) 2018-03-01 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure and the method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930655A1 (de) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH03154332A (ja) * 1989-11-10 1991-07-02 Fujitsu Ltd 半導体装置の製造方法
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
JPH04243181A (ja) * 1991-01-17 1992-08-31 Fujitsu Ltd 半導体レーザモジュール
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH05160070A (ja) * 1991-05-31 1993-06-25 Texas Instr Inc <Ti> 半導体装置の接点とその製法
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JPH05326426A (ja) * 1992-03-16 1993-12-10 Sony Corp 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法
JP3134520B2 (ja) * 1992-07-31 2001-02-13 ソニー株式会社 成膜装置
JPH0665731A (ja) * 1992-08-24 1994-03-08 Mitsubishi Electric Corp 半導体製造装置
JPH06204170A (ja) * 1993-01-07 1994-07-22 Seiko Epson Corp 半導体装置およびその製造方法
US5430328A (en) * 1994-05-31 1995-07-04 United Microelectronics Corporation Process for self-align contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930655A1 (de) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0871218A2 (de) * 1997-04-11 1998-10-14 Applied Materials, Inc. Integrierte CVD/PVD Al-Planarisierung unter Verwendung von ultradünnen Keimbildungsschichten
EP0871218A3 (de) * 1997-04-11 1999-07-07 Applied Materials, Inc. Integrierte CVD/PVD Al-Planarisierung unter Verwendung von ultradünnen Keimbildungsschichten
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
EP1500133A1 (de) * 2002-04-29 2005-01-26 Infineon Technologies AG Verfahren zum füllen eines kontaktlochs
US7390737B2 (en) 2002-04-29 2008-06-24 Infineon Technologies Ag Method for filling a contact hole and integrated circuit arrangement with contact hole
US7825510B2 (en) 2002-04-29 2010-11-02 Infineon Technologies Ag Method for filling a contact hole and integrated circuit arrangement with contact hole

Also Published As

Publication number Publication date
KR0175206B1 (ko) 1999-04-01
JPH08107087A (ja) 1996-04-23
US5565708A (en) 1996-10-15
KR960015742A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
DE19522660A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE4128421C2 (de) Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE19620022C2 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE69534636T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE4202294C2 (de) Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE4314360C2 (de) Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19505947A1 (de) Halbleitervorrichtung
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3929129A1 (de) Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19642740A1 (de) Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19608208B4 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE10041565A1 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE4423558A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE102019006099B4 (de) Stapelförmige Mehrfachsolarzelle mit einer ein Mehrschichtsystem umfassenden Metallisierung
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/532

8131 Rejection