JPH05326426A - 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法 - Google Patents

薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法

Info

Publication number
JPH05326426A
JPH05326426A JP4242535A JP24253592A JPH05326426A JP H05326426 A JPH05326426 A JP H05326426A JP 4242535 A JP4242535 A JP 4242535A JP 24253592 A JP24253592 A JP 24253592A JP H05326426 A JPH05326426 A JP H05326426A
Authority
JP
Japan
Prior art keywords
collimator
thin film
film processing
hole
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4242535A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4242535A priority Critical patent/JPH05326426A/ja
Publication of JPH05326426A publication Critical patent/JPH05326426A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】蒸着材料、スパッタ粒子、CVD原料ガス分
離、励起活性種等、薄膜加工に用いられる各種材料の流
れを制御するための治具、及びかかる治具を備えた薄膜
加工装置、及び薄膜加工方法を提供することにある。 【構成】治具は、真空又は減圧下で薄膜加工を行う薄膜
加工装置内に配設された薄膜加工用のコリメーター10
であって、薄膜加工用原材料を通過させるための、厚さ
方向に貫通し、規則的に配列された複数の貫通孔12を
有することを特徴とするコリメーターである。また、薄
膜加工装置は、かかる特徴を有するコリメーターを備え
ている。更に、薄膜加工方法は、かかる特徴を有する薄
膜加工装置を使用して、薄膜を加工することから成る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜加工のために使用
されるコリメーター、及びコリメーターを備えた薄膜加
工装置、更にかかる薄膜加工装置を使用した薄膜加工方
法に関する。ここで、コリメーターとは、真空又は減圧
下で薄膜加工を行う薄膜加工装置内で使用され、薄膜加
工用の各種原材料を通過させるための貫通孔を有する板
状の治具を指す。
【0002】
【従来の技術】薄膜の加工技術は、一般に、金属を含有
する材料を各種の基材に成膜するところの、蒸着法、ス
パッタ法、気相成長法(CVD法)等の薄膜成膜技術
と、基材に成膜された金属を含む材料をドライエッチン
グする各種のドライエッチング技術とに分類することが
できる。
【0003】半導体装置の高集積化に伴い、半導体装置
の製造プロセスにおける寸法ルールが微細化されつつあ
る。そのため、半導体装置の内部配線形成プロセスにお
いては、径が小さく且つ深さの深い、即ちアスペクト比
の大きい、コンタクトホール、スルーホールあるいはビ
ヤホール(以下、総称して接続孔と呼ぶ)を形成する必
要がある。接続孔は、通常、半導体基板や下層配線層の
上に形成された層間絶縁層に開口部を設け、かかる開口
部内を配線材料で埋め込むことによって形成される。
【0004】開口部内を配線材料で埋め込むための薄膜
加工技術の1つにスパッタ法がある。しかしながら、ス
パッタ法は、一般にステップカバレージが良くないた
め、開口部のアスペクト比が大きくなるに従い、開口部
の底部における配線材料の厚さの薄い部分で断線不良が
発生し易い。このカバレッジ不良は、配線材料から成る
スパッタ粒子が、開口部の側壁あるいは底部に形成され
る光学的に影の部分には多く堆積しないという、所謂シ
ャドウイング効果に起因する。そのため、開口部の内部
を配線材料でカバレッジ良く埋め込むプロセス技術が必
要不可欠になってきている。
【0005】このようなプロセス技術の中で、より量産
レベルでの実用化に近い技術として、半導体基板を高温
に加熱しながらスパッタ法によって配線材料で開口部を
埋め込む、所謂高温スパッタ法が検討されている。この
高温スパッタ法においては、半導体基板が高温に加熱さ
れているため、開口部内に堆積した配線材料も約400
°C以上融点以下まで加熱される。その結果、軟化した
配線材料が流動状態となり開口部内を流れることが可能
となる。この配線材料の流動状態は、実際に配線材料を
堆積させるべき下地によって大きく変化する。
【0006】高温スパッタ法においてアルミニウムある
いはアルミニウム合金(以下、単にアルミニウム等とも
いう)から成る配線材料を使用する場合、下地がアルミ
ニウム等と反応し易いチタン(Ti)のような物質から
成る場合には、アルミニウム等は下地と反応しながら下
地の表面全体に拡がり易い(即ち、濡れ性が良い)。こ
れに対して、下地が、SiO2、TiONのようなアル
ミニウム等と反応し難い物質から成る場合には、アルミ
ニウム等は下地の表面で小さく丸まってしまう。
【0007】従って、下地に対する配線材料の濡れ性の
良否が、配線材料の開口部への埋め込み特性に大きく影
響を与える。即ち、濡れが良い場合には、配線材料は、
開口部の側壁に沿って開口部内に拡がる。一方、濡れが
悪い場合には、開口部の上部で配線材料は丸まってしま
い、開口部の内部に拡がらない。実際、同一形状、同一
アスペクト比の開口部に、同一条件で、例えば、Al−
1%Siから成る配線材料を高温スパッタ法にて成膜し
ても、下地(開口部の側壁表面等)がTiの場合には配
線材料で開口部の内部は良好に埋め込まれるが、SiO
2の場合には良好には埋め込まれない。
【0008】薄膜成膜技術の1つである蒸着法は、蒸着
材料を乗せたヒーターあるいは蒸着材料を入れたボー
ト、るつぼ等を抵抗加熱、高周波加熱、電子ビーム加熱
等によって加熱し、蒸着材料を蒸発させ、基材にかかる
蒸着材料を被着させる。この蒸着法においても、蒸着材
料の良好なるステップカバレッジを得ること、あるいは
シャドウイング効果を無くすことは重要な課題である。
【0009】カバレッジ良く開口部内を配線材料で埋め
込む別の技術にCVD法がある。所謂、ブランケットタ
ングステンCVD法を例にとり、このブランケットタン
グステンCVD方法に適した減圧CVD装置の概要を図
10に示す。このCVD装置は、原料ガスを導入する原
料ガス導入口32が設けられたCVD反応室30を有
し、このCVD反応室30内には、支持台としてのサセ
プタ34上に載置された半導体基板36の表面にCVD
原料ガスを分配するためのシャワーヘッド38が設けら
れている。シャワーヘッド38は、直径2mm程度の貫
通孔をランダムに設けた厚さ1〜2mmのセラミック板
から成る。
【0010】ブランケットタングステンCVD法におい
ては、半導体基板36に形成された例えばSiO2から
成る層間絶縁層40にフォトリソグラフィ法及びリアク
ティブ・イオン・エッチング法で開口部42を形成す
る。次いで、層間絶縁層40及び開口部42内に、例え
ばTi/TiNから成るバリアメタル層44を形成し、
このバリアメタル層上にCVD法でタングステン層46
を形成する(図11参照)。その後、タングステン層4
6をエッチバックすることによって、開口部42にタン
グステンから成る配線材料が埋め込まれた接続孔が完成
する。
【0011】基材に成膜された金属を含む材料をドライ
エッチングするドライエッチング法には、化学反応及び
/又は物理反応を利用したプラズマエッチング法、スパ
ッタエッチング法、イオンビームエッチング法等の技術
がある。ドライエッチング法においては、基材に成膜さ
れた材料を精度良く所望の形状に加工することが重要な
課題である。
【0012】
【発明が解決しようとする課題】スパッタ法あるいは蒸
着法による成膜におけるシャドウイング効果は、スパッ
タ粒子あるいは蒸着材料の基材に対する入射角度が大き
な範囲に亙ることに起因する。入射角度を小さな範囲内
に納めることによって、シャドウイング効果を防止する
ことができ、スパッタ粒子あるいは蒸着材料のステップ
カバレッジが向上し、例えば、スパッタ粒子はより多く
開口部内に入り込むことができる。
【0013】高温スパッタ法にて開口部内を配線材料で
埋め込む場合、配線材料のカバレッジだけでなく、スパ
ッタ粒子を堆積させる下地がTiあるいはTiNから成
る場合には、下地のカバレッジも重要である。即ち、T
iあるいはTiNのステップカバレッジが悪い場合、図
12に示すように、例えばアルミニウム等から成る配線
材料50の下地52(例えばTiN)に対する濡れ性が
悪くなるので、配線材料の埋め込み性が悪くなり、ボイ
ド54が発生するからである。尚図12中、36は半導
体基板、40は層間絶縁層である。
【0014】上記図10に示した従来のCVD装置で
は、原料ガスのガス分子の方向性の制御は行われていな
いので、図11に示すように、開口部42内に堆積した
例えばタングステン層46にはボイド48が発生すると
いう問題がある。ボイドの発生原因は、タングステン層
46が、開口部の底部からも、側壁からもほぼ同一速度
で成長するため、タングステン層46の堆積が進むにつ
れて、開口部内のタングステン層で埋め込むべき空所の
アスペクト比が大きくなるからである。このような問題
を解決するためには、CVD法における原料ガス分子の
流れが、成膜すべき基材に対して均一に且つ出来るだけ
垂直に衝突する必要がある。
【0015】ドライエッチング法において、基材に成膜
された材料を微細な所望形状にエッチング加工するため
には、基材に対する励起活性種の流れを正確に制御する
必要がある。従来のドライエッチング装置においては、
励起活性種の方向性の物理的制御は行われていない。
【0016】従って、本発明の目的は、蒸着材料、スパ
ッタ粒子、CVD原料ガス分離、励起活性種等、薄膜加
工に用いられる各種材料(以下、単に薄膜加工原材料と
もいう)の流れを制御するための治具を提供することに
ある。
【0017】更に、本発明の目的は、長時間の操業にお
いても成膜速度等が低下することがなく、また、目詰ま
りを生じ難く、保守を頻繁に行う必要のない、薄膜加工
原材料の流れを制御するための治具を提供することにあ
る。
【0018】また、本発明の他の目的は、薄膜加工に用
いられる各種薄膜加工原材料の流れを制御するための治
具を備えた薄膜加工装置、及び薄膜加工方法を提供する
ことにある。
【0019】
【課題を解決するための手段】上記の目的を達成するた
めの治具は、真空又は減圧下で薄膜加工を行う薄膜加工
装置内に配設された薄膜加工用のコリメーターであっ
て、薄膜加工用原材料を通過させるための、厚さ方向に
貫通し、規則的に配列された複数の貫通孔を有すること
を特徴とするコリメーターによって具現化される。
【0020】貫通孔は、同心円状に配列することがで
き、あるいは又、三角形、四角形、六角形等の多角形、
正多角形、平行四辺形の稜(頂点)に配置すればよい。
【0021】コリメーターの厚さ方向における貫通孔の
断面形状は多角柱、円柱、切頭多角錐、切頭円錐とする
ことができるが、コリメーターのより好ましい実施態様
においては、コリメーターの厚さ方向における貫通孔の
断面形状が階段状である。これらの貫通孔の形状におい
ては、薄膜を成膜すべき基材に面する側における貫通孔
の開口面積は、反対側の貫通孔の開口面積と等しいか、
あるいは小さい。貫通孔の開口面積は、コリメーターに
設けられた貫通孔の位置に応じて変化させることもでき
る。また、貫通孔の軸線は、コリメーターの表面に対し
て垂直であっても、コリメーターに設けられた貫通孔の
位置に応じてコリメーターの表面に対する角度を適宜変
化させることもできる。
【0022】コリメーターの厚さ方向における貫通孔の
断面形状を階段状にすることによって、薄膜加工原材料
による貫通孔の閉塞を効果的に防止することができる。
この場合、踏面部分の数は1つ以上であればよい。蹴上
げ部分は垂直であっても、傾斜していてもよい。貫通孔
の側壁における踏面部分の位置や踏面部分の数、蹴上げ
部分の高さ(長さ)は、貫通孔が薄膜加工原材料によっ
て閉塞し難いように、適宜実験を行い決定することがで
きる。尚、貫通孔の軸線に垂直な面で貫通孔を切断した
ときの貫通孔断面を、円あるいは多角形、正多角形とす
ることができる。
【0023】貫通孔のアスペクト比は、薄膜加工すべき
条件に依存して適宜選択することができる。ここで、貫
通孔のアスペクト比を以下のように定義する。貫通孔の
軸線を通る平面を想定し、この平面によって切り取られ
る貫通孔の断面積が最大となるような平面Pmaxを設定
する。平面Pmaxによって切り取られた貫通孔の断面を
図6の(A)、(B)及び(C)に例示する。図6中、
破線は貫通孔の軸線を表す。軸線の両側の貫通孔側壁に
接する直線の内、軸線と交わる挟角(但し鋭角)が最大
となる直線をLmaxとする。軸線とこの直線Lmaxの挟角
をγとした場合、アスペクト比は、以下の式で定義され
る。 アスペクト比=cot(γ) 尚、図6中、10はコリメーター、12は貫通孔であ
る。
【0024】コリメーターの厚さ方向における断面形状
を階段状にした貫通孔を有する本発明のコリメーターを
スパッタ装置あるいは真空蒸着装置にて使用し、薄膜加
工原材料で開口部を埋め込む場合には、例えば、0.4
μm径の開口部のアスペクト比が2である場合、貫通孔
のアスペクト比も2前後であることが好ましい。
【0025】コリメーターの厚さ方向における貫通孔の
断面形状が多角柱、円柱、切頭多角錐、切頭円錐である
本発明のコリメーターをCVD装置あるいはドライエッ
チング装置にて使用し、薄膜加工する場合には、平面P
maxによって切り取られた貫通孔の断面において側壁に
相当する部分の長さが、薄膜加工原材料の平均自由行程
以上であることが望ましい。
【0026】コリメーターの厚さ方向における貫通孔の
断面形状が階段状である本発明のコリメーターをCVD
装置あるいはドライエッチング装置にて使用し、薄膜加
工する場合には、平面Pmaxによって切り取られた貫通
孔の断面において、側壁に相当する部分の内、基材に最
も近い蹴上げ部分の長さが、薄膜加工原材料の平均自由
行程以上であることが望ましい。
【0027】コリメーターは、厚さ10乃至15mm程
度のステンレススチール、アルミニウム、その他の金属
材料や、セラミック、樹脂等の成型加工可能な材料に貫
通孔を設けることによって作製することができる。ある
いは又、例えばステンレススチール等の金属材料から成
る、三角柱状、四角柱状、六角柱状等の中空ハニカムを
複数個スポット溶接することによって作製することもで
きる。コリメーターの有効面積は、薄膜加工すべき基材
の大きさに依存して適宜決定する。
【0028】本発明のコリメーターの好ましい一実施態
様によれば、コリメーターは複数のコリメーターから成
り、複数のコリメーターは、薄膜加工用原材料の流れに
対して交換可能に配置されている。
【0029】本発明のコリメーターの更に好ましい一実
施態様によれば、コリメーターにRFバイアスを印加す
る装置を更に具備している。この場合、コリメーターの
厚さ方向における貫通孔の断面形状を切頭円錐(テーパ
ー状)とし、薄膜を成膜すべき基材に面する側における
貫通孔の開口面積が反対側の貫通孔の開口面積よりも小
さいことが好ましい。
【0030】また、本発明の薄膜加工装置は、上記の特
徴を有する本発明のコリメーターを備えている。更に、
本発明の薄膜加工方法は、上記の特徴を有する本発明の
薄膜加工装置を使用して、薄膜加工することが特徴であ
る。あるいは又、コリメーターにRFバイアスを印加す
る装置が備えられている場合には、コリメーターにRF
バイアスを印加しつつ、薄膜加工することが特徴であ
る。
【0031】薄膜加工装置としては、各種の真空蒸着装
置、真空又は減圧下で操作される、スパッタ装置、CV
D装置あるいはドライエッチング装置を挙げることがで
きる。
【0032】真空蒸着装置は、本発明のコリメーターの
他に、蒸着材料を乗せるワイヤあるいは蒸着材料を入れ
るボート並びにるつぼ、及び抵抗加熱手段、高周波加熱
手段あるいは電子ビーム加熱手段から成る。スパッタ装
置としては、本発明のコリメーターを備えた、二極スパ
ッタ装置、三極又は四極スパッタ装置、マグネトロンス
パッタ装置、高周波スパッタ装置、リアクティブスパッ
タ装置、バイアススパッタ装置、非対称交流スパッタ装
置、ゲッタスパッタ装置等を挙げることができる。ま
た、CVD装置としては、本発明のコリメーターを備え
た、減圧CVD装置、プラズマCVD装置、光CVD装
置等を挙げることができる。更に、ドライエッチング装
置としては、本発明のコリメーターを備えた、円筒形、
平行平板形、イオンビーム形のドライエッチング装置等
を挙げることができる。
【0033】コリメーターが複数のコリメーターから成
る場合には、薄膜加工装置にはコリメーター交換部を備
え、このコリメーター交換部には、薄膜加工装置内部と
コリメーター交換部との間の連通を遮断可能なシール手
段を設けることが好ましい。複数のコリメーターは、例
えば、回転軸及び回転軸から放射状に延びるコリメータ
ー取付部から成るコリメーター取付装置に取り付けるこ
とができる。あるいは又、コリメーターが複数のコリメ
ーターから成る場合には、かかる複数のコリメーター
は、1枚の円盤状のプレートの所定の位置に各々のコリ
メーターが配置されたものとすることができる。
【0034】薄膜成膜方法としては、上述した各種の薄
膜加工装置を使用した、真空蒸着法、スパッタ法、CV
D法、ドライエッチング法を挙げることができる。スパ
ッタ法としては、二極スパッタ方式、三極又は四極スパ
ッタ方式、マグネトロンスパッタ方式、高周波スパッタ
方式、リアクティブスパッタ方式、バイアススパッタ方
式、非対称交流スパッタ方式、ゲッタスパッタ方式等を
挙げることができる。また、CVD法としては、減圧C
VD法、プラズマCVD法、光CVD法等を挙げること
ができる。更に、ドライエッチング法としては、励起ガ
スエッチング法、プラズマエッチング法、リアクティブ
・イオン・エッチング法、スパッタエッチング法、リア
クティブ・イオンビーム・エッチング法、イオンビーム
・スパッタ・エッチング法等を挙げることができる。
【0035】
【作用】本発明のコリメーターは、薄膜加工原材料の流
れを正確に制御し得るので、 (A) スパッタ法あるいは蒸着法による成膜におけ
る、シャドウイング効果の防止、優れたステップカバレ
ッジ (B) 各種CVD法における優れた成膜性 (C) ドライエッチング法における優れた微細加工性 を得ることができる。
【0036】本発明のコリメーターをスパッタ装置ある
いは真空蒸着装置に使用した場合、基材に対するスパッ
タ粒子あるいは蒸着材料の入射角度を小さくするために
は、コリメーターに設けられた貫通孔のアスペクト比を
大きくすればよい。貫通孔のアスペクト比を1.73に
すれば、基材に対するスパッタ粒子あるいは蒸着材料の
入射角度は±30度以内になり、貫通孔のアスペクト比
を5.67にすれば、入射角度は±10度以内となる。
しかしながら、貫通孔のアスペクト比が大きくなるに従
い、スパッタリングあるいは真空蒸着の条件によって
は、コリメーターの貫通孔に目詰まりが生じ易くなる場
合がある。
【0037】例えば、コリメーターに設けられた貫通孔
の側壁がコリメーターの表面に対して垂直の場合、スパ
ッタリングあるいは真空蒸着を長時間行うと、貫通孔に
スパッタ粒子や蒸着材料が付着し、薄膜加工すべき基材
に面していない側における貫通孔の開口面積が減少し、
所謂目詰まりが起こる場合がある(図7参照)。その結
果、次第に成膜速度が低下し、コリメーターの保守を頻
繁に行わなければならなくなる。尚、図7中、10はコ
リメーター、12は貫通孔、100は貫通孔に付着した
スパッタ粒子である。
【0038】本発明のコリメーターをCVD装置あるい
はドライエッチング装置に使用した場合にも、薄膜加工
条件によっては、薄膜加工原材料によってコリメーター
の貫通孔に目詰まりが生じる場合がある。
【0039】このような場合には、実質に貫通孔のアス
ペクト比を変えずに、しかも貫通孔の目詰まりを低減す
るために、コリメーターの貫通孔の厚さ方向の断面形状
を階段状とすることが望ましい。こうすることによっ
て、スパッタ粒子あるいは蒸着材料は、コリメーターの
貫通孔の側壁(即ち、階段状の貫通孔の蹴上げ部分)よ
りもコリメーター貫通孔の踏面部分に付着する。従っ
て、実質的に貫通孔のアスペクト比を保持したまま、即
ち、スパッタ粒子あるいは蒸着材料の基材に対する入射
角度範囲を一定の値に保持したまま、コリメーターの貫
通孔の目詰まりを発生し難くすることができる。
【0040】コリメーターにRFバイアスを印加するこ
とによって、貫通孔の目詰まりを一層発生し難くするこ
とができる。スパッタ粒子あるいは蒸着材料(以下、ス
パッタ粒子等ともいう)自体は大きなエネルギーでコリ
メーターに入射するわけではないので、貫通孔内を通過
するスパッタ粒子等は、貫通孔の内壁に付着したスパッ
タ粒子等を弾き飛ばすことができない。しかるに、例え
ば、コリメーターの厚さ方向における貫通孔の断面形状
を切頭円錐(テーパー状)とし、薄膜を成膜すべき基材
に面する側における貫通孔の開口面積を反対側の貫通孔
の開口面積よりも小さくする。そして、このコリメータ
ーにRFバイアスを印加すると、スパッタ粒子等は加速
されてエネルギーを有する状態で貫通孔内を通過し、貫
通孔の内壁に付着したスパッタ粒子等を弾き飛ばすこと
ができる。それ故、貫通孔の目詰まりを一層発生し難く
することができる。
【0041】
【実施例】
(実施例1)図1の(A)に本発明のコリメーターの平
面図を、図1の(B)に断面図を示す。本発明のコリメ
ーター10には、複数の貫通孔12が規則正しく配列さ
れている。貫通孔12の配列状態は正六角形とした。図
2に斜視図を示す、ステンレススチール製の正六角形の
中空のハニカムを複数個スポット溶接して、コリメータ
ー10を作製した。ハニカムの外接円の直径は9.53
mm(3/8インチ)、高さは12.7mm(1/2イ
ンチ)である。8インチの半導体ウエハをスパッタリン
グする場合、直径約12インチのコリメーターを使用し
た。貫通孔のアスペクト比は1.33である。
【0042】図1及び図2に示したコリメーターを使用
したスパッタ装置20の概要を図3に示す。図3におい
て、10はコリメーター、22は例えばTiから成るタ
ーゲット、24は薄膜を成膜すべき基材、26は基材を
加熱するためのヒーターブロックである。スパッタ粒子
等の薄膜加工原材料において、図6の(A)に示す角度
γより大きい角度でコリメーター10の貫通孔12に入
射する薄膜加工原材料は、コリメーター10によって遮
蔽され、基材24に到達しない。これによって、薄膜加
工原材料の基材に対する入射角度は、基材の法線を中心
に或る角度範囲、即ち0乃至γ度に制限される。その結
果、カバレッジの向上を図ることができる。
【0043】(実施例2)本発明の好ましい一実施態様
におけるコリメーターの貫通孔の断面図を図4に示す。
コリメーターの厚さ方向における貫通孔の断面形状は階
段状である。そして、薄膜加工をすべき基材に面した側
14Bのコリメーターの貫通孔の開口面積は、基材に面
していない側14Aのコリメーターの貫通孔の開口面積
よりも小さい。図4の貫通孔の断面図においては、貫通
孔の1つを図示したが、コリメーター10にはかかる断
面形状を有する貫通孔が規則的に多数設けられている。
貫通孔は、正六角形の稜(頂点)上に配置されている。
【0044】貫通孔は踏面部分16を有する。貫通孔
は、2カ所の蹴上げ部分18A,18Bを有する。貫通
孔の軸線に垂直方向の貫通孔の断面は正六角形である。
薄膜加工をすべき基材に面した側14Bのコリメーター
の貫通孔の開口部の直径(正六角形の外接円の直径。以
下同じである)を3.18mm(1/8インチ)とし
た。また、基材に面していない側14Aのコリメーター
の貫通孔の開口部の直径を9.53mm(3/8イン
チ)とした。また、踏面部分16の内径を3.18mm
(1/8インチ)とした。更に、蹴上げ部分18A,1
8Bの各々の長さを、6.35mm(1/4インチ)、
6.35mm(1/4インチ)とした。貫通孔のアスペ
クト比は2である。
【0045】マルチチャンバー方式の枚葉式スパッタ装
置を使用し、図3に示すようにチタン(Ti)から成る
スパッタターゲット22と半導体基板24との間に図4
に示したコリメーターを設置して、以下の条件でTiを
成膜した。不純物拡散領域が形成された半導体基板上に
は、従来の方法に基づき、例えばSiO2から成る層間
絶縁層をCVD法で堆積させ、層間絶縁層にはフォトリ
ソグラフィ法及びリアクティブ・イオン・エッチング法
で開口部が形成されている。Tiの成膜条件は、層間絶
縁層に形成された開口部の側壁に5nm以上のチタン薄
膜が形成される条件とした。 成膜パワー 4kW スパッタ圧力 0.4Pa 基板加熱温度 150°C プロセスガス Ar:100sccm 成膜速度 0.03〜0.1μm/分 尚、コリメーターの貫通孔のアスペクト比が大きい程、
成膜速度は遅くなる。
【0046】その後、真空を破らずに連続して他のチャ
ンバでAl−1%Siから成るアルミニウム合金を、以
下の条件の高温スパッタ法に従って成膜した。尚、この
アルミニウム合金のスパッタリングに際しては、チャン
バ内にコリメーターを設けても、設けなくともよい。コ
リメーターを設けなくとも、チタンが層間絶縁層に設け
られた開口部内にカバレッジよく充分成膜されているの
で、アルミニウム合金の埋め込みは良好に行われた。 成膜パワー 10kW スパッタ圧力 0.04Pa 基板加熱温度 500°C プロセスガス Ar:40sccm 成膜速度 0.3〜0.9μm/分
【0047】層間絶縁層に形成された開口部が、より大
きなアスペクト比を有している場合、コリメーターの貫
通孔のアスペクト比を大きくすればよく、その後の高温
スパッタ法による配線材料の埋め込みも良好となる。
【0048】図4に示したコリメーターを備えたスパッ
タ装置を用いて、成膜を行ったところ、図1及び図2に
示したコリメーターより、目詰まりが低減し、コリメー
ターのメンテナンス頻度を下げることができた。
【0049】(実施例3)配線材料のスパッタリング
時、配線材料の濡れ性を改善するために、酸素を殆ど含
まないTiN層を下地として形成することが有効である
ことが確認されている。従って、図4に示したコリメー
ター及び図3に示したスパッタ装置20を用いて、以下
の条件のスパッタ法により、TiNを層間絶縁層に形成
された開口部の側壁に厚く成膜した。 成膜パワー 5kW スパッタ圧力 0.4Pa 基板加熱温度 150°C プロセスガス Ar/N2=40/70sccm 成膜速度 0.01〜0.04μm/分 そして真空を破らずに連続して他のチャンバでAl−1
%Siから成るアルミニウム合金を、実施例2と同様の
条件で高温スパッタ法によって成膜した。
【0050】実施例3においても、TiNが開口部にカ
バレッジ良く成膜されるので、アルミニウム合金の開口
部への埋め込みも良好であり、又、コリメーターの保守
頻度も少なくなった。
【0051】(実施例4)図8の(A)に、複数のコリ
メーター10を備えたコリメーター板210の平面図を
示す。また、図8の(B)に、かかるコリメーター板2
10を備えたスパッタ装置200の一部断面図を示す。
このコリメーター板210は、ステンレススチールの円
盤から構成され、所定の領域に3つのコリメーター10
が設けられている。また、各々のコリメーター10には
貫通孔12が設けられている。貫通孔12は同心円周上
に規則的に配置されており、コリメーターの厚さ方向に
おける貫通孔の断面形状は円柱状である。尚、コリメー
ターの数に制限はない。コリメーター板210の中心部
には回転軸220が取り付けられており、回転軸220
にはモータ224が取り付けられている。コリメーター
板210はモータ224によって回転可能であり、従っ
て、コリメータ10は薄膜加工用原材料の流れに対して
交換可能である。尚、202はスパッタチャンバ、22
6はスパッタカソード、228は排気ポートである。
【0052】(実施例5)図8の(A)とは別の複数の
コリメーターから成るコリメーター装置310の平面図
を図9の(A)に示す。また、図9の(B)に、かかる
コリメーター装置310を備えたスパッタ装置300の
一部断面図を示す。2つのコリメーター10はステンレ
ススチール製であり、各々のコリメーター10には、コ
リメーターの厚さ方向における断面形状が六角柱状の貫
通孔12が設けられている。尚、コリメーターは3つ以
上であってもよい。コリメーター装置310の中心部は
回転軸320に取り付けられ、回転軸320にはモータ
324が取り付けられている。コリメーター10は回転
軸320から放射状に延びるコリメーター取付部から成
るコリメーター取付装置322に取り付けられている。
【0053】図9の(B)に示したスパッタ装置300
には、コリメーター交換部330が更に設けられてい
る。コリメーター交換部330は、スパッタチャンバ3
02とコリメーター交換部330との間の連通を遮断可
能なシール手段332,334を備えている。シール手
段332,334は、例えばコリメーター10が図9の
(B)に示す位置に来たとき、図示していない移動機構
により上昇及び下降させられ、コリメーター10を真空
シールできる構造を有する。こうして、コリメーター1
0をシール手段332,334によって真空シールして
コリメーター交換部330とスパッタチャンバ302と
の連通を遮断した後、コリメーター交換部330のみを
大気に解放し、図示していない交換ドアを開けて目詰ま
りしたコリメーターを交換する。この後、コリメーター
交換部330を真空引きし、シール手段332,334
を下降及び上昇させる。これによりスパッタチャンバ3
02を大気に解放することなく、目詰まりしたコリメー
ターを交換できるので、遮蔽板交換後の真空引き時間を
大幅に短縮することができる。
【0054】(実施例6)図6の(B)に示した断面形
状を有する貫通孔を設けたコリメーターを使用した、ス
パッタ装置60の概要を図5に示す。このコリメーター
10の厚さ方向における貫通孔の断面形状は切頭円錐
(テーパー状)であり、薄膜を成膜すべき基材に面する
側における貫通孔の開口面積は反対側の貫通孔の開口面
積よりも小さい。貫通孔の軸線と垂直方向の断面形状
を、例えば円形とすることができる。貫通孔は、例えば
正三角形の頂点上に多数配置されている。このコリメー
ター10には、13.56MHzのRFバイアスを印加
できる装置62が備えられている。スパッタ装置60の
構成は、図3に示したスパッタ装置20と同様である。
【0055】図5に示したスパッタ装置60を用い、チ
タン(Ti)から成るスパッタターゲット22と半導体
基板24との間に図6の(B)に断面を示したコリメー
ター10を設置して、以下の条件でTiを成膜した。不
純物拡散領域が形成された半導体基板上には、実施例1
と同様に、例えばSiO2から成る層間絶縁層が形成さ
れ、この層間絶縁層には開口部が形成されている。Ti
の成膜条件は、層間絶縁層に形成された開口部の側壁に
5nm以上のチタン薄膜が形成される条件とした。 成膜パワー 4kW スパッタ圧力 0.4Pa コリメーターRFバイアス 100W 基板加熱温度 150°C プロセスガス Ar:100sccm 成膜速度 0.03〜0.1μm/
分 尚、コリメーターの貫通孔のアスペクト比が大きい程、
成膜速度は遅くなる。
【0056】その後、真空を破らずに連続して他のチャ
ンバでAl−1%Siから成るアルミニウム合金を、実
施例2と同様の条件の高温スパッタ法に従って成膜し
た。尚、このアルミニウム合金のスパッタリングに際し
ては、チャンバ内にコリメーターを設けても、設けなく
ともよい。コリメーターを設けなくとも、チタンが層間
絶縁層に設けられた開口部内にカバレッジよく充分成膜
されているので、アルミニウム合金の埋め込みは良好に
行われた。
【0057】コリメーターにRFバイアスを印加するこ
とによって、貫通孔の目詰まりを一層少なくすることが
でき、コリメーターのメンテナンス頻度を一層下げるこ
とができた。
【0058】(実施例7)実施例6と同じスパッタ装置
60及びコリメーター10を用いて、以下の条件のスパ
ッタ法により、TiNを層間絶縁層に形成された開口部
の側壁に厚く成膜した。 成膜パワー 5kW スパッタ圧力 0.4Pa コリメーターRFバイアス 100W 基板加熱温度 150°C プロセスガス Ar/N2=40/70s
ccm 成膜速度 0.01〜0.04μm
/分 そして真空を破らずに連続して他のチャンバでAl−1
%Siから成るアルミニウム合金を、実施例2と同様の
条件で高温スパッタ法によって成膜した。
【0059】実施例7においても、TiNが開口部にカ
バレッジ良く成膜されるので、アルミニウム合金の開口
部への埋め込みも良好であり、又、コリメーターの保守
頻度は一層少なくなった。
【0060】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。コリメーターの大きさ、材質、厚さ、あるいは
貫通孔の各種のパラメーターは、使用する装置及び方法
に適したものに適宜変更することができる。例えば、本
発明の薄膜加工装置が真空蒸着装置から成る場合、本発
明のコリメーターを、蒸着材料源と、蒸着材料を被着さ
せる基材との間に設ければよい。本発明の薄膜加工装置
が各種のCVD装置あるいはドライエッチング装置から
成る場合、本発明のコリメーターを、薄膜加工すべき基
材の上方に設ければよい。例えば、図10に示した減圧
CVD装置においては、シャワーヘッド38の代わりに
本発明のコリメーターを使用すればよい。
【0061】
【発明の効果】本発明のコリメーター、及び薄膜加工装
置並びに薄膜加工方法においては、薄膜加工原材料の流
れを正確に制御し得るので、(A)スパッタ法あるいは
蒸着法による成膜における、シャドウイング効果の防
止、優れたステップカバレッジ、(B)各種CVD法に
おける優れた成膜性、(C)ドライエッチング法におけ
る優れた微細加工性、を得ることができる。また、本発
明の好ましい実施態様におけるコリメーターにおいて
は、コリメーターの貫通孔の目詰まりが低減し、コリメ
ーターの保守頻度も少なくすることができる。従って、
高い生産性にて薄膜加工を行うことができる。更に、本
発明の好ましい別の実施態様におけるコリメーターにお
いては、コリメーターの貫通孔に目詰まりが生じた場
合、容易に新しいコリメーターに交換することができ
る。
【0062】また、コリメーターにRFバイアスを印加
する装置を備えることにより、コリメーターの貫通孔の
目詰まりを一層低減させることができ、コリメーターの
保守頻度も一層少なくすることができる。
【図面の簡単な説明】
【図1】本発明のコリメーターの一実施例の平面図及び
断面図である。
【図2】本発明のコリメーターを構成する正六角形の中
空ハニカムの斜視図である。
【図3】本発明の薄膜加工装置の概要を示す図である。
【図4】本発明のコリメーターの別の実施例における1
つの貫通孔の拡大断面図である。
【図5】コリメーターにRFバイアス装置を取り付けた
本発明の薄膜加工装置の概要を示す図である。
【図6】コリメーターの貫通孔の断面を示す図である。
【図7】コリメーターの貫通孔の目詰まり状態を模式的
に表した図である。
【図8】本発明のコリメーターの更に別の実施例の平面
図及び薄膜加工装置の模式的な断面図である。
【図9】本発明のコリメーターの更に別の実施例の平面
図及び薄膜加工装置の模式的な断面図である。
【図10】従来の減圧CVD装置の概要を示す図であ
る。
【図11】従来のブランケットタングステンCVD法に
よる接続孔の形成方法を説明するための、半導体素子の
模式的な一部断面図である。
【図12】従来のスパッタ法による問題点を示す図であ
る。
【符号の説明】
10 コリメーター 12 貫通孔 16 踏面部分 18A,18B 蹴上げ部分 20,60 スパッタ装置 22 ターゲット 24 薄膜を成膜すべき基材 26 ヒーターブロック 30 CVD反応室 32 原料ガス導入口 34 サセプタ 36 半導体基板 38 シャワーヘッド 40 層間絶縁層 42 開口部 44 バリアメタル層 46 タングステン層 48 ボイド 50 配線材料 52 下地 54 ボイド 62 RFバイアス装置 200,300 スパッタ装置 202,302 スパッタチャンバ 210 コリメーター板 220,320 回転軸 224,324 モータ 310 コリメーター装置 322 コリメーター取付装置 330 コリメーター交換部 332,334 シール手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 21/285 Z 9055−4M

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】真空又は減圧下で薄膜加工を行う薄膜加工
    装置内に配設された薄膜加工用のコリメーターであっ
    て、 薄膜加工用原材料を通過させるための、厚さ方向に貫通
    し、規則的に配列された複数の貫通孔を有することを特
    徴とするコリメーター。
  2. 【請求項2】コリメーターの厚さ方向における前記貫通
    孔の断面形状は階段状であり、薄膜を成膜すべき基材に
    面する側における貫通孔の開口面積は、反対側の貫通孔
    の開口面積よりも小さいことを特徴とする請求項1に記
    載のコリメーター。
  3. 【請求項3】複数のコリメーターから成り、該複数のコ
    リメーターは、薄膜加工用原材料の流れに対して交換可
    能に配置されていることを特徴とする請求項1又は請求
    項2に記載のコリメーター。
  4. 【請求項4】RFバイアスを印加する装置を具備してい
    ることを特徴とする請求項1乃至請求項3のいずれか1
    項に記載のコリメーター。
  5. 【請求項5】請求項1乃至請求項3のいずれか1項に記
    載されたコリメーターを備えた薄膜加工装置。
  6. 【請求項6】請求項4に記載されたコリメーターを備え
    た薄膜加工装置。
  7. 【請求項7】請求項5に記載された薄膜加工装置を使用
    して、薄膜加工することを特徴とする薄膜加工方法。
  8. 【請求項8】請求項6に記載された薄膜加工装置を使用
    して、コリメーターにRFバイアスを印加しつつ、薄膜
    加工することを特徴とする薄膜加工方法。
JP4242535A 1992-03-16 1992-08-20 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法 Pending JPH05326426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4242535A JPH05326426A (ja) 1992-03-16 1992-08-20 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8926992 1992-03-16
JP4-89269 1992-03-16
JP4242535A JPH05326426A (ja) 1992-03-16 1992-08-20 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法

Publications (1)

Publication Number Publication Date
JPH05326426A true JPH05326426A (ja) 1993-12-10

Family

ID=13966037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4242535A Pending JPH05326426A (ja) 1992-03-16 1992-08-20 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法

Country Status (1)

Country Link
JP (1) JPH05326426A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516403A (en) * 1994-12-16 1996-05-14 Applied Materials Reversing orientation of sputtering screen to avoid contamination
US5565708A (en) * 1994-10-06 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising composite barrier layer
US5658438A (en) * 1995-12-19 1997-08-19 Micron Technology, Inc. Sputter deposition method for improved bottom and side wall coverage of high aspect ratio features
US5757879A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Tungsten absorber for x-ray mask
US5985103A (en) * 1995-12-19 1999-11-16 Micron Technology, Inc. Method for improved bottom and side wall coverage of high aspect ratio features
US6482301B1 (en) 1998-06-04 2002-11-19 Seagate Technology, Inc. Target shields for improved magnetic properties of a recording medium
KR100474983B1 (ko) * 1997-05-26 2005-04-14 삼성전자주식회사 반도체장치제조에사용되는콜리메이터(collimator)를이용한스퍼터링(sputtering)장치
JP2012054266A (ja) * 2010-08-31 2012-03-15 Kyocera Corp ガスノズルおよびその製造方法
CN115161594A (zh) * 2022-08-02 2022-10-11 上海陛通半导体能源科技股份有限公司 可改善深孔填充的镀膜设备及方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565708A (en) * 1994-10-06 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising composite barrier layer
US5516403A (en) * 1994-12-16 1996-05-14 Applied Materials Reversing orientation of sputtering screen to avoid contamination
US5757879A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Tungsten absorber for x-ray mask
US5658438A (en) * 1995-12-19 1997-08-19 Micron Technology, Inc. Sputter deposition method for improved bottom and side wall coverage of high aspect ratio features
US5985103A (en) * 1995-12-19 1999-11-16 Micron Technology, Inc. Method for improved bottom and side wall coverage of high aspect ratio features
KR100474983B1 (ko) * 1997-05-26 2005-04-14 삼성전자주식회사 반도체장치제조에사용되는콜리메이터(collimator)를이용한스퍼터링(sputtering)장치
US6482301B1 (en) 1998-06-04 2002-11-19 Seagate Technology, Inc. Target shields for improved magnetic properties of a recording medium
JP2012054266A (ja) * 2010-08-31 2012-03-15 Kyocera Corp ガスノズルおよびその製造方法
CN115161594A (zh) * 2022-08-02 2022-10-11 上海陛通半导体能源科技股份有限公司 可改善深孔填充的镀膜设备及方法

Similar Documents

Publication Publication Date Title
US5022979A (en) Electrode for use in the treatment of an object in a plasma
KR100761592B1 (ko) 경사진 스퍼터링 타겟 및 그 제조 방법
EP0440377B1 (en) Collimated deposition apparatus and method
JP5427171B2 (ja) 洗浄チャンバ及び前記洗浄チャンバのための天井電極
EP0544648B1 (en) Method for forming a planarized Al thin film
US5650052A (en) Variable cell size collimator
JPH08124857A (ja) スパッタ装置とその装置を用いた半導体装置の製造方法
JP2002505804A (ja) 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置
WO1994025976A1 (en) Method of making field emission tips using physical vapor deposition of random nuclei as etch mask
KR100221048B1 (ko) 스퍼터링 장치
KR100243785B1 (ko) 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법
JPH05326426A (ja) 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法
US11515124B2 (en) Showerhead faceplate having flow apertures configured for hollow cathode discharge suppression
JPH05263222A (ja) 薄膜加工用コリメーター、及び薄膜加工装置並びに薄膜加工方法
JPH05320891A (ja) スパッタリング装置
JPH07113172A (ja) 薄膜加工用コリメーター、薄膜加工装置、薄膜加工方法並びに半導体装置の配線形成方法
JPH07221019A (ja) 平行化付着装置
JPH1041251A (ja) Cvd装置およびcvd方法
JP7128024B2 (ja) スパッタリング装置及びコリメータ
JPH0625844A (ja) 成膜装置及びターゲット材料
KR200396090Y1 (ko) 공정 잔류물이 부착되는 표면을 갖는 기판 공정 챔버 부품
JP3979745B2 (ja) 成膜装置、薄膜形成方法
JPWO2004047160A1 (ja) 半導体装置の製造方法
JPH11158617A (ja) スパッタリング方法およびスパッタリング装置
JPH08260139A (ja) 成膜用コリメータ、成膜装置及び電子装置の製造方法