JP7128024B2 - スパッタリング装置及びコリメータ - Google Patents

スパッタリング装置及びコリメータ Download PDF

Info

Publication number
JP7128024B2
JP7128024B2 JP2018089587A JP2018089587A JP7128024B2 JP 7128024 B2 JP7128024 B2 JP 7128024B2 JP 2018089587 A JP2018089587 A JP 2018089587A JP 2018089587 A JP2018089587 A JP 2018089587A JP 7128024 B2 JP7128024 B2 JP 7128024B2
Authority
JP
Japan
Prior art keywords
substrate
target
processed
partition plates
collimator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018089587A
Other languages
English (en)
Other versions
JP2019196507A (ja
Inventor
慶一郎 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2018089587A priority Critical patent/JP7128024B2/ja
Publication of JP2019196507A publication Critical patent/JP2019196507A/ja
Application granted granted Critical
Publication of JP7128024B2 publication Critical patent/JP7128024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、スパッタリング装置及びコリメータに関し、より詳しくは、高アスペクト比を有する凹部の内面に薄膜を成膜するのに適したものに関する。
半導体デバイスの製造工程には、ビアホールやコンタクトホールやトレンチ(溝部)といった凹部の内面(内壁面及び底面)に薄膜を成膜する工程があり、このような成膜にスパッタリング装置を用いることが一般に知られている。このようなスパッタリング装置は例えば特許文献1で知られている。このものは、成膜しようとする薄膜に応じて適宜選択されるターゲットが設けられた真空チャンバと、真空チャンバ内にターゲットに対向させて被処理基板を保持するステージとを備える。そして、真空チャンバ内にプラズマを形成してターゲットをスパッタリングし、ターゲットから飛散したスパッタ粒子を凹部内面を含む基板表面に付着、堆積させて薄膜が成膜される。
ここで、被処理基板が例えばシリコンウエハ(以下、単に「基板」という)のように円形の輪郭を持つ場合、従来例のスパッタリング装置では、例えば膜厚分布の均一性を図るために、ターゲットもまた円形の輪郭を持つと共に基板より大きい輪郭を持つように製作し、基板中心とターゲット中心とが同一線上に位置するように真空チャンバ内に設置することが一般である。ここで、ターゲットが設置される真空チャンバのサイズを考慮すると、基板に比べてターゲットを十分に大型化することは難しい。このため、このようなスパッタリング装置により凹部が予め形成された基板に対して成膜すると、基板の外縁部の凹部においては、基板の外側から入射するスパッタ粒子の入射量が基板の中心側から入射するスパッタ粒子の入射量よりも少なくなり、所謂カバレッジの非対称性が大きくなる。
このような基板外縁部におけるカバレッジの非対称性を抑制するために、基板表面内の一方向を左右方向として、基板がターゲットに対して左右方向にオフセットされるようにステージを配置し、成膜中、ステージを駆動手段により回転させて基板をその中心を回転中心として回転させ、ターゲットと基板との間に基板の外縁部を被覆するように遮蔽板を設けたものが例えば特許文献2で知られている。然し、このような構成のスパッタリング装置では、基板外縁部の凹部において基板の中心側から入射するスパッタ粒子の入射量は少なく調整されて非対称性を小さくできるものの、基板の径方向で膜厚の均一性よく成膜することができないという問題がある。
特開2010-111892号公報 特開2003-16863号公報
本発明は、上記に鑑み、被処理基板の外縁部における凹部のカバレッジの非対称性を小さくできるという機能を損なうことなく、被処理基板の径方向で膜厚の均一性よく成膜することができるスパッタリング装置及びコリメータを提供することをその課題とするものである。
上記課題を解決するために、ターゲットが設けられる真空チャンバと、真空チャンバ内でターゲットに対向配置させる被処理基板と、被処理基板をその中心を回転中心として回転駆動する駆動手段とを備え、ターゲットと被処理基板との間にプラズマ雰囲気を形成してターゲットをスパッタリングし、ターゲットから飛散するスパッタ粒子を被処理基板の表面に付着、堆積させて所定の薄膜を成膜する本発明のスパッタリング装置は、被処理基板からターゲットに向かう方向を上、ターゲットから被処理基板に向かう方向を下、被処理基板表面内の一方向を左右方向として、被処理基板がターゲットに対して左右方向にオフセットされ、被処理基板とターゲットとの間に、ターゲットから飛散するスパッタ粒子のうち、所定角以下で被処理基板表面に斜入射するものの被処理基板への到達を規制するコリメータを更に備え、ターゲット及び被処理基板が夫々円形の輪郭を持つと共にターゲットが被処理基板より大きい輪郭を持ち、前記コリメータは、上下方向に所定高さを有する第1仕切り板と第2仕切り板とを備え、ターゲットの中央部を起点とし、第1仕切り板が起点から少なくともターゲットの外縁部までのびると共に、この第1仕切り板の複数枚が周方向に45度以上の所定角度で配置され、少なくとも2枚の第2仕切り板が、ターゲット中心から、このターゲットの半径より小さい所定半径の第1仮想円周上に夫々位置するように配置されるとともに、少なくとも2枚の第2仕切り板が、第1仮想円周よりも半径が小さい第2仮想円周上に夫々位置するように配置され、前記第1仕切り板が45度または60度間隔で等間隔に配置され、前記所定半径が最大の前記第1仮想円周上に位置する第2仕切り板のうち、被処理基板のオフセット方向前側に位置するものとその周方向両側に夫々位置するものとを除き、省略したことを特徴とする。
本発明によれば、被処理基板の表面全体に亘って形成される高アスペクト比の凹部の内面に所定の薄膜を成膜する場合を例に説明すると、被処理基板とターゲットとの間に設けたコリメータにより、被処理基板の径方向で被処理基板表面に入射するスパッタ粒子の入射量が調整されるため、被処理基板の径方向で膜厚の均一性よく成膜することができる。しかも、被処理基板周縁部の凹部に対して基板中心側から入射するスパッタ粒子の入射量が調整されるため、被処理基板周縁部におけるカバレッジの非対称性を小さくできるという機能が損なわれることはない。
また、本発明によれば、ターゲットのエロージョン領域に応じて第1及び第2の両仕切り板を適宜配置することで、被処理基板の径方向でより一層膜厚の均一性よく成膜することができると共に、カバレッジの非対称性をより一層小さくすることができる。尚、本発明は、被処理基板のオフセット方向前側の外縁部とターゲットの外縁部とが上下方向で合致している場合に好適に適用することができる。
また、上記課題を解決するために、ターゲットが設けられる真空チャンバと、真空チャンバ内でターゲットに対向配置させる被処理基板と、被処理基板をその中心を回転中心として回転駆動する駆動手段とを備え、ターゲットと被処理基板との間にプラズマ雰囲気を形成してターゲットをスパッタリングし、ターゲットから飛散するスパッタ粒子を被処理基板の表面に付着、堆積させて所定の薄膜を成膜する本発明のスパッタリング装置は、被処理基板からターゲットに向かう方向を上、ターゲットから被処理基板に向かう方向を下、被処理基板表面内の一方向を左右方向として、被処理基板がターゲットに対して左右方向にオフセットされ、被処理基板とターゲットとの間に、ターゲットから飛散するスパッタ粒子のうち、所定角以下で被処理基板表面に斜入射するものの被処理基板への到達を規制するコリメータを更に備え、ターゲット及び被処理基板が夫々円形の輪郭を持つと共にターゲットが被処理基板より大きい輪郭を持ち、前記コリメータは、上下方向に所定高さを有する第1仕切り板と第2仕切り板とを備え、ターゲットの中央部を起点とし、第1仕切り板が起点から少なくともターゲットの外縁部までのびると共に、この第1仕切り板の複数枚が周方向に45度以上の所定角度で配置され、少なくとも2枚の第2仕切り板が、ターゲット中心から、このターゲットの半径より小さい所定半径の第1仮想円周上に夫々位置するように配置されるとともに、少なくとも2枚の第2仕切り板が、第1仮想円周よりも半径が小さい第2仮想円周上に夫々位置するように配置され、ターゲット中心の周囲を囲うように他の第2仕切り板を更に備え、前記半径が最小の前記第2仮想円周上に位置する第2仕切り板のうち、被処理基板のオフセット方向前側に位置するものを省略したことを特徴とする。本発明によれば、スパッタ粒子の入射量が更に調整されてカバレッジの非対称性をより一層小さくすることができ、有利である。
また、本発明においては、前記被処理基板とコリメータとの間に配置されて、被処理基板のオフセット方向前側部分をその周方向の所定範囲に亘って覆う遮蔽板を更に有してもよい。これによれば、カバレッジの非対称性を大きくするようなスパッタ粒子の入射を防ぐことができ、有利である。
また、上記課題を解決するために、真空チャンバ内に配置されて、被処理基板に向けて飛散する成膜材料のうち被処理基板の表面に斜入射するものの被処理基板への到達を規制する本発明のコリメータは、コリメータの厚み方向を上下方向として、上下方向に所定高さを有する第1仕切り板と第2仕切り板とを備え、コリメータの中央部を起点とし、第1仕切り板が起点から外縁部までのびると共に、この第1仕切り板の複数枚が周方向に45度以上の所定角度で配置され、少なくとも2枚の第2仕切り板が、ターゲット中心から、このターゲットの半径より小さい所定半径の第1仮想円周上に夫々位置するように配置されるとともに少なくとも2枚の第2仕切り板が、第1仮想円周よりも半径が小さい第2仮想円周上に夫々位置するように配置され、前記第1仕切り板が45度または60度間隔で等間隔に配置され、前記起点から外縁部に向かう方向をX軸方向とし、前記所定半径が最大の前記第1仮想円周上に位置する第2仕切り板のうち、X軸方向前側に位置するものとその周方向両側に夫々位置するものとを除き、省略したことを特徴とする。
本発明によれば、真空チャンバ内の成膜材料源と被処理基板との間に配置することで、成膜材料源から被処理基板に向けて飛散した成膜材料のうち、被処理基板の径方向で被処理基板表面に入射する成膜材料の入射量が調整されるため、被処理基板の径方向で膜厚の均一性よく成膜することができる。しかも、被処理基板周縁部の凹部に対して基板中心側から入射する成膜材料の入射量が調整されるため、被処理基板周縁部におけるカバレッジの非対称性を小さくできるという機能が損なわれることはない。
また、本発明によれば、被処理基板に対する成膜材料の入射量が更に調整されてカバレッジの非対称性をより一層小さくすることができ、有利である。
本発明の実施形態のスパッタリング装置を示す模式的断面図。 図1に示すスパッタリング装置で用いられるコリメータを示す模式的平面図。 (a)及び(b)は、コリメータの変形例を示す模式的平面図。 本発明の実験結果を示すグラフ。 本発明の実験結果を示すSEM写真。
以下、図面を参照して、被処理基板を、シリコンウエハの表面にシリコン酸化物膜を所定の膜厚で形成し、このシリコン酸化物膜に例えばアスペクト比が3以上である微細な凹部を形成したものとし、この凹部の内面にシード層としてのCu膜を形成する場合に用いられるものを例として、本発明の実施形態のスパッタリング装置について説明する。
図1を参照して、SMは、スパッタ装置であり、このスパッタ装置SMは、処理室10を画成する真空チャンバ1を備える。真空チャンバ1の底部には、ターボ分子ポンプやロータリーポンプなどからなる真空排気手段Pに通じる排気管11が接続されている。また、真空チャンバ1の側壁には、アルゴン等の希ガスたるスパッタガスを導入するガス管12が接続され、ガス管12にはマスフローコントローラ13が介設され、図示省略のガス源に連通している。これにより、流量制御されたスパッタガスが、真空排気手段Pにより一定の排気速度で真空引きされている処理室10内に導入でき、成膜中、処理室1aの圧力(全圧)が略一定に保持されるようにしている。
真空チャンバ1の天井部には、ターゲット2が配置されている。ターゲット2としては、被処理基板(以下「基板W」という)の輪郭より大きい輪郭を持ち、公知の方法で平面視円形の板状に形成されたCu製のものが用いられる。以下においては、図1中、「上」、「下」、「左」「右」といった方向を示す用語は、図1の姿勢を基準として説明する。
ターゲット2の上面にはインジウム等のボンディング材(図示省略)を介してCu製のバッキングプレート21が接合され、スパッタリングによる成膜中、バッキングプレート21の内部に冷媒(冷却水)を流すことでターゲット2を冷却できるようになっている。ターゲット2を装着した状態でバッキングプレート21下面の周縁部が、絶縁体Iを介して真空チャンバ1の上部に取り付けられる。ターゲット2にはDC電源や高周波電源等のスパッタ電源Eの出力が接続され、成膜時、ターゲット2に負の電位を持った電力が投入される。ターゲット2の上方には磁石ユニット3が配置されている。磁石ユニット3は、ターゲット2の下面であるスパッタ面2aの下方空間に漏洩磁場を発生させ、スパッタリング時にスパッタ面2aの下方で電離した電子等を捕捉してターゲット21から飛散したスパッタ粒子を効率よくイオン化する公知の構造を有するものであり、ここでは詳細な説明を省略する。
真空チャンバ1の底部には、真空チャンバ1内でターゲット21に対向して基板Wを保持するステージ4が配置され、基板Wがその成膜面を上側にして保持されるようにしている。ステージ4は、基板Wがターゲット2に対して左右方向にオフセットされるように配置され、基板W外縁部におけるカバレッジの非対称性を抑制している。また、ステージ4で保持される基板Wのオフセット方向(「X軸方向」ともいう)前側(図中、左側)の外縁部と、ターゲット3の外縁部とが上下方向で合致するようにしている。ステージ4の下面には、図示省略するモータ等の駆動手段の回転軸41が接続され、駆動手段を駆動することで基板Wをその中心を回転中心として回転駆動できるようにしている。上記スパッタリング装置SMは、特に図示しないが、マイクロコンピュータやシーケンサ等を備えた公知の制御手段を有し、この制御手段により、スパッタ電源Eの稼働、マスフローコントローラ13の稼働、真空排気手段Pの稼働や駆動手段の稼働等を統括管理するようになっている。
ところで、上記従来例のように基板Wとターゲット2との間に遮蔽板を設けると、基板W外縁部のホールにおいて基板Wの中心側から入射するスパッタ粒子の入射量は少なく調整されて非対称性を小さくできるものの、基板Wの径方向で膜厚の均一性よく成膜することができない。
そこで、本実施形態では、基板Wとターゲット2との間に、上記遮蔽板ではなく、ターゲット2から飛散するスパッタ粒子のうち、所定角以下で基板W表面に斜入射するものの基板Wへの到達を規制するコリメータ5を配置した。コリメータ5は、図示省略する絶縁部材を介して、真空チャンバ1の壁面や、真空チャンバ1内に配置される公知の防着板やシールド板に取り付けることができ、このように取り付けることでフローティング電位にすることが好ましい。
コリメータ5は、上下方向に所定高さhを有する第1仕切り板51と第2仕切り板52,52とを備える。高さhは、ターゲット2の径に応じて適宜設定でき、例えば、ターゲット2がΦ400mmの場合、150~250mmの範囲に設定される。図2も参照して、ターゲット2の中央部を起点とすると、第1仕切り板51は、起点から少なくともターゲット2の外縁部までのびる。この第1仕切り板51の複数枚が周方向に45度以上の所定角度で等間隔に配置されている。本実施形態では、8枚の第1仕切り板51が、周方向に45度間隔で等間隔に配置されている。そして、外側の第2仕切り板52の少なくとも2枚が、ターゲット中心2cから、このターゲット2の半径より小さい所定半径の仮想円周Cv1上に夫々位置するように配置されている。さらに、仮想円周Cv1よりも半径が小さい仮想円周Cv2上に、内側の第2仕切り板52の少なくとも2枚が夫々位置するように配置されている。尚、ターゲット中心2cの周囲を囲うように、環状の他の第2仕切り板53を配置してもよい。これらの仕切り板51,52,52,53で挟まれる空間を介して、基板Wの中心を含む中央部やこの中央部と外縁部との間の領域(中間領域)にもスパッタ粒子を入射させることができる。ターゲット2及びコリメータ50としてΦ400mmのものを用い、基板WとしてΦ300mmのものを用いる場合、例えば、コリメータ5の中心5cから他の第2仕切り板53までの距離L1を15~57mm、仮想円周Cv2上に位置する内側の第2仕切り板52までの距離L2を51~93mm、仮想円周Cv1上に位置する外側の第2仕切り板52までの距離L3を123~165mmの範囲に夫々設定することが好ましい。これらの第1仕切り板51及び第2仕切り板52,52の枚数や間隔を、ターゲット2のエロージョン領域(スパッタ面2aの侵食される領域)に応じて適宜設定すれば、基板Wの径方向で基板Wに入射するスパッタ粒子の入射量が調整されるため、基板Wの径方向で膜厚の均一性よく成膜することができる。しかも、コリメータ5により基板W周縁部の凹部に対して基板中心側から入射するスパッタ粒子の入射量が調整されるため、基板W周縁部におけるカバレッジの非対称性を小さくできるという機能が損なわれることはない。
また、本実施形態では、カバレッジの非対称性を小さくするために、図2に示すように仕切り板52,52の配置を調整することができる。即ち、半径が最大の仮想円周Cv1上に位置する第2仕切り板52のうち、基板Wのオフセット方向前側(図中左側)に位置するものとその周方向両側にそれぞれ位置するものとを除き(つまり、3枚を除き)、省略してもよい。また、上述の如くターゲット中心の周囲を囲うように他の第2仕切り板53を更に備える場合、半径が最小の仮想円周Cv2上に位置する第2仕切り板52のうち、基板Wのオフセット方向前側に位置するものを省略してもよい。これにより、スパッタ粒子の入射量が更に調整されてカバレッジの非対称性をより一層小さくすることができ、有利である。また、図1に示すように、基板Wとコリメータ5との間に、基板Wのオフセット方向前側部分をその周方向の所定範囲に亘って覆う遮蔽板6を更に配置することで、カバレッジの非対称性を大きくするようなスパッタ粒子の入射を防ぐようにしてもよい。また、コリメータ5の仮想円周Cv1上に位置する第2仕切り板52の外側の部分に遮蔽板を設けることで、遮蔽板6を省略することもできる。
以上、本発明の実施形態について説明したが、本発明は上記に限定されるものではない。上記実施形態においては、Cu製のターゲット2を用いてCu膜を成膜するものを例に説明したが、スパッタ粒子にイオンが多く含まれるようなターゲット、例えば、Ti、Al、Ta、Ag、Cr、Mo及びWから選択される金属または合金からなるターゲットを用いる場合にも本発明を適用することができる。
上記実施形態では、複数枚の第2仕切り板52,52を平面視円状に配置(形成)する場合を例に説明したが、図3(a)に示すように、第2仕切り板52,52を平面視多角形状(図示する八角形状のほか、六角形状も含む)に配置(形成)してもよい。この場合、ターゲット2及びコリメータ50としてΦ400mmのものを用い、コリメータ50の中心から他の第2仕切り板53までの距離L1を15~55mm、内側の第2仕切り板52までの距離L2を50~90mm、外側の第2仕切り板52までの距離L3を120~160mmの範囲に夫々設定することで、上記実施形態と同様に、基板Wの径方向で基板W表面に入射するスパッタ粒子の入射量を調整することができ、基板Wの径方向で膜厚の均一性よく成膜することができる。尚、各距離L1,L2,L3は、コリメータ50の中心から各仕切り板53,52,52までの最短距離とする。また、図3(b)に示すように、コリメータの最外周に補強板54を設けて、補強板54に各第1仕切り板51の外縁部を接続することで、コリメータの強度を高めるようにしてもよい。
また、上記実施形態では、2つの仮想円周Cv1,CV2上に第2仕切り板52,52を配置する場合を例に説明したが、3つ又はそれ以上の仮想円周上に第2仕切り板を配置してもよい。また、上記実施形態では、他の第2仕切り板53を配置しているが、必ずしも配置する必要はなく、基板Wの径方向で膜厚の均一性に応じて省略することができる。
また、上記実施形態では、スパッタリング装置に適用されるコリメータについて説明したが、図示省略する真空蒸着装置の真空チャンバ内にコリメータを配置することもできる。この場合、真空チャンバ内に被処理基板と蒸発源(例えば坩堝)との間にコリメータを配置することで、蒸発源から被処理基板に向けて飛散する蒸発材料(成膜材料)のうち、被処理基板の表面に斜入射するものの被処理基板への到達を規制することができ、上記実施形態と同様の効果を得ることができる。
次に、上記効果を確認するために、上記スパッタリング装置SMを用いて次の実験を行った。本実験では、処理すべき基板Wをアスペクト比が3以上の溝部が形成されたΦ300nmのシリコンウエハとし、上記ホールの内面を含む基板W表面に以下の方法でCu膜を成膜した。即ち、ターゲット2としてΦ400mmのCu製のものを用い、コリメータ5として高さh=250mm、L1=35mm、L2=70mm、L3=140nmに設定されたものを用い、ターゲット中心2cに対して基板W中心が50mmオフセットするように組み付けられた真空チャンバ1内のステージ4に基板Wをセットした。ターゲット2と基板Wとの間の距離は400mmに設定し、コリメータ5と基板Wとの間の距離は50mmに設定した。そして、真空排気手段Pを作動させて処理室10内を所定の真空度(例えば、1×10-5Pa)まで真空引きした後、マスフローコントローラ13を制御してアルゴンガスを所定の流量(例えば、20sccm)で導入した(このときの処理室10の圧力は約1×10-5Pa~0.4Pa)。これと併せて、スパッタ電源Eからターゲット22に負の電位を持つ直流電力を例えば10kW投入して処理室10内にプラズマを形成し、ターゲット2のスパッタ面2aをスパッタリングすることで飛散したスパッタ粒子をコリメータ5を介して基板Wに付着、堆積させてCu膜を成膜した。成膜したCu膜の膜厚を基板Wの径方向51点で測定し、その測定値から求めた成膜レートを図4に示す。これによれば、基板Wの径方向で膜厚の均一性よく成膜することができることが判った。また、基板Wの中央部、周縁部及びそれらの中間領域における溝部の断面SEM写真を図5に示す。これによれば、基板Wの外縁部における溝部だけでなく、中央部及び中間領域における溝部のカバレッジの非対称性も小さくできることが確認された。
SM…スパッタリング装置、W…被処理基板、1…真空チャンバ、2…ターゲット、2c…ターゲット中心、5…コリメータ、51…第1仕切り板、52,52…第2仕切り板、Cv1,Cv2…仮想円周、53…他の第2仕切り板、6…遮蔽板。

Claims (4)

  1. ターゲットが設けられる真空チャンバと、真空チャンバ内でターゲットに対向配置させる被処理基板と、被処理基板をその中心を回転中心として回転駆動する駆動手段とを備え、ターゲットと被処理基板との間にプラズマ雰囲気を形成してターゲットをスパッタリングし、ターゲットから飛散するスパッタ粒子を被処理基板の表面に付着、堆積させて所定の薄膜を成膜するスパッタリング装置であって、被処理基板からターゲットに向かう方向を上、ターゲットから被処理基板に向かう方向を下、被処理基板表面内の一方向を左右方向として、被処理基板とターゲットとの中心が左右方向にオフセットされているものにおいて、
    被処理基板とターゲットとの間に、ターゲットから飛散するスパッタ粒子のうち、所定角以下で被処理基板表面に斜入射するものの被処理基板への到達を規制するコリメータを更に備え、
    ターゲット及び被処理基板が夫々円形の輪郭を持つと共にターゲットが被処理基板より大きい輪郭を持、前記コリメータは、上下方向に所定高さを有する第1仕切り板と第2仕切り板とを備え、ターゲットの中央部を起点とし、第1仕切り板が起点から少なくともターゲットの外縁部までのびると共に、この第1仕切り板の複数枚が周方向に45度以上の所定角度で配置され、少なくとも2枚の第2仕切り板が、ターゲット中心から、このターゲットの半径より小さい所定半径の第1仮想円周上に夫々位置するように配置されるとともに少なくとも2枚の第2仕切り板が、第1仮想円周よりも半径が小さい第2仮想円周上に夫々位置するように配置され、
    前記第1仕切り板が45度または60度間隔で等間隔に配置され、前記所定半径が最大の前記第1仮想円周上に位置する第2仕切り板のうち、被処理基板のオフセット方向前側に位置するものとその周方向両側に夫々位置するものとを除き、省略したことを特徴とするスパッタリング装置。
  2. ターゲットが設けられる真空チャンバと、真空チャンバ内でターゲットに対向配置させる被処理基板と、被処理基板をその中心を回転中心として回転駆動する駆動手段とを備え、ターゲットと被処理基板との間にプラズマ雰囲気を形成してターゲットをスパッタリングし、ターゲットから飛散するスパッタ粒子を被処理基板の表面に付着、堆積させて所定の薄膜を成膜するスパッタリング装置であって、被処理基板からターゲットに向かう方向を上、ターゲットから被処理基板に向かう方向を下、被処理基板表面内の一方向を左右方向として、被処理基板とターゲットとの中心が左右方向にオフセットされているものにおいて、
    被処理基板とターゲットとの間に、ターゲットから飛散するスパッタ粒子のうち、所定角以下で被処理基板表面に斜入射するものの被処理基板への到達を規制するコリメータを更に備え、
    ターゲット及び被処理基板が夫々円形の輪郭を持つと共にターゲットが被処理基板より大きい輪郭を持、前記コリメータは、上下方向に所定高さを有する第1仕切り板と第2仕切り板とを備え、ターゲットの中央部を起点とし、第1仕切り板が起点から少なくともターゲットの外縁部までのびると共に、この第1仕切り板の複数枚が周方向に45度以上の所定角度で配置され、少なくとも2枚の第2仕切り板が、ターゲット中心から、このターゲットの半径より小さい所定半径の第1仮想円周上に夫々位置するように配置されるとともに少なくとも2枚の第2仕切り板が、第1仮想円周よりも半径が小さい第2仮想円周上に夫々位置するように配置され、
    ターゲット中心の周囲を囲うように他の第2仕切り板を更に備え、
    前記所定半径が最小の前記第2仮想円周上に位置する第2仕切り板のうち、被処理基板のオフセット方向前側に位置するものを省略したことを特徴とするスパッタリング装置。
  3. 請求項1または2記載のスパッタリング装置において、
    前記被処理基板とコリメータとの間に配置されて、被処理基板のオフセット方向前側部分をその周方向の所定範囲に亘って覆う遮蔽板を更に有することを特徴とするスパッタリング装置。
  4. 真空チャンバ内に配置されて、被処理基板に向けて飛散する成膜材料のうち被処理基板の表面に斜入射するものの被処理基板への到達を規制するコリメータにおいて、
    コリメータの厚み方向を上下方向として、上下方向に所定高さを有する第1仕切り板と第2仕切り板とを備え、コリメータの中央部を起点とし、第1仕切り板が起点から外縁部までのびると共に、この第1仕切り板の複数枚が周方向に45度以上の所定角度で配置され、少なくとも2枚の第2仕切り板が、ターゲット中心から、このターゲットの半径より小さい所定半径の第1仮想円周上に夫々位置するように配置されるとともに少なくとも2枚の第2仕切り板が、第1仮想円周よりも半径が小さい第2仮想円周上に夫々位置するように配置され、
    前記第1仕切り板が45度または60度間隔で等間隔に配置され、前記起点から外縁部に向かう方向をX軸方向とし、前記所定半径が最大の前記第1仮想円周上に位置する第2仕切り板のうち、X軸方向前側に位置するものとその周方向両側に夫々位置するものとを除き、省略したことを特徴とするコリメータ。
JP2018089587A 2018-05-07 2018-05-07 スパッタリング装置及びコリメータ Active JP7128024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018089587A JP7128024B2 (ja) 2018-05-07 2018-05-07 スパッタリング装置及びコリメータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018089587A JP7128024B2 (ja) 2018-05-07 2018-05-07 スパッタリング装置及びコリメータ

Publications (2)

Publication Number Publication Date
JP2019196507A JP2019196507A (ja) 2019-11-14
JP7128024B2 true JP7128024B2 (ja) 2022-08-30

Family

ID=68538293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018089587A Active JP7128024B2 (ja) 2018-05-07 2018-05-07 スパッタリング装置及びコリメータ

Country Status (1)

Country Link
JP (1) JP7128024B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406583A1 (en) * 2021-06-18 2022-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003049266A (ja) 2001-07-25 2003-02-21 Data Storage Inst 基板の表面に膜を堆積するための装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693435A (ja) * 1992-09-14 1994-04-05 Kawasaki Steel Corp コリメートスパッタ成膜方法及びその装置
JPH07113169A (ja) * 1993-10-13 1995-05-02 Mitsubishi Electric Corp 薄膜形成装置
JP2781165B2 (ja) * 1996-01-16 1998-07-30 アネルバ株式会社 スパッタリング装置
JPH10121234A (ja) * 1996-10-21 1998-05-12 Ricoh Co Ltd スパッタリング装置及びそれに用いるコリメータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003049266A (ja) 2001-07-25 2003-02-21 Data Storage Inst 基板の表面に膜を堆積するための装置

Also Published As

Publication number Publication date
JP2019196507A (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
US11011356B2 (en) Sputtering target with backside cooling grooves
JP2000144399A (ja) スパッタリング装置
TWI780173B (zh) 濺鍍裝置
US6241857B1 (en) Method of depositing film and sputtering apparatus
JP7128024B2 (ja) スパッタリング装置及びコリメータ
JP6456010B1 (ja) スパッタリング装置
JP6688385B2 (ja) 成膜装置、プラテンリング
JP6509553B2 (ja) スパッタリング装置
JP7262235B2 (ja) スパッタリング装置及びスパッタリング方法
JP7193369B2 (ja) スパッタリング装置
JP7092891B2 (ja) スパッタリング装置及びスパッタリング方法
US20170178875A1 (en) Insulator target
JP5558020B2 (ja) 成膜方法
JP7044887B2 (ja) スパッタリング装置
TW201408803A (zh) 用於方向性材料沉積的pvd設備、方法及工件
JP7384735B2 (ja) スパッタリング装置
JP2018104738A (ja) 成膜方法
JP2019529706A (ja) 1つの酸化物金属堆積チャンバ
TW202202645A (zh) 用於物理氣相沉積(pvd)的多半徑磁控管及其使用方法
JP2017155282A (ja) 成膜装置、プラテンリング
JP2015030902A (ja) スパッタ装置及びスパッタ方法
JP2023049164A (ja) マグネトロンスパッタリング装置用のカソードユニット及びマグネトロンスパッタリング装置
JPH042771A (ja) スパッタリング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220818

R150 Certificate of patent or registration of utility model

Ref document number: 7128024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150