JPWO2004047160A1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2004047160A1 JPWO2004047160A1 JP2004553211A JP2004553211A JPWO2004047160A1 JP WO2004047160 A1 JPWO2004047160 A1 JP WO2004047160A1 JP 2004553211 A JP2004553211 A JP 2004553211A JP 2004553211 A JP2004553211 A JP 2004553211A JP WO2004047160 A1 JPWO2004047160 A1 JP WO2004047160A1
- Authority
- JP
- Japan
- Prior art keywords
- collimator
- wafer
- film
- film thickness
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004544 sputter deposition Methods 0.000 claims abstract description 49
- 239000010941 cobalt Substances 0.000 claims abstract description 41
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 41
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 41
- 238000009826 distribution Methods 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000002245 particle Substances 0.000 abstract description 20
- 230000002093 peripheral effect Effects 0.000 abstract description 12
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- -1 argon ions Chemical class 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
- H01J37/3405—Magnetron sputtering
- H01J37/3408—Planar magnetron sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
多数個の制御孔(27)が開設されたコリメータ(25)がウエハ(30)とターゲット(18)との間に介設された状態で、ターゲット(18)がスパッタリングされてウエハ(30)にコバルト膜(37)が被着されるDCマグネトロンスパッタリング装置(10)において、コリメータ(25)の本体(26)の上面と下面に傾斜角が極小さく本体と同心円の一対の錐面(28、28)を上下対称形にそれぞれ形成して、コリメータ(25)の多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定する。コリメータ(25)の周辺部に位置した制御孔を通過するスパッタ粒子の量を中央部に位置した制御孔を通過するスパッタ粒子の量より多くできるので、周辺部の膜厚不足を補って相対的に面内膜厚分布を全体に均一に制御でき、スパッタリング膜の面内膜厚分布の均一性を高めることができる。
Description
本発明は、半導体装置の製造技術、特に、基板に薄膜をスパッタリングする技術に関し、例えば、半導体集積回路装置(以下、ICという。)の製造方法においてICが作り込まれる半導体ウエハ(以下、ウエハという。)の一主面の上に金属をスパッタリングによって成膜するのに利用して有効なものに関する。
ICの製造方法において、ウエハの一主面の上に金属膜を形成する薄膜形成方法として、スパッタリング装置を使用した薄膜形成方法が、広く使用されている。スパッタリング装置はスパッタリング室に配設された一対の電極を備えており、一方の電極はウエハに被着させるべき金属膜と同質の材料が用いられて形成されたターゲットが装着されるように構成され、もう一方の電極はウエハが保持されるように構成されている。
ICの製造方法においては、微細化や高集積化が進むにつれてコンタクトホールやスルーホールのアスペクト比が増大する傾向にあり、従来のスパッタリング装置では充分なステップカバレッジ特性が得られないために、種々の技術開発が進められている。代表的な技術として、多数個の制御孔が開設されたコリメータと呼ばれる板をターゲットとウエハとの間に介設し、ターゲットから種々の方向に飛び出したスパッタ粒子のウエハに垂直な成分だけを取り出して成膜するコリメーションスパッタ技術がある(例えば、非特許文献1参照)。
「電子材料1994年11月号別冊」,株式会社工業調査会,1994年11月25日,p.37−43
ICの製造方法においては、微細化や高集積化が進むにつれてコンタクトホールやスルーホールのアスペクト比が増大する傾向にあり、従来のスパッタリング装置では充分なステップカバレッジ特性が得られないために、種々の技術開発が進められている。代表的な技術として、多数個の制御孔が開設されたコリメータと呼ばれる板をターゲットとウエハとの間に介設し、ターゲットから種々の方向に飛び出したスパッタ粒子のウエハに垂直な成分だけを取り出して成膜するコリメーションスパッタ技術がある(例えば、非特許文献1参照)。
「電子材料1994年11月号別冊」,株式会社工業調査会,1994年11月25日,p.37−43
しかしながら、ICの一例であるSRAMの製造方法において、ゲート電極のサリサイド構造のためのコバルトをコリメーションスパッタ技術によって成膜した場合においては、ウエハに被着したコバルト膜の面内膜厚分布がウエハの中央部において厚く、ウエハの周辺部において薄くなる傾向で不均一になるという問題点があることが、本発明者によって明らかにされた。
本発明の目的は、面内膜厚分布の均一性を高めることができる半導体装置の製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
すなわち、多数個の制御孔が開設されたコリメータが被処理基板とターゲットとの間に介設された状態で、前記ターゲットがスパッタリングされて前記被処理基板に薄膜が被着される工程を備えている半導体装置の製造方法において、前記多数個の制御孔のアスペクト比を前記コリメータにおいて前記薄膜の面内膜厚分布に対応して相違させることを特徴とする。
前記した手段において、ターゲットからの斜め成分のスパッタ粒子はコリメータの制御孔の内周面に衝突してトラップされ、垂直成分のスパッタ粒子が被処理基板に到達する。この被処理基板に到達するスパッタ粒子の到達の割合はコリメータの制御孔のアスペクト比(孔深さ/開口径)に依存する。本発明者はこの点に着目することにより、被処理基板に被着される薄膜の面内膜厚分布を制御する技術を創作した。すなわち、コリメータ内の多数個の制御孔のそれぞれのアスペクト比を被処理基板の面内膜厚分布の傾向に対応して相違させることにより、面内膜厚分布の均一性を高めるものとした。例えば、基板に被着した薄膜の面内膜厚分布が中央部で厚く周辺部で薄くなる場合においては、多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定することにより、面内膜厚分布を全体にわたって均一に制御することができる。
本発明の目的は、面内膜厚分布の均一性を高めることができる半導体装置の製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
すなわち、多数個の制御孔が開設されたコリメータが被処理基板とターゲットとの間に介設された状態で、前記ターゲットがスパッタリングされて前記被処理基板に薄膜が被着される工程を備えている半導体装置の製造方法において、前記多数個の制御孔のアスペクト比を前記コリメータにおいて前記薄膜の面内膜厚分布に対応して相違させることを特徴とする。
前記した手段において、ターゲットからの斜め成分のスパッタ粒子はコリメータの制御孔の内周面に衝突してトラップされ、垂直成分のスパッタ粒子が被処理基板に到達する。この被処理基板に到達するスパッタ粒子の到達の割合はコリメータの制御孔のアスペクト比(孔深さ/開口径)に依存する。本発明者はこの点に着目することにより、被処理基板に被着される薄膜の面内膜厚分布を制御する技術を創作した。すなわち、コリメータ内の多数個の制御孔のそれぞれのアスペクト比を被処理基板の面内膜厚分布の傾向に対応して相違させることにより、面内膜厚分布の均一性を高めるものとした。例えば、基板に被着した薄膜の面内膜厚分布が中央部で厚く周辺部で薄くなる場合においては、多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定することにより、面内膜厚分布を全体にわたって均一に制御することができる。
図1は、本発明の一実施の形態であるSRAMの製造方法のコバルトサリサイド形成工程のうちコバルト膜形成ステップを実施するスパッタリング装置を示す正面断面図である。
図2は、そのスパッタリング装置に使用されたコリメータを示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
図3は、コバルトサリサイド形成工程の各ステップにおけるウエハの各拡大部分断面図であり、(a)は前洗浄ステップ後、(b)はコバルト膜形成ステップ後、(c)は第一アニールステップ後、(d)はコバルト膜および窒化チタン膜除去ステップ後、(e)は第二アニールステップ後をそれぞれ示している。
図4は、面内膜厚分布の均一化の効果を示しており、(a)は比較例の場合を示す正面断面図、(b)は本実施の形態に係る場合を示す正面断面図、(c)は実験結果を示す面内膜厚分布表、(d)はウエハ上の測定位置を示す平面図である。
図5は、本発明の他の実施の形態であるSRAMの製造方法に使用されるスパッタリング装置のコリメータを示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
図2は、そのスパッタリング装置に使用されたコリメータを示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
図3は、コバルトサリサイド形成工程の各ステップにおけるウエハの各拡大部分断面図であり、(a)は前洗浄ステップ後、(b)はコバルト膜形成ステップ後、(c)は第一アニールステップ後、(d)はコバルト膜および窒化チタン膜除去ステップ後、(e)は第二アニールステップ後をそれぞれ示している。
図4は、面内膜厚分布の均一化の効果を示しており、(a)は比較例の場合を示す正面断面図、(b)は本実施の形態に係る場合を示す正面断面図、(c)は実験結果を示す面内膜厚分布表、(d)はウエハ上の測定位置を示す平面図である。
図5は、本発明の他の実施の形態であるSRAMの製造方法に使用されるスパッタリング装置のコリメータを示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
以下、本発明の一実施の形態を図面に即して説明する。
本実施の形態において、本発明に係る半導体装置の製造方法は、SRAMの製造方法として構成されており、サリサイド構造のゲート電極におけるコバルトササイド形成工程を備えている。コバルトサリサイド形成工程のうちコバルト膜形成ステップは、図1に示されたDCマグネトロンスパッタリング装置(以下、スパッタリング装置という。)10が使用されて実施される。
図1に示されているように、スパッタリング装置10はスパッタリング室としてのスパッタリング室11を構成する真空容器12を備えており、スパッタリング室11はクライオポンプやドライポンプ等の真空ポンプ(図示せず)によって真空排気されるようになっている。スパッタリング室11にはワークであるウエハ30を出し入れするための搬入搬出口13が開設されており、搬入搬出口13はゲートバルブ14によって開閉されるように構成されている。また、スパッタリング室11にはイオンを生成するための不活性で質量の大きい放電ガスとしてのアルゴンガス15を供給するガス供給管16が挿入されている。真空容器12の上部開口にはバッキングプレート17がスパッタリング室11を密封するように被せられており、バッキングプレート17にはターゲット18が当接されて交換可能に装着されている。ターゲット18は後述するようにアルゴンイオンによってスパッタリングされてその組成物を飛び出させ、被処理基板であるウエハ30の上にスパッタリング膜を形成させるものであり、コバルト(Co)によって円板形状に形成されている。
真空容器12の底部にはヒートステージリフト19が垂直方向上向きに設置されており、ヒートステージリフト19の上にはヒートステージ20が昇降されるように支持されている。ヒートステージ20はウエハ30を上面に載せた状態で保持するとともに、ウエハ30をガスヒート方式によって加熱するように構成されている。そして、ヒートステージ20とバッキングプレート17との間には、直流電圧または高周波電圧を印加するための電源装置(図示せず)が電気的に接続されている。ヒートステージ20の下側には下側シールド21が設置されており、スパッタリング室11の上部には上側シールド22がターゲット18の真下領域を取り囲むように配されて、真空容器12の上端開口部に吊持されている。シールド21、22はステンレス鋼やアルミニウム等が使用されて上端部外周に径方向外向きに突設された鍔部を有する略有底円筒形状に形成されており、ターゲット18を取り囲むことにより、ターゲット18からスパッタリングされた微粒子がスパッタリング室11の内壁に付着するのを防止するように構成されている。他方、バッキングプレート17の上方にはプラズマを保持する円板形状のマグネット板23がスパッタリング室11と同心円の水平に配置されており、マグネット板23はスパッタリング室11の中心線上に配置された回転軸24によって回転されるように構成されている。
上側シールド22のターゲット18とウエハ30とに対してそれぞれ所定の間隔を有する高さ位置には、図2に詳しく示されたコリメータ25が水平に横断するように架設されている。コリメータ25はステンレス鋼やアルミニウムおよびチタン等の材料が使用されて、ウエハ30よりも大きい円板形状に形成された本体26を備えており、図2に示されているように、本体26には厚さ方向に貫通する六角孔形状の制御孔27が多数個、開口面積が全面にわたって可及的に均一になるように配列されて開設されている。図2(a)に示されているように、多数個の制御孔27は切削加工等によって全てが同一形状になるように形成されている。図2(b)に示されているように、コリメータ25の本体26の上面および下面には傾斜角が極小さく本体26と同心円の錐面28が一対、上下対称形にそれぞれ形成されている。この一対の錐面28、28によって、コリメータ25の多数個の制御孔27のアスペクト比はコリメータ25の周辺から中心にかけて「1〜1.25」に設定されており、このコリメータ25の多数個の制御孔27のアスペクト比「1〜1.25」は、このコリメータ25においてウエハ30に被着されたコバルト膜の面内膜厚分布の不均一に対応して解消するように設定されている。
本体26の厚さtを12.5mm、制御孔27の最小内径(対辺間の間隔)dを10mmとすると、錐面28の本体26の外周における高さHは1.25mm、に設定されている。つまり、このコリメータ25の最も外側の制御孔27oの孔深さAは「12.5−1.25×2=10」mm、その開口径Bは制御孔27の最小内径dの10mmであるから、アスペクト比(A/B)は「10/10=1」であり、このコリメータ25の中央の制御孔27iの孔深さAは本体26の板厚tの12.5mm、その開口径Bは制御孔27の最小内径dの10mmであるから、そのアスペクト比(A/B)は「12.5/10=1.25」である。そして、多数個の制御孔27の孔深さAは、錐面28によって周辺から中央部にかけて「10mmから12.5mm」まで連続的に変化するので、コリメータ25の多数個の制御孔27のアスペクト比は、コリメータ25の周辺から中央部にかけて「1〜1.25」に連続的に変化していることになる。
次に、本発明の一実施の形態であるSRAMの製造方法のサリサイド構造のゲート電極におけるコバルトサリサイド形成工程を図3に沿って、コバルトサリサイド形成工程のうちコバルト膜形成ステップを主体にして説明する。
図3はコバルトサリサイド形成工程の各ステップにおけるウエハを示す各拡大断面図である。図3(a)は前洗浄ステップ後を示しており、コバルト膜形成ステップを実施するスパッタリング装置10のワークに相当する。すなわち、ウエハ30のサブストレート31の表層部にはフィールド(SGI)32、ソース33、ドレイン34が形成されており、ソース33とドレイン34との間の表面にはポリシリコン35が形成され、ポリシリコン35の側面にはスペーサ(SiN)36が被着されている。
図3(a)に示されているように構成されて前洗浄されたウエハ30は、前記構成に係るスパッタリング装置10のスパッタリング室11に搬入搬出口13から搬入されて、図1に想像線で示された状態のヒートステージ20の上に受け渡される。この際に、スパッタリング室11は所定の圧力に予め排気されている。続いて、図1に示されているように、ヒートステージ20がヒートステージリフト19によって上昇され、ヒートステージ20の上面に載置されたウエハ30は予め設定された高さに配置される。
次いで、スパッタリング室11が所定の圧力(例えば、約0.16Pa)になるまで、放電ガスとしてのアルゴンガス15がスパッタリング室11にガス供給管16から供給される。また、直流電圧または高周波電圧がターゲット18とウエハ30との間に電源装置によってバッキングプレート17およびヒートステージ20を介して印加されるとともに、マグネット板23が回転軸24によって回転される。
これらの作動によってターゲット18の周囲に形成されるプラズマの励起に伴って、ターゲット18がアルゴンイオンによってスパッタリングされることにより、ターゲット18から被スパッタリング粒子としてコバルト粒子が叩き出される。ターゲット18から叩き出されたコバルト粒子はウエハ30の方向に飛翔し、コリメータ25の多数個の制御孔27を通過してウエハ30に被着する。このため、図3(b)に示されているように、ウエハ30にはコバルト粒子から成るコバルト膜37が全面にわたって形成される。
以上のようにして、ウエハ30に所望の厚さ(例えば、10nm)のコバルト膜37が形成されると、前述したスパッタリング作動が停止されるとともに、ヒートステージリフト19が下降作動されて、ヒートステージ20に保持されたウエハ30が搬入搬出位置に戻される。続いて、成膜済のウエハ30はスパッタリング室11から搬出される。
ところで、コリメータの多数個の制御孔のアスペクト比がコリメータ全体にわたって均一に設定されている従来例の場合においては、図4(a)に示されているように、ウエハ30に被着したコバルト膜37’の面内膜厚分布がウエハ30の中央部において厚く、ウエハ30の周辺部において薄くなる傾向で不均一になるという問題点があることが、本発明者によって明らかにされた。これは次のような理由によるものと、考えられる。ターゲットからの斜め成分のスパッタ粒子はコリメータの制御孔の内周面に衝突してトラップされ、垂直成分のスパッタ粒子がウエハに到達する。このウエハに到達するスパッタ粒子の到達の割合は、コリメータの中央部に位置した制御孔を通過するものの方が、周辺部に位置した制御孔を通過したものよりも大きい。したがって、ウエハ30に被着したコバルト膜37’の面内膜厚分布はウエハ30の中央部において厚く、ウエハ30の周辺部において薄くなる。
しかし、本実施の形態においては、コリメータ25の本体26の上面および下面に傾斜角が極小さく本体26と同心円の一対の錐面28、28を上下対称形にそれぞれ形成することにより、コリメータ25の多数個の制御孔27のアスペクト比がコリメータ25の周辺から中心にかけて「1〜1.25」に設定されているために、図4(b)に示されているように、ウエハ30に被着されたコバルト膜37の面内膜厚分布を均一に形成することができる。これは次のような理由によると、本発明者は考察する。ターゲットからの斜め成分のスパッタ粒子はコリメータの制御孔の内周面に衝突してトラップされるという現象から、スパッタ粒子がコリメータを通過してウエハに到達する割合はコリメータの制御孔のアスペクト比(孔深さ/孔径)に依存すると、考察した。本発明者はこの点に着目することにより、コリメータ25内の多数個の制御孔27のそれぞれのアスペクト比をコリメータ25の周辺から中心にかけて「1〜1.25」に設定した。すなわち、コリメータ25の周辺部に位置した制御孔27oのアスペクト比は中央部に位置した制御孔27iよりも小さいことにより、周辺部に位置した制御孔27oを通過するスパッタ粒子の量は中央部に位置した制御孔27iを通過するスパッタ粒子の量より多くなるので、従来例の場合にウエハの周辺部で不足したスパッタ粒子の量を補うことができ、その結果、ウエハ30の面内膜厚分布を全体にわたって均一に制御することができる。
図4(c)は面内膜厚分布の均一化の効果を検証するための実験結果を示す面内膜厚分布表である。図4(d)はそのウエハ上の測定位置を示す平面図である。なお、実験は前述したスパッタリング装置10によって実施され、その実験条件は前述したスパッタリング条件と同一である。
図4(c)から明らかな通り、本実施の形態によれば、ウエハの中央部における膜厚の増大傾向が解消されており、ウエハ面内膜厚分布の均一性が、従来の場合の「6.2%」から「1.60%」に改善されたことが理解される。また、本実施の形態に係るコリメータ25の場合における周辺部「9」に位置する膜厚が最も厚くなっているので、コリメータ25の周辺部における高さHをこれ以上に大きくすると、コバルト膜37のウエハ周辺部における膜厚が厚くなり、逆に、面内膜厚分布の均一性が低下してしまうと、推定することができる。
ちなみに、コバルト膜のウエハ面内膜厚分布が不均一になると、ウエハから取得されるSRAMの接合リーク不良が発生する。例えば、コバルト膜が厚く形成されたウエハの中央部において、接合リーク不良が発生する。本実施の形態においては、ウエハ30の面内膜厚分布を全体にわたって均一に制御することにより、ウエハ30の中央部においてコバルト膜37が厚く形成されるのを相対的に防止することができるので、このウエハ30から取得されるSRAMの接合リーク不良が発生するのを未然に防止することができる。
なお、以上のようにしてコバルト膜37が形成された後に、図3(c)に参照されるように、ウエハ30には窒化チタン(TiN)膜38が被着される。次いで、第一アニールステップにおいて、アニール処理がウエハ30に施されると、図3(c)に示されているように、コバルトシリサイド(CoSi)39がポリシリコン35、ソース33、ドレイン34に形成される。その後に、除去ステップにおいて、図3(d)に示されているように、コバルト膜37および窒化チタン膜38が除去される。次いで、第二アニールステップにおいて、アニール処理がウエハ30に施されると、図3(e)に示されているように、コバルトダイシリサイド(CoSi2)40がポリシリコン35、ソース33、ドレイン34に形成される。
前記実施の形態によれば、次の効果が得られる。
1) コリメータの多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定することにより、コリメータの周辺部に位置した制御孔を通過するスパッタ粒子の量を中央部に位置した制御孔を通過するスパッタ粒子の量より多く制御することができるので、ウエハ面内の膜厚分布を全体にわたって均一に制御することができる。
2) ウエハ面内の膜厚分布を全体にわたって均一に制御することにより、ウエハの中央部においてコバルト膜が厚く形成されるのを相対的に防止することができるので、このウエハから取得されるSRAMの接合リーク不良が発生するのを未然に防止することができ、製造歩留りを向上させることができる。
3) コリメータの本体の上面および下面に傾斜角が極小さく本体と同心円の一対の錐面を上下対称形にそれぞれ形成して、コリメータの多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定することにより、多数個の制御孔のアスペクト比を同一のコリメータにおいてコバルト膜のウエハ面内膜厚分布の傾向に対応して相違させることを簡単に実施することができ、また、既存のコリメータを利用することができる。その結果、スパッタリング装置のイニシャルコストやランニングコストの増加を抑制することができ、ひいてはSRAMの製造方法のコストを低減することができる。
4) 既存のスパッタリング装置やスパッタリング方法をそのまま適用することができるため、スパッタリング装置やスパッタリング工程を改造しなくて済む。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、同一のコリメータにおける多数個の制御孔のアスペクト比は、コリメータの厚さを増減して相違させるに限らず、図5に示されているように、制御孔のそれぞれの開口径dを増減(d−d’)して相違させてもよい。また、多数個の制御孔のアスペクト比をコリメータの厚さを増減して相違させる場合には、コリメータの本体の端面に錐面を形成するに限らず、本体の端面に段差面を形成してもよい。
同一のコリメータにおける多数個の制御孔のアスペクト比は、コリメータの周辺から中心にかけて「1〜1.25」に設定するに限らない。
同一のコリメータにおける多数個の制御孔のアスペクト比は、周辺で小さく中央で大きく設定するに限らず、ウエハに形成される面内膜厚分布の傾向に対応して、周辺で大きく中央で小さく設定してもよい。
前記実施の形態においては、SRAMの製造方法のサリサイド構造のゲート電極におけるコバルトサリサイド形成工程の場合について説明したが、バイポーラICのエミッタ電極、配線・抵抗、キャパシタ電極、アルミニウム配線の浅い接合へのコンタクト、ソースまたはドレイン領域の形成等のコバルトサリサイド構造のためのコバルト膜を形成する場合等にも適用することができる。
さらに、コバルトのスパッタリング膜を形成する場合に限らず、Ni(ニッケル)、W(タングステン)、Al(アルミニウム)、Ti(チタン)等の金属膜や半導体膜、絶縁膜を形成する場合についても適用することができる。
スパッタリング装置は前記実施の形態で示したものを使用するに限らず、他のコリメーションスパッタリング装置を使用してもよい。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法においてウエハに成膜する技術に適用した場合について説明したが、それに限定されるものではなく、プリント配線基板に成膜する場合、液晶表示装置の製造方法において液晶パネルに成膜する場合や、磁気ディスクやコンパクトディスクに成膜する場合等の成膜技術全般に適用することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
多数個の制御孔のアスペクト比を同一のコリメータにおいて面内膜厚分布に対応して相違させることにより、面内膜厚分布の均一性を高めることができる。
本実施の形態において、本発明に係る半導体装置の製造方法は、SRAMの製造方法として構成されており、サリサイド構造のゲート電極におけるコバルトササイド形成工程を備えている。コバルトサリサイド形成工程のうちコバルト膜形成ステップは、図1に示されたDCマグネトロンスパッタリング装置(以下、スパッタリング装置という。)10が使用されて実施される。
図1に示されているように、スパッタリング装置10はスパッタリング室としてのスパッタリング室11を構成する真空容器12を備えており、スパッタリング室11はクライオポンプやドライポンプ等の真空ポンプ(図示せず)によって真空排気されるようになっている。スパッタリング室11にはワークであるウエハ30を出し入れするための搬入搬出口13が開設されており、搬入搬出口13はゲートバルブ14によって開閉されるように構成されている。また、スパッタリング室11にはイオンを生成するための不活性で質量の大きい放電ガスとしてのアルゴンガス15を供給するガス供給管16が挿入されている。真空容器12の上部開口にはバッキングプレート17がスパッタリング室11を密封するように被せられており、バッキングプレート17にはターゲット18が当接されて交換可能に装着されている。ターゲット18は後述するようにアルゴンイオンによってスパッタリングされてその組成物を飛び出させ、被処理基板であるウエハ30の上にスパッタリング膜を形成させるものであり、コバルト(Co)によって円板形状に形成されている。
真空容器12の底部にはヒートステージリフト19が垂直方向上向きに設置されており、ヒートステージリフト19の上にはヒートステージ20が昇降されるように支持されている。ヒートステージ20はウエハ30を上面に載せた状態で保持するとともに、ウエハ30をガスヒート方式によって加熱するように構成されている。そして、ヒートステージ20とバッキングプレート17との間には、直流電圧または高周波電圧を印加するための電源装置(図示せず)が電気的に接続されている。ヒートステージ20の下側には下側シールド21が設置されており、スパッタリング室11の上部には上側シールド22がターゲット18の真下領域を取り囲むように配されて、真空容器12の上端開口部に吊持されている。シールド21、22はステンレス鋼やアルミニウム等が使用されて上端部外周に径方向外向きに突設された鍔部を有する略有底円筒形状に形成されており、ターゲット18を取り囲むことにより、ターゲット18からスパッタリングされた微粒子がスパッタリング室11の内壁に付着するのを防止するように構成されている。他方、バッキングプレート17の上方にはプラズマを保持する円板形状のマグネット板23がスパッタリング室11と同心円の水平に配置されており、マグネット板23はスパッタリング室11の中心線上に配置された回転軸24によって回転されるように構成されている。
上側シールド22のターゲット18とウエハ30とに対してそれぞれ所定の間隔を有する高さ位置には、図2に詳しく示されたコリメータ25が水平に横断するように架設されている。コリメータ25はステンレス鋼やアルミニウムおよびチタン等の材料が使用されて、ウエハ30よりも大きい円板形状に形成された本体26を備えており、図2に示されているように、本体26には厚さ方向に貫通する六角孔形状の制御孔27が多数個、開口面積が全面にわたって可及的に均一になるように配列されて開設されている。図2(a)に示されているように、多数個の制御孔27は切削加工等によって全てが同一形状になるように形成されている。図2(b)に示されているように、コリメータ25の本体26の上面および下面には傾斜角が極小さく本体26と同心円の錐面28が一対、上下対称形にそれぞれ形成されている。この一対の錐面28、28によって、コリメータ25の多数個の制御孔27のアスペクト比はコリメータ25の周辺から中心にかけて「1〜1.25」に設定されており、このコリメータ25の多数個の制御孔27のアスペクト比「1〜1.25」は、このコリメータ25においてウエハ30に被着されたコバルト膜の面内膜厚分布の不均一に対応して解消するように設定されている。
本体26の厚さtを12.5mm、制御孔27の最小内径(対辺間の間隔)dを10mmとすると、錐面28の本体26の外周における高さHは1.25mm、に設定されている。つまり、このコリメータ25の最も外側の制御孔27oの孔深さAは「12.5−1.25×2=10」mm、その開口径Bは制御孔27の最小内径dの10mmであるから、アスペクト比(A/B)は「10/10=1」であり、このコリメータ25の中央の制御孔27iの孔深さAは本体26の板厚tの12.5mm、その開口径Bは制御孔27の最小内径dの10mmであるから、そのアスペクト比(A/B)は「12.5/10=1.25」である。そして、多数個の制御孔27の孔深さAは、錐面28によって周辺から中央部にかけて「10mmから12.5mm」まで連続的に変化するので、コリメータ25の多数個の制御孔27のアスペクト比は、コリメータ25の周辺から中央部にかけて「1〜1.25」に連続的に変化していることになる。
次に、本発明の一実施の形態であるSRAMの製造方法のサリサイド構造のゲート電極におけるコバルトサリサイド形成工程を図3に沿って、コバルトサリサイド形成工程のうちコバルト膜形成ステップを主体にして説明する。
図3はコバルトサリサイド形成工程の各ステップにおけるウエハを示す各拡大断面図である。図3(a)は前洗浄ステップ後を示しており、コバルト膜形成ステップを実施するスパッタリング装置10のワークに相当する。すなわち、ウエハ30のサブストレート31の表層部にはフィールド(SGI)32、ソース33、ドレイン34が形成されており、ソース33とドレイン34との間の表面にはポリシリコン35が形成され、ポリシリコン35の側面にはスペーサ(SiN)36が被着されている。
図3(a)に示されているように構成されて前洗浄されたウエハ30は、前記構成に係るスパッタリング装置10のスパッタリング室11に搬入搬出口13から搬入されて、図1に想像線で示された状態のヒートステージ20の上に受け渡される。この際に、スパッタリング室11は所定の圧力に予め排気されている。続いて、図1に示されているように、ヒートステージ20がヒートステージリフト19によって上昇され、ヒートステージ20の上面に載置されたウエハ30は予め設定された高さに配置される。
次いで、スパッタリング室11が所定の圧力(例えば、約0.16Pa)になるまで、放電ガスとしてのアルゴンガス15がスパッタリング室11にガス供給管16から供給される。また、直流電圧または高周波電圧がターゲット18とウエハ30との間に電源装置によってバッキングプレート17およびヒートステージ20を介して印加されるとともに、マグネット板23が回転軸24によって回転される。
これらの作動によってターゲット18の周囲に形成されるプラズマの励起に伴って、ターゲット18がアルゴンイオンによってスパッタリングされることにより、ターゲット18から被スパッタリング粒子としてコバルト粒子が叩き出される。ターゲット18から叩き出されたコバルト粒子はウエハ30の方向に飛翔し、コリメータ25の多数個の制御孔27を通過してウエハ30に被着する。このため、図3(b)に示されているように、ウエハ30にはコバルト粒子から成るコバルト膜37が全面にわたって形成される。
以上のようにして、ウエハ30に所望の厚さ(例えば、10nm)のコバルト膜37が形成されると、前述したスパッタリング作動が停止されるとともに、ヒートステージリフト19が下降作動されて、ヒートステージ20に保持されたウエハ30が搬入搬出位置に戻される。続いて、成膜済のウエハ30はスパッタリング室11から搬出される。
ところで、コリメータの多数個の制御孔のアスペクト比がコリメータ全体にわたって均一に設定されている従来例の場合においては、図4(a)に示されているように、ウエハ30に被着したコバルト膜37’の面内膜厚分布がウエハ30の中央部において厚く、ウエハ30の周辺部において薄くなる傾向で不均一になるという問題点があることが、本発明者によって明らかにされた。これは次のような理由によるものと、考えられる。ターゲットからの斜め成分のスパッタ粒子はコリメータの制御孔の内周面に衝突してトラップされ、垂直成分のスパッタ粒子がウエハに到達する。このウエハに到達するスパッタ粒子の到達の割合は、コリメータの中央部に位置した制御孔を通過するものの方が、周辺部に位置した制御孔を通過したものよりも大きい。したがって、ウエハ30に被着したコバルト膜37’の面内膜厚分布はウエハ30の中央部において厚く、ウエハ30の周辺部において薄くなる。
しかし、本実施の形態においては、コリメータ25の本体26の上面および下面に傾斜角が極小さく本体26と同心円の一対の錐面28、28を上下対称形にそれぞれ形成することにより、コリメータ25の多数個の制御孔27のアスペクト比がコリメータ25の周辺から中心にかけて「1〜1.25」に設定されているために、図4(b)に示されているように、ウエハ30に被着されたコバルト膜37の面内膜厚分布を均一に形成することができる。これは次のような理由によると、本発明者は考察する。ターゲットからの斜め成分のスパッタ粒子はコリメータの制御孔の内周面に衝突してトラップされるという現象から、スパッタ粒子がコリメータを通過してウエハに到達する割合はコリメータの制御孔のアスペクト比(孔深さ/孔径)に依存すると、考察した。本発明者はこの点に着目することにより、コリメータ25内の多数個の制御孔27のそれぞれのアスペクト比をコリメータ25の周辺から中心にかけて「1〜1.25」に設定した。すなわち、コリメータ25の周辺部に位置した制御孔27oのアスペクト比は中央部に位置した制御孔27iよりも小さいことにより、周辺部に位置した制御孔27oを通過するスパッタ粒子の量は中央部に位置した制御孔27iを通過するスパッタ粒子の量より多くなるので、従来例の場合にウエハの周辺部で不足したスパッタ粒子の量を補うことができ、その結果、ウエハ30の面内膜厚分布を全体にわたって均一に制御することができる。
図4(c)は面内膜厚分布の均一化の効果を検証するための実験結果を示す面内膜厚分布表である。図4(d)はそのウエハ上の測定位置を示す平面図である。なお、実験は前述したスパッタリング装置10によって実施され、その実験条件は前述したスパッタリング条件と同一である。
図4(c)から明らかな通り、本実施の形態によれば、ウエハの中央部における膜厚の増大傾向が解消されており、ウエハ面内膜厚分布の均一性が、従来の場合の「6.2%」から「1.60%」に改善されたことが理解される。また、本実施の形態に係るコリメータ25の場合における周辺部「9」に位置する膜厚が最も厚くなっているので、コリメータ25の周辺部における高さHをこれ以上に大きくすると、コバルト膜37のウエハ周辺部における膜厚が厚くなり、逆に、面内膜厚分布の均一性が低下してしまうと、推定することができる。
ちなみに、コバルト膜のウエハ面内膜厚分布が不均一になると、ウエハから取得されるSRAMの接合リーク不良が発生する。例えば、コバルト膜が厚く形成されたウエハの中央部において、接合リーク不良が発生する。本実施の形態においては、ウエハ30の面内膜厚分布を全体にわたって均一に制御することにより、ウエハ30の中央部においてコバルト膜37が厚く形成されるのを相対的に防止することができるので、このウエハ30から取得されるSRAMの接合リーク不良が発生するのを未然に防止することができる。
なお、以上のようにしてコバルト膜37が形成された後に、図3(c)に参照されるように、ウエハ30には窒化チタン(TiN)膜38が被着される。次いで、第一アニールステップにおいて、アニール処理がウエハ30に施されると、図3(c)に示されているように、コバルトシリサイド(CoSi)39がポリシリコン35、ソース33、ドレイン34に形成される。その後に、除去ステップにおいて、図3(d)に示されているように、コバルト膜37および窒化チタン膜38が除去される。次いで、第二アニールステップにおいて、アニール処理がウエハ30に施されると、図3(e)に示されているように、コバルトダイシリサイド(CoSi2)40がポリシリコン35、ソース33、ドレイン34に形成される。
前記実施の形態によれば、次の効果が得られる。
1) コリメータの多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定することにより、コリメータの周辺部に位置した制御孔を通過するスパッタ粒子の量を中央部に位置した制御孔を通過するスパッタ粒子の量より多く制御することができるので、ウエハ面内の膜厚分布を全体にわたって均一に制御することができる。
2) ウエハ面内の膜厚分布を全体にわたって均一に制御することにより、ウエハの中央部においてコバルト膜が厚く形成されるのを相対的に防止することができるので、このウエハから取得されるSRAMの接合リーク不良が発生するのを未然に防止することができ、製造歩留りを向上させることができる。
3) コリメータの本体の上面および下面に傾斜角が極小さく本体と同心円の一対の錐面を上下対称形にそれぞれ形成して、コリメータの多数個の制御孔のアスペクト比をコリメータの周辺から中心にかけて「1〜1.25」に設定することにより、多数個の制御孔のアスペクト比を同一のコリメータにおいてコバルト膜のウエハ面内膜厚分布の傾向に対応して相違させることを簡単に実施することができ、また、既存のコリメータを利用することができる。その結果、スパッタリング装置のイニシャルコストやランニングコストの増加を抑制することができ、ひいてはSRAMの製造方法のコストを低減することができる。
4) 既存のスパッタリング装置やスパッタリング方法をそのまま適用することができるため、スパッタリング装置やスパッタリング工程を改造しなくて済む。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、同一のコリメータにおける多数個の制御孔のアスペクト比は、コリメータの厚さを増減して相違させるに限らず、図5に示されているように、制御孔のそれぞれの開口径dを増減(d−d’)して相違させてもよい。また、多数個の制御孔のアスペクト比をコリメータの厚さを増減して相違させる場合には、コリメータの本体の端面に錐面を形成するに限らず、本体の端面に段差面を形成してもよい。
同一のコリメータにおける多数個の制御孔のアスペクト比は、コリメータの周辺から中心にかけて「1〜1.25」に設定するに限らない。
同一のコリメータにおける多数個の制御孔のアスペクト比は、周辺で小さく中央で大きく設定するに限らず、ウエハに形成される面内膜厚分布の傾向に対応して、周辺で大きく中央で小さく設定してもよい。
前記実施の形態においては、SRAMの製造方法のサリサイド構造のゲート電極におけるコバルトサリサイド形成工程の場合について説明したが、バイポーラICのエミッタ電極、配線・抵抗、キャパシタ電極、アルミニウム配線の浅い接合へのコンタクト、ソースまたはドレイン領域の形成等のコバルトサリサイド構造のためのコバルト膜を形成する場合等にも適用することができる。
さらに、コバルトのスパッタリング膜を形成する場合に限らず、Ni(ニッケル)、W(タングステン)、Al(アルミニウム)、Ti(チタン)等の金属膜や半導体膜、絶縁膜を形成する場合についても適用することができる。
スパッタリング装置は前記実施の形態で示したものを使用するに限らず、他のコリメーションスパッタリング装置を使用してもよい。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法においてウエハに成膜する技術に適用した場合について説明したが、それに限定されるものではなく、プリント配線基板に成膜する場合、液晶表示装置の製造方法において液晶パネルに成膜する場合や、磁気ディスクやコンパクトディスクに成膜する場合等の成膜技術全般に適用することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
多数個の制御孔のアスペクト比を同一のコリメータにおいて面内膜厚分布に対応して相違させることにより、面内膜厚分布の均一性を高めることができる。
スパッタリング膜の面内膜厚分布の均一性を高めることができるので、基板に薄膜をスパッタリングする技術、例えばICが作り込まれる半導体ウエハの一主面の上に金属をスパッタリングによって成膜する技術に適用することができる。
Claims (5)
- 多数個の制御孔が開設されたコリメータが被処理基板とターゲットとの間に介設された状態で、前記ターゲットがスパッタリングされて前記被処理基板に薄膜が被着される工程を備えている半導体装置の製造方法において、前記多数個の制御孔のアスペクト比を前記コリメータにおいて前記薄膜の面内膜厚分布に対応して相違させることを特徴とする半導体装置の製造方法。
- 前記多数個の制御孔のアスペクト比が、前記コリメータの周辺から中心にかけて「1〜1.25」に設定されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記多数個の制御孔のアスペクト比が、前記コリメータの厚さを調整されて相違されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記多数個の制御孔のアスペクト比が、前記制御孔のそれぞれの開口径を調整されて相違されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ターゲットがコバルト(Co)またはチタン(Ti)またはニッケル(Ni)によって形成されており、前記薄膜が半導体ウエハの上に形成されるサリサイド構造のための金属膜であることを特徴とする請求項1、2、3または4に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336620 | 2002-11-20 | ||
JP2002336620 | 2002-11-20 | ||
PCT/JP2003/014792 WO2004047160A1 (ja) | 2002-11-20 | 2003-11-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2004047160A1 true JPWO2004047160A1 (ja) | 2006-03-23 |
Family
ID=32321811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004553211A Pending JPWO2004047160A1 (ja) | 2002-11-20 | 2003-11-20 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2004047160A1 (ja) |
TW (1) | TW200416838A (ja) |
WO (1) | WO2004047160A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090308739A1 (en) * | 2008-06-17 | 2009-12-17 | Applied Materials, Inc. | Wafer processing deposition shielding components |
KR20170100068A (ko) * | 2008-06-17 | 2017-09-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 균일한 증착을 위한 장치 및 방법 |
JP6364295B2 (ja) | 2014-09-22 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびスパッタリング装置 |
JP6556567B2 (ja) * | 2015-09-09 | 2019-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR102695398B1 (ko) | 2015-10-27 | 2024-08-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Pvd 스퍼터 챔버를 위한 바이어스가능 플럭스 최적화기/콜리메이터 |
KR102056735B1 (ko) * | 2016-03-14 | 2019-12-17 | 가부시끼가이샤 도시바 | 처리 장치 및 콜리메이터 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831769A (ja) * | 1994-07-19 | 1996-02-02 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH11200029A (ja) * | 1998-01-13 | 1999-07-27 | Victor Co Of Japan Ltd | スパッタリング装置 |
-
2003
- 2003-11-20 TW TW92132596A patent/TW200416838A/zh unknown
- 2003-11-20 JP JP2004553211A patent/JPWO2004047160A1/ja active Pending
- 2003-11-20 WO PCT/JP2003/014792 patent/WO2004047160A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2004047160A1 (ja) | 2004-06-03 |
TW200416838A (en) | 2004-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI488987B (zh) | 用於pvd腔室之濺射靶材 | |
JP3979787B2 (ja) | スパッタリングターゲット、その製造方法、および被覆方法 | |
JP2000144399A (ja) | スパッタリング装置 | |
JPH07335553A (ja) | 処理装置および処理方法 | |
TWI780173B (zh) | 濺鍍裝置 | |
JP3868020B2 (ja) | 遠距離スパッタ装置及び遠距離スパッタ方法 | |
JP2016111347A (ja) | Cu配線の形成方法および成膜システム、記憶媒体 | |
JPH10147864A (ja) | 薄膜形成方法及びスパッタ装置 | |
JPWO2016136255A1 (ja) | 成膜装置及び成膜方法 | |
JP7515664B2 (ja) | 成膜装置および成膜方法 | |
JP2013163856A (ja) | スパッタ装置 | |
JPWO2004047160A1 (ja) | 半導体装置の製造方法 | |
JP2010090424A (ja) | スパッタ成膜方法及びプラズマ処理装置 | |
JP2011040461A (ja) | バッフル板及びプラズマ処理装置 | |
JP2022078710A (ja) | エッジリングおよび基板処理装置 | |
JP6456010B1 (ja) | スパッタリング装置 | |
JP6509553B2 (ja) | スパッタリング装置 | |
JP7262235B2 (ja) | スパッタリング装置及びスパッタリング方法 | |
JP3573218B2 (ja) | 薄膜製造方法 | |
JP2021025125A (ja) | 成膜装置および成膜方法 | |
JP2021012960A (ja) | プラズマ処理装置 | |
JP5265309B2 (ja) | スパッタリング方法 | |
JP4471767B2 (ja) | スパッタ装置及びそれを用いたスパッタ方法 | |
JP7134112B2 (ja) | 成膜装置および成膜方法 | |
JP2024056319A (ja) | 成膜装置および成膜方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |