DE4423558A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents
Halbleiterbauelement und Verfahren zu dessen HerstellungInfo
- Publication number
- DE4423558A1 DE4423558A1 DE4423558A DE4423558A DE4423558A1 DE 4423558 A1 DE4423558 A1 DE 4423558A1 DE 4423558 A DE4423558 A DE 4423558A DE 4423558 A DE4423558 A DE 4423558A DE 4423558 A1 DE4423558 A1 DE 4423558A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- tisi2
- tin
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910008479 TiSi2 Inorganic materials 0.000 claims abstract description 69
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 60
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 47
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 22
- 229910008482 TiSiN Inorganic materials 0.000 claims abstract description 12
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 229910008484 TiSi Inorganic materials 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 33
- 239000010936 titanium Substances 0.000 claims description 33
- 239000012298 atmosphere Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 19
- 230000007704 transition Effects 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- -1 silicide nitride Chemical class 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 238000000889 atomisation Methods 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000005755 formation reaction Methods 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 230000035515 penetration Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiter
bauelement und ein Verfahren zu dessen Herstellung, und
insbesondere auf ein Verfahren zur Bildung einer leitfähigen
Silicidschicht, die zur Bildung eines MOS-Bauelements mit
hoher Dichte geeignet ist.
In Übereinstimmung mit der Zunahme der Packungsdichte von
ICs (IC = Integrated Circuit = integrierte Schaltung) hat
sich die Größe einer Einheitszelle reduziert. Dementsprech
end hat sich die Größe der Gateleitung des Transistors re
duziert, was dazu führte, daß sowohl der Widerstand als auch
der Kontaktwiderstand erhöht wurde.
Um diese Probleme zu lösen, wurde eine Technik zum Bilden
einer Metall-Silicidschicht auf einer Polysilizium-Gate-
Elektrode und zum Bilden einer Metall-Silicidschicht auf
einem Kontaktabschnitt eines Siliziumsubstrats entwickelt.
Folglich werden der Widerstand der Gate-Elektrode des Tran
sistors und der Kontaktwiderstand zwischen Source und Drain
reduziert, wodurch das Bauelement verbessert wird.
Anfangs wurden die Bildung des Metall-Silicids auf der
Gate-Elektrode und die Bildung des Metall-Silicids auf der
Source-/Drain-Region als getrennte Prozesse ausgeführt. Um
den Prozeß zu vereinfachen und um Herstellungskosten einzu
sparen, wurde deshalb eine Salicid-Technik (self aligned
silicide formation technique = selbsteinstellende Silicid
bildungstechnik) entwickelt, bei der die Gate- und die
Source/Drain-Prozesse innerhalb desselben Prozesses ausge
führt wurden. Bei diesem Salicid-Verfahren wird ein Metall
auf beiden freiliegenden Siliziumabschnitten und auf den
Isolatorabschnitt aufgebracht, und daraufhin wird eine
Wärmebehandlung ausgeführt. Als ein Ergebnis erfolgt eine
Silicid-Reaktion auf dem Siliziumabschnitt, um ein Silicid
zu bilden, während auf dem Isolatorabschnitt die Eigenschaft
verwendet wird, daß das Metall in einem metallischen Zustand
bleibt, um selektiv ein Silicid zu bilden, und um den Me
tallfilm durch einen Ätzvorgang selektiv zu entfernen.
Wenn das Salicid-Verfahren bei der Herstellung von Tran
sistoren angewendet wird, ersetzt es das existierende
Silicidbildungsverfahren auf der Grundlage des CVD-Ver
fahrens (CVD = Chemical Vapour Deposition = chemische Ab
scheidung aus der Gasphase). Das Verfahren zur Herstellung
des Transistors schließt insbesondere das Verfahren zum Bil
den eines Titan-Salicids, bei dem der spezifische elek
trische Widerstand des Metalls und der spezifische elek
trische Widerstand des Silicids niedrig sind.
Bei dem herkömmlichen Ti-Salicid-Verfahren wird die Silicid
reaktion jedoch lediglich durch eine Wärmebehandlung er
reicht, wodurch sich TiSi₂ bildet. Aufgrund der Stöchio
metrie, bei der ein Ti-Atom zwei Si-Atome erfordert, werden
deshalb die Übergänge der Source und/oder Drain des Transis
tors durch TiSi₂ stark durchdrungen. Weiterhin dringen
Fremdmaterialien in die Schnittstelle zwischen dem TiSi₂ und
dem Aluminium ein, das als Draht verwendet ist. Insbesondere
oxidiert das TiSi₂, um TiO₂ zu bilden, was dazu führt, daß
sich der Widerstand Rc des Kontakts erhöht. Weiterhin kann
das TiSi₂ nicht dazu dienen, die Diffusion der Silizium-
Atome (Si-Atome) zu verhindern, und die Si-Atome durchlaufen
deshalb die TiSi₂-Schicht, um in den Al-Draht in einen ge
schmolzenen Zustand einzudringen. Deshalb bleiben die
Probleme der Al-Übergangsspitze und der Elektro-Migration
auf dem Al-Draht wie vorher bestehen.
Bei einem Versuch, das Problem der Si-Atome, die durch das
TiSi₂ in den Al-Draht in einer geschmolzenen Form laufen, zu
lösen, wurde eine Technik einer Kontaktmetallisierung in der
Form von Al-TiN-TiSi₂ entwickelt, bei der eine TiN-Schicht
als Diffusions-verhindernde Schicht zwischen dem Al-Draht
und der TiSi₂-Schicht abgeschieden ist.
Diese Technik birgt jedoch weitere Probleme. Diese Probleme
bestehen darin, daß die TiN-Schicht durch Zerstäuben ge
trennt abgeschieden werden muß. Wenn die TiSi₂-Schicht der
äußeren Atmosphäre ausgesetzt ist, dringen weiterhin, wie
bei dem herkömmlichen Ti-Salicidverfahren, Fremdmaterialien
ein, die die TiSi₂-Schicht oxidieren, wodurch ein natür
liches TiO₂ gebildet wird. Folglich wird der Kontaktwider
stand Rc der Schnittstelle zwischen TiN und dem TiSi₂ über
haupt nicht verbessert. D.h. die Diffusion der Si-Atome in
den Al-Draht kann verhindert werden, aber das Problem des
Eindringens von Fremdmaterialien in den Übergang von TiSi₂
bleibt wie bisher bestehen.
Das herkömmliche Ti-Salicidverfahren wird nun anhand von
Fig. 1 beschrieben.
Eine aktive Region zum Bilden einer Bauelemente-Einheit und
eine Feldregion 12 zur elektrischen Isolation der aktiven
Regionen werden auf einem P-Typ Siliziumsubstrat 11 durch
Anwenden eines LOCOS-Verfahrens gebildet. Dann wird eine
thermische Oxidschicht aufgewachsen, um eine Gate-Isola
tionsschicht eines Transistors zu bilden, und dann wird eine
leitfähige Polysiliziumschicht 13 gebildet, um als Gate-Lei
tung 13 zu dienen.
Dann wird eine CVD-SiO₂-Schicht auf den gegenüberliegenden
Seitenwänden der Gate-Leitung 13 abgeschieden, und dann wird
ein Zurückätzen ausgeführt, um eine CVD-SiO₂-Beabstandung zu
bilden. Dann wird eine Störstellenimplantation ausgeführt,
so daß sich eine selbsteinstellende Source-/Drain-Region 15
zwischen der Oberfläche der Polysilizium-Gate-Schicht und
der Feldoxidschicht und der Gate-Seitenwandbeabstandung bil
det.
Dann wird Titan (Ti) auf der gesamten Oberfläche des Wafers
durch Zerstäuben abgeschieden. Dann wird eine Wärmebehand
lung bei einer Temperatur von 700-800°C in einer inerten
Gasatmosphäre durchgeführt, so daß sich auf der Oberfläche
der freiliegenden Gate-Leitung und auf der Source-/Drain-
Region des Si-Substrats ein TiSi₂ 16 selektiv bilden kann.
Während der Wärmebehandlung wird ein Ti-Atom mit zwei Si-
Atomen verbunden, um TiSi₂ zu bilden, und die Si-Atome wer
den durch die Siliziumschicht oder durch das Polysilizium-
Gate zugeführt. D.h. das Metall Ti verbraucht das freilie
gende Silizium in Richtung der Tiefe, wodurch TiSi₂ gebildet
wird.
Dann wird die Struktur in eine Ammoniaklösung getaucht, um
die Ti-Schicht zu entfernen, die nach der Silicid-Reaktion
zurückbleibt. Dann wird eine Wärmebehandlung ausgeführt, um
die TiSi₂-Schicht zu stabilisieren, und dann wird eine PSG-
Schicht 17 (PSG = Phospho-Silicate-Glass = Phospho-Silikat-
Glas) auf der gesamten Oberfläche des Wafers gebildet.
Dann wird ein Kontaktloch auf der Source-/Drain-Region ge
bildet, und dann wird Al zerstäubt, das diffundiert werden
soll. Danach wird eine Strukturierung ausgeführt, um einen
Aluminiumdraht 18 zu bilden, wodurch die Herstellung des
Transistors vervollständigt wird.
Es existiert eine weitere Salicid-Technik, die im US-Patent
4,855,798 offenbart ist. Bei dieser Technik wird Ti nach der
Bildung einer Gate-Seitenwandbeabstandung abgeschieden. Dann
wird eine Wärmebehandlung ausgeführt, so daß das Ti auf
einer Isolationsschicht zu TiN werden kann, daß das Ti auf
der Oberfläche der Siliziumschicht zu TiSi₂ werden kann, und
daß ein Silicid-Nitrid (TiSi₂N) auf der TiSi₂-Schicht ge
bildet werden kann. Nach der Reaktion wird das TiN entfernt,
wodurch das Salicid-Verfahren abgeschlossen wird. Bei dieser
Technik sind die selektiven Ätzcharakteristika des TiN und
des TiSi₂N schlechter und deshalb kann zwischen dem Gate und
der Source-/Drain-Region nach dem Entfernen des TiN ein
Kurzschluß auftreten. Die TiSi₂N-Schicht, die auf der
Source-/Drain-Region nach der Entfernung des TiN zurück
bleibt, ist zu dünn, um als eine Diffusionsverhinderungs
schicht zu dienen. Weiterhin hat die TiSi₂N-Schicht der
Source-/Drain-Region nach dem Entfernen des TiN eine ge
stufte Form.
Bei der oben beschriebenen herkömmlichen Technik dringen
Si-Atome in den Source-/Drain-Übergang aufgrund des erheb
lichen Verbrauchs von Si-Atomen während der Bildung der
TiSi₂-Schicht ein. Deshalb werden die Charakteristika des
Übergangs verschlechtert und es ist unmöglich, einen dünnen
Source-/Drain-Übergang zu bilden.
Weiterhin kann die TiSi₂-Schicht nicht die Diffusion der
Si-Atome verhindern, und deshalb diffundieren die Si-Atome
in den Al-Draht. Deshalb ist es wahrscheinlich, daß der
Übergang aufgrund einer Al-Spitze beschädigt wird, oder eine
Elektro-Migration auf dem Al-Draht kann auftreten, wodurch
die Zuverlässigkeit des Transistors verschlechtert wird.
Weiterhin oxidiert TiSi₂ leicht, wenn es der Atmosphäre aus
gesetzt ist, und deshalb bilden sich, wenn Al abgeschieden
wurde, Fremdmaterialien wie z. B. TiO₂ auf der Schnittstelle
zwischen der Al-Schicht und der TiSi₂-Schicht. Folglich er
höht sich der Kontaktwiderstand Rc und deshalb wird die Be
triebsgeschwindigkeit des Transistors langsamer.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren
zur Bildung eines Halbleiterbauelements zu schaffen, bei dem
das Problem, daß sich die Betriebsgeschwindigkeit des Tran
sistors erniedrigt, gelöst wird.
Diese Aufgabe wird durch eine leitfähige Schicht nach An
spruch 1, einen Metall-Oxid-Halbleiter-Feldeffekttransistor
nach Anspruch 3, ein Verfahren zur Bildung einer leitfähigen
Schicht nach Anspruch 5 und durch ein Verfahren zur Herstel
lung eines Metall-Oxid-Halbleiter-Feldeffekttransistors nach
Anspruch 11 gelöst.
Die vorliegende Erfindung löst die Aufgabe durch Verbessern
des herkömmlichen Ti-Salicideverfahrens, bei dem ein Silicid
gleichzeitig auf den Übergangsoberflächen eines Gates und
einer Source-/Drain-Region gebildet wird. Folglich werden
die folgenden Probleme gelöst: ein hoher Kontaktwiderstand
Rc aufgrund des Eindringens von Fremdmaterialien in die
Schnittstelle zwischen der Al-Schicht und einer TiSi₂-
Schicht; die Verschlechterung der Zuverlässigkeit des Kon
takts aufgrund der Ungeeignetheit der TiSi₂-Schicht als Si-
Diffusionsverhinderungsschicht; und das Eindringen der Si-
Atome in den Übergang aufgrund des erheblichen Verbrauchs
der Si-Atome der Source-/Drain-Region während der Reaktion
des TiSi₂.
D.h. die Reaktion des Silicids wird in zwei Schritte unter
teilt, so daß eine TiN-Schicht als Diffusionsverhinderungs
schicht gebildet werden kann, ohne den herkömmlichen Schritt
der Bildung einer getrennten Oxidationsverhinderungsschicht
auszuführen. Folglich werden die Probleme, die mit der Bil
dung des herkömmlichen Ti-Salicide-Transistors zusammenhän
gen, alle gelöst.
Gemäß der vorliegenden Erfindung wird Ti auf einer Si-Ober
fläche abgeschieden, und dann wird eine Wärmebehandlung bei
einer Temperatur von 600-700°C ausgeführt, was einem
Temperaturpegel entspricht, der niedriger ist als die her
kömmliche TiSi₂-Bildungstemperatur, so daß ein TiSi (Mono-
Silicid) gebildet werden kann. Dann wird das TiSi in einer
Stickstoffatmosphäre für eine lange Zeit wärmebehandelt, so
daß sich auf der Oberfläche TiN als auch TiSi₂ bilden kann.
D. h.:
2TiSi + N₂ → 2 TiN + 2Si (1)
TiSi + Si → TiSi₂ (2)
Das TiN wird in der Gleichung (1) unter dem Zurücklassen von
Si-Atomen gebildet, und die zurückgelassenen Si-Atome werden
zur Si-Versorgungsquelle für die Bildung des TiSi₂.
Wie es in Fig. 3 und 4 gezeigt ist, wird die Silicid-
Reaktion bei einer Temperatur von 600-700°C ausgeführt, so
daß sich die TiSi-Phase schneller als die TiSi₂-Phase bil
det. Um TiN zu bilden, das ein thermodynamisch größeres Auf
wachspotential als TiSi hat, wird weiterhin eine Wärmebe
handlung bei einer Temperatur von 700°C in einer Gas
atmosphäre, die Stickstoff (N₂, NH₃) enthält, für eine lange
Zeitdauer ausgeführt. Folglich wird eine Reaktion induziert,
bei der "Si" durch "N" ersetzt wird. Folglich erfolgt ein
Phasenübergang von TiSi zu TiSi₂, wie es in Fig. 4 gezeigt
ist. Wenn der Phasenübergang von TiSi zu TiSi₂ auftritt,
wird das Si, das bei der TiN-Reaktion zurückgelassen wurde,
die Si-Versorgungsquelle, so daß der Verbrauch von Si aus
der Si-Schicht minimiert werden kann.
Wenn Ti und Si reagieren, um ein Silicid zu bilden, wird
gemäß der vorliegenden Erfindung TiSi in einer Zwischen
phase, die nicht TiSi₂ ist, gebildet (die Zwischenphase ist
ein metastabiler Zustand, der bei einem Zwischenschritt
auftritt, wenn sich die Reaktion auf die abschließende Phase
zubewegt). Weiterhin erfordert ein Ti-Atom ein Si-Atom und
deshalb wird der Si-Verbrauch auf der Siliziumschicht, die
mit dem Ti in Kontakt ist, verglichen mit dem Fall, bei dem
TiSi₂ direkt aufgewachsen wird, um die Hälfte reduziert.
Beim Schritt der Wärmebehandlung des abschließenden TiSi₂
wird Stickstoff zugeführt, so daß eine TiN-Bildungsreaktion
an der Oberfläche des TiSi auftreten kann. Das Si, das
während der TiN-Bildungsreaktion zurückbleibt, wird zuge
führt, wenn das TiSi in der abschließenden stabilen Phase zu
TiSi₂ übergeht. Als ein Ergebnis wird der Verbrauch von Si-
Atomen, die aus dem Siliziumsubstrat zugeführt werden (d. h.
aus der Diffusionsregion und der Source-/Drain-Region)
minimiert.
Sogar wenn das TiSi₂-Silicid, das das gleiche ist, wie bei
den herkömmlichen Techniken, auf einer Polysilizium-Gate-
Oberfläche und auf einer Source-/Drain-Region eines Tran
sistors gebildet wird, kann folglich das Eindringen von
TiSi₂ in dem Übergang gehemmt werden. Weiterhin kann TiN auf
der TiSi₂-Schicht in einer Stickstoffatmosphäre ohne Hinzu
fugen eines getrennten Schrittes gebildet werden, so daß der
Kontakt der Source-/Drain-Region in der Form von
Al/TiN/TiSi₂ hergestellt werden kann.
Folglich wird eine Diffusionsverhinderungsschicht (TiN-Film)
zwischen der Al- und der TiSi₂-Schicht gebildet, was dazu
führt, daß eine zuverlässige Kontaktanschlußstruktur gebil
det wird.
Die leitfähige Schicht gemäß der vorliegenden Erfindung
umfaßt eine Störstellenregion, die auf einem Halbleiter
substrat gebildet ist; eine Metall-Silicidschicht, die auf
der Störstellenregion gebildet ist; eine Metall-Silicid-
Nitrid-Schicht, die auf der Metall-Silicidschicht gebildet
ist; und eine Metall-Nitridschicht, die auf der Metall-
Silicid-Nitridschicht gebildet ist, wobei die oben erwähnten
Schichten in der genannten Reihenfolge gebildet werden.
Das bei der vorliegenden Erfindung verwendete Metall kann
derart sein, daß das Metall mit Silizium verbunden werden
kann, und daß die verbundene Metallverbindung eine meta
stabile Silicidphase und eine abschließende stabile Silicid
phase bildet. Wenn z. B. Titan verwendet wird, ist das
Metall-Silicid TiSi₂, und das Metall-Silicid-Nitrid ist
TiSiN, während das Metall-Nitrid TiN ist.
Der MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ge
mäß der vorliegenden Erfindung umfaßt eine Metall-Silicid
schicht, die auf einer Störstellenregion und auf einer
oberen Oberfläche einer Gate-Elektrode gebildet ist; und
eine Metall-Silicid-Nitridschicht, die auf der Metall-Si
licidschicht gebildet ist; und eine Metall-Nitridschicht,
die auf der Metall-Silicid-Nitridschicht gebildet ist.
Das Verfahren zur Bildung einer leitfähigen Schicht gemäß
der vorliegenden Erfindung umfaßt die folgenden Schritte:
- (a) Bilden einer Störstellenregion auf einem Halbleiter substrat;
- (b) Bilden einer Metallschicht auf der Störstellenregion;
- (c) Ausführen einer Wärmebehandlung in einer inerten Gas atmosphäre, um das Metall und das Silizium des Halb leitersubstrats miteinander zu verbinden, und um so ein Metall-Silicid in einer metastabilen Phase zu bilden; und
- (d) Ausführen einer Wärmebehandlung in einer Stickstoff gasatmosphäre, um den Phasenübergang des Metall-Silicids der metastabilen Phase in eine stabile Phase zu ermög lichen, wodurch eine leitfähige Schicht gebildet wird, die aus der Störstellenregion, der Metall-Silicid- Schicht, der Metall-Silicid-Nitrid-Schicht und der Metall-Nitridschicht besteht, wobei die obigen Schichten in der erwähnten Reihenfolge übereinander angeordnet sind.
Das Verfahren zur Bildung eines MOSFETs auf einem Halblei
tersubstrat gemäß der vorliegenden Erfindung schließt fol
gende Schritte ein:
- (a) Bilden einer Source, einer Drain und eines Gates unter Verwendung eines Halbleitersiliziums, deren obere Front freigelegt ist;
- (b) Bilden einer Metallschicht auf der gesamten Oberfläche;
- (c) Ausführen einer Wärmebehandlung in einer inerten Gas atmosphäre, um die Metall-Schicht und das Silizium zu verbinden und um so ein Metall-Silicid in einer meta stabilen Phase zu bilden; und
- (d) Ausführen einer Wärmebehandlung in einer Stickstoffgas atmosphäre, um den Phasenübergang des Metall-Silicids in einer metastabilen Phase in eine stabile Phase zu er möglichen.
Hierbei wird die Metall-Schicht durch Zerstäuben von Titan
mit einer Dicke von 1000 Å gebildet. Beim Schritt (c) wird
die Wärmebehandlung bei einer Temperatur von 600-700°C für
eine Zeitdauer von 20 Minuten in einer Argon- oder Neon-Gas
atmosphäre durchgeführt. Beim Schritt (d) wird die Wärmebe
handlung bei einer Temperatur von 700°C in einer NH₃-Gas
atmosphäre durchgeführt. Beim Schritt (b) wird eine Titan
schicht auf der Source-, Drain- und Gate-Elektrode gebildet.
Beim Schritt (c) wird die TiSi-Schicht durch Ausführen einer
Wärmebehandlung bei einer Temperatur von 600-700°C für
eine Zeitdauer von 20 Minuten in einer inerten Gasatmosphäre
gebildet. Beim Schritt (d) wird die TiN-Schicht auf der
Oberfläche der TiSi-Schicht durch Ausführen einer Wärmebe
handlung bei einer Temperatur von 700°C in einer NH₃-Gas
atmosphäre gebildet, wobei die unter der TiN-Schicht liegen
de TiSi-Schicht hergestellt ist, um eine TiSi₂-Schicht zu
bilden. Alternativ wird beim Schritt (d) eine TiN-Schicht
auf der Oberfläche der TiSi-Schicht durch Ausführen einer
Wärmebehandlung bei einer Temperatur von 700°C in einer
NH₃-Gasatmosphäre gebildet, und die unter der TiN-Schicht
liegende TiSi-Schicht ist dann teilweise aus TiSi₂ und teil
weise aus TiSiN hergestellt. Folglich sind die Halbleiter
störstellenregion, die TiSi₂-Schicht, die TiSiN-Schicht und
die TiN-Schicht in der genannten Reihenfolge übereinander
angeordnet.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin
dung wird nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine teilweise Schnittdarstellung eines MOSFETs zur
Darstellung des herkömmlichen Verfahrens zur Bil
dung eines Halbleiterbauelements;
Fig. 2 eine Schnittdarstellung, die die Schritte des Ver
fahrens zur Bildung des Halbleiterbauelements gemäß
der vorliegenden Erfindung darstellt;
Fig. 3 eine graphische Darstellung, die die Veränderungen
der Konzentrationsverteilung von Titan, Polysili
zium und ähnlichem gegenüber der Temperatur bei der
Wärmebehandlung zeigt; und
Fig. 4 eine graphische Darstellung, die die Veränderungen
der Konzentrationsverteilung der metastabilen Phase
und der abschließenden stabilen Phase des Titan
silicids gegenüber der Zeitdauer der Wärmebehand
lung darstellt.
Das bevorzugte Ausführungsbeispiel der vorliegenden Erfin
dung wird nun anhand von Fig. 2 beschrieben.
Wie in Fig. 2a dargestellt ist, wird ein LOCOS-Verfahren
ausgeführt, um eine nicht-aktive Region 22 und eine aktive
Region (die Region außer der nicht-aktiven Region) auf einem
Si-Substrat 21 mit einem ersten Leitfähigkeitstyp (z. B.
p-Typ) auf eine herkömmliche Art zu trennen. Dann wird eine
thermische Oxidschicht als Gate-Isolationsschicht 23 mit
einer Dicke von 100 Å auf dem Si-Substrat gebildet. Dann
wird durch Abscheiden von Polysilizium mit einer Dicke von
2500 Å durch Verwenden eines LPVCD-Verfahrens (low pressure
chemical vapor deposition = Niederdruckgasphasenabscheidung)
eine leitfähige Schicht gebildet, die als Gate-Elektrode 24
verwendet wird. Dann wird ein Photoätzen durchgeführt, um
die Gate-Elektrode 24 zu strukturieren.
Dann wird, wie in Fig. 2b gezeigt ist, ein CVD-SiO₂ abge
schieden und das CVD-SiO₂ wird zurückgeätzt, wodurch eine
SiO₂-Beabstandung 25 auf den gegenüberliegenden Seitenwänden
des Gates gebildet wird. Dann wird eine Ionenimplantation
durchgeführt, um Störstellen in das Substrat einzubringen,
wodurch eine Störstellenregion zum Bilden einer Source und
einer Drain gebildet wird.
Dann wird, wie in Fig. 2c gezeigt ist, Titan (Ti) in einer
Dicke von 1000 Å zerstäubt, um eine Titanschicht 27 zu bil
den.
Dann wird, wie in Fig. 2d gezeigt ist, eine Wärmebehandlung
bei einer Temperatur von 600-700°C über eine Zeitdauer von
20 Minuten in einer inerten Gasatmosphäre (Ar oder N₂)
durchgeführt, um eine TiSi-Monosilicidschicht 30 zu bilden.
Dann wird, wie in Fig. 2e gezeigt ist, das Ti, das nicht mit
dem Si reagiert hat, durch Eintauchen dieses in flüssigen
Ammoniak entfernt. Folglich bleibt lediglich die TiSi-Sili
cidschicht 31 auf den Oberflächen der Gate-Leitung, der
Source und der Drain zurück.
Dann wird, wie in Fig. 2f gezeigt ist, eine Wärmebehandlung
bei einer Temperatur von 700°C in einer NH₃-Gasatmosphäre
durchgeführt, um eine TiN-Schicht 32 auf der Oberfläche der
TiSi-Schicht 30 zu bilden. Unter dieser Bedingung bildet das
TiSi, das auf der Oberfläche liegt, eine TiSi₂-Schicht 31.
Unter dieser Bedingung kann eine dünne TiSi₂N-Schicht
zwischen der TiN-Schicht 32 und der TiSi₂-Schicht 31 ge
bildet werden.
Mit anderen Worten wird die TiSi₂-Schicht durch zwei
Schritte gebildet. Diese zweistufige Herstellung des Sili
cids kann wie folgt ausgedrückt werden:
erster Schritt:
Ti + Si → TiSi,
Ti + Si → TiSi,
zweiter Schritt:
TiSi + N → TiN + Si*
TiSi + Si → TiSi₂,
TiSi + N → TiN + Si*
TiSi + Si → TiSi₂,
oder alternativ,
TiSi + N → TiN + Si*
TiSi + N → TiSiN
TiSi + Si → TiSi₂
TiSi + N → TiN + Si*
TiSi + N → TiSiN
TiSi + Si → TiSi₂
wobei Si* die Si-Atome anzeigt, die von dem TiSi getrennt
werden.
Danach wird, wie in Fig. 2g gezeigt ist, eine CVD-SiO₂-
Schicht auf der gesamten Oberfläche des Substrats gebildet,
und dann wird ein Kontaktloch gebildet, um eine Verbindung
mit einer Source-/Drain-Region 26 bereitzustellen. Dann wird
Al abgeschieden, und eine Strukturierung wird ausgeführt, um
eine Verdrahtungsstruktur 35 zu bilden.
Die nachfolgenden Schritte werden auf die herkömmliche Art
ausgeführt, wodurch der Halbleiter-MOS-Chip fertiggestellt
wird.
Bei der vorliegenden Erfindung wird das Problem des Ein
dringens von TiSi₂ in den Übergang durch das Verfahren der
zweistufigen Bildung des Silicids gelöst.
Ti + Si → TiSi erste Erzeugung des Silicids,
gleichzeitig TiSi + N → TiN + Si
TiSi + Si TiSi₂ zweite Bildung des Silicids
gleichzeitig TiSi + N → TiN + Si
TiSi + Si TiSi₂ zweite Bildung des Silicids
Aufgrund der obigen Reaktionen kann der Verlust des Über
gangs (Verschwinden von Silizium aufgrund der Bildung von
TiSi₂) aufgrund des Si-Verbrauchs reduziert werden. Deshalb
können die elektrischen Charakteristika des Source-/Drain-
Übergangs des Transistors verbessert werden. Weiterhin ist
die Tiefe des Eindringens des TiSi₂ sehr flach, und deshalb
kann ein flacher Übergang gebildet werden, mit dem Ergebnis,
daß der Kurzkanaleffekt und die Heißträgercharakteristika
des Transistors verbessert werden.
Weiterhin kann die TiN-Schicht, die die Si-Diffusionsver
hinderungsschicht ist, auf der Oberfläche der TiSi₂-Schicht
ausgeführt werden, ohne einen getrennten Verfahrensschritt
auszuführen, und deshalb werden die Zuverlässigkeit des
Kontakts und die Al-Verdrahtung verbessert.
Weiterhin kann das Eindringen von Fremdmaterialien in die
Schnittstelle zwischen die TiSi₂- und die TiN-Schicht aus
geschlossen werden, und TiN ist verglichen mit TiSi₂ posi
tiv, so daß das Aufwachsen des Fremdmaterials auf der
Schnittstelle zwischen der Al- und der TiN-Schicht minimiert
werden kann, wodurch der Kontaktwiderstand Rc des Transistors
verbessert wird.
Deshalb kann die vorliegende Erfindung auf das Halbleiter
bauelement der nächsten Generation angewendet werden, wo
durch die Charakteristika des Transistors erheblich ver
bessert werden.
Claims (16)
1. Leitfähige Schicht zur Verwendung in einem Halbleiter
bauelement, mit folgenden Merkmalen:
einer Störstellenregion, die auf einem Halbleitersub strat gebildet ist;
einer Metall-Silicid-Schicht, die auf der Störstellen region gebildet ist;
einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und
einer Metall-Nitrid-Schicht, die auf der Metall-Sili cid-Nitrid-Schicht gebildet ist, wobei die obigen Schichten in der genannten Reihenfolge gebildet sind.
einer Störstellenregion, die auf einem Halbleitersub strat gebildet ist;
einer Metall-Silicid-Schicht, die auf der Störstellen region gebildet ist;
einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und
einer Metall-Nitrid-Schicht, die auf der Metall-Sili cid-Nitrid-Schicht gebildet ist, wobei die obigen Schichten in der genannten Reihenfolge gebildet sind.
2. Leitfähige Schicht nach Anspruch 1, bei der:
die Metall-Silicid-Schicht aus TiSi₂ besteht;
die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und
die Metall-Nitrid-Schicht aus TiN besteht.
die Metall-Silicid-Schicht aus TiSi₂ besteht;
die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und
die Metall-Nitrid-Schicht aus TiN besteht.
3. Ein Metall-Oxid-Halbleiter-Feldeffekttransistor mit
einer Störstellenregion und einer Gate-Elektrode, die
auf einer Halbleiterregion gebildet ist, mit folgenden
Merkmalen:
einer Metall-Silicid-Schicht, die auf der Störstellen region und der oberen Front der Gate-Elektrode gebildet ist;
einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und
einer Metall-Nitrid-Schicht, die auf der Metall-Sili cid-Nitrid-Schicht gebildet ist.
einer Metall-Silicid-Schicht, die auf der Störstellen region und der oberen Front der Gate-Elektrode gebildet ist;
einer Metall-Silicid-Nitrid-Schicht, die auf der Metall-Silicid-Schicht gebildet ist; und
einer Metall-Nitrid-Schicht, die auf der Metall-Sili cid-Nitrid-Schicht gebildet ist.
4. Metall-Oxid-Halbleiter-Feldeffekttransistor nach An
spruch 3, bei dem:
die Metall-Silicid-Schicht aus TiSi₂ besteht;
die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und
die Metall-Nitrid-Schicht aus TiN besteht.
die Metall-Silicid-Schicht aus TiSi₂ besteht;
die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und
die Metall-Nitrid-Schicht aus TiN besteht.
5. Verfahren zur Bildung einer leitfähigen Schicht, mit
folgenden Schritten:
- (a) Bilden einer Störstellenregion auf einem Halblei tersubstrat;
- (b) Bilden einer Metall-Schicht auf der Störstellen region;
- (c) Ausführen einer Wärmebehandlung in einer inerten Gasatmosphäre, so daß sich das Metall und das Silizium des Halbleitersubstrats miteinander ver binden, um so ein Metall-Silicid in einer meta stabilen Phase zu bilden; und
- (d) Ausführen einer Wärmebehandlung in einer Stick stoff-enthaltenen Atmosphäre, um den Phasenübergang des Metall-Silicids in der metastabilen Phase in eine stabile Phase zu ermöglichen,
wodurch eine leitfähige Schicht gebildet wird, die aus
der Störstellenregion, der Metall-Silicid-Schicht, der
Metall-Silicid-Nitrid-Schicht, und der Metall-Nitrid-
Schicht besteht, wobei die obigen Schichten in der be
schriebenen Reihenfolge übereinander angeordnet sind.
6. Verfahren nach Anspruch 5, bei dem:
die Metall-Silicid-Schicht aus TiSi₂ besteht;
die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und
die Metall-Nitrid-Schicht aus TiN besteht.
die Metall-Silicid-Schicht aus TiSi₂ besteht;
die Metall-Silicid-Nitrid-Schicht aus TiSiN besteht; und
die Metall-Nitrid-Schicht aus TiN besteht.
7. Verfahren nach Anspruch 5 oder 6, bei dem:
beim Schritt (b) die Metall-Schicht durch Ausführen eines Zerstäubens mit einer Dicke von 1000 Å gebildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von etwa 20 Minu ten in einer Argon- oder Neon-Gasatmosphäre durchgeführt wird; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre durchge führt wird.
beim Schritt (b) die Metall-Schicht durch Ausführen eines Zerstäubens mit einer Dicke von 1000 Å gebildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von etwa 20 Minu ten in einer Argon- oder Neon-Gasatmosphäre durchgeführt wird; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre durchge führt wird.
8. Verfahren nach Anspruch 5, bei dem:
beim Schritt (b) eine Titanschicht auf der Störstellen region gebildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von etwa 20 Minu ten in einer inerten Gasatmosphäre ausgeführt wird, um eine TiSi-Schicht zu bilden; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre ausgeführt wird, um eine TiN-Schicht auf der Oberfläche der TiSi- Schicht zu bilden, und wobei die TiSi-Schicht, die unter der TiN-Schicht liegt, hergestellt ist, um eine TiSi₂- Schicht zu bilden,
wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi₂-Schicht und die TiN-Schicht in der genannten Reihenfolge überein ander angeordnet sind.
beim Schritt (b) eine Titanschicht auf der Störstellen region gebildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von etwa 20 Minu ten in einer inerten Gasatmosphäre ausgeführt wird, um eine TiSi-Schicht zu bilden; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre ausgeführt wird, um eine TiN-Schicht auf der Oberfläche der TiSi- Schicht zu bilden, und wobei die TiSi-Schicht, die unter der TiN-Schicht liegt, hergestellt ist, um eine TiSi₂- Schicht zu bilden,
wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi₂-Schicht und die TiN-Schicht in der genannten Reihenfolge überein ander angeordnet sind.
9. Verfahren nach Anspruch 8, bei dem:
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von 700°C in einer NH₃-Gasatmosphäre durchgeführt wird, um eine TiN-Schicht auf der Oberfläche der TiSi- Schicht zu bilden; und
bei der die TiSi-Schicht, die unter der TiN-Schicht liegt, teilweise aus TiSiN und teilweise aus TiSi₂ ge bildet ist,
wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi₂-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Rei henfolge übereinander angeordnet sind.
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von 700°C in einer NH₃-Gasatmosphäre durchgeführt wird, um eine TiN-Schicht auf der Oberfläche der TiSi- Schicht zu bilden; und
bei der die TiSi-Schicht, die unter der TiN-Schicht liegt, teilweise aus TiSiN und teilweise aus TiSi₂ ge bildet ist,
wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi₂-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Rei henfolge übereinander angeordnet sind.
10. Verfahren nach Anspruch 8 oder 9, bei dem in Schritt (b)
die Titanschicht mit einer Dicke von 1000 Å durch Aus
führen eines Zerstäubungsvorgangs gebildet wird.
11. Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-
Feldeffekttransistors in einem Halbleitersubstrat, mit
folgenden Schritten:
- (a) Bilden einer Source, einer Drain und eines Gates, die mit einem Halbleitersilizium gebildet werden, deren obere Oberflächen freigelegt sind;
- (b) Bilden einer Metall-Schicht auf der gesamten Ober fläche;
- (c) Ausführen einer Wärmebehandlung in einer inerten Gasatmosphäre, um die Metall-Schicht und das Silizium zu verbinden, und um ein Metall-Silicid einer metastabilen Phase zu bilden; und
- (d) Ausführen einer Wärmebehandlung in einer Stick stoff-enthaltenen Gasatmosphäre, um den Phasen übergang des Metall-Silicids in der metastabilen Phase in eine stabile Phase zu ermöglichen.
12. Verfahren nach Anspruch 11, bei dem:
beim Schritt (b) die Metall-Schicht in einer Dicke von 1000 Å durch Ausführen eines Zerstäubungsvorgangs ge bildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von 20 Minuten in einer Argon- oder Neon-Gasatmosphäre durchgeführt wird; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre durchge führt wird.
beim Schritt (b) die Metall-Schicht in einer Dicke von 1000 Å durch Ausführen eines Zerstäubungsvorgangs ge bildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von 20 Minuten in einer Argon- oder Neon-Gasatmosphäre durchgeführt wird; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre durchge führt wird.
13. Verfahren nach Anspruch 11, bei dem:
beim Schritt (b) eine Titanschicht auf einer Source, einer Drain und einer Gate-Elektrode gebildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von 20 Minuten in einer inerten Gasatmosphäre ausgeführt wird, um eine TiSi-Schicht zu bilden; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre durchge führt wird, um eine TiN-Schicht auf der TiSi-Schicht zu bilden, wobei die TiSi-Schicht, die unter der TiN- Schicht liegt, hergestellt ist, um eine TiSi₂-Schicht zu bilden.
beim Schritt (b) eine Titanschicht auf einer Source, einer Drain und einer Gate-Elektrode gebildet wird;
beim Schritt (c) die Wärmebehandlung bei einer Tempera tur von 600-700°C für eine Zeitdauer von 20 Minuten in einer inerten Gasatmosphäre ausgeführt wird, um eine TiSi-Schicht zu bilden; und
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre durchge führt wird, um eine TiN-Schicht auf der TiSi-Schicht zu bilden, wobei die TiSi-Schicht, die unter der TiN- Schicht liegt, hergestellt ist, um eine TiSi₂-Schicht zu bilden.
14. Verfahren nach Anspruch 13, bei dem:
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre ausgeführt wird, um auf der TiN-Schicht die TiSi-Schicht zu bilden; und
die TiSi-Schicht, die unter der TiN-Schicht liegt, teil weise aus TiSiN und teilweise aus TiSi₂ gebildet ist,
wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi₂-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Rei henfolge übereinander angeordnet sind.
beim Schritt (d) die Wärmebehandlung bei einer Tempera tur von etwa 700°C in einer NH₃-Gasatmosphäre ausgeführt wird, um auf der TiN-Schicht die TiSi-Schicht zu bilden; und
die TiSi-Schicht, die unter der TiN-Schicht liegt, teil weise aus TiSiN und teilweise aus TiSi₂ gebildet ist,
wodurch eine leitfähige Schicht gebildet wird, bei der die Halbleiterstörstellenregion, die TiSi₂-Schicht, die TiSiN-Schicht und die TiN-Schicht in der genannten Rei henfolge übereinander angeordnet sind.
15. Verfahren nach Anspruch 13, bei dem beim Schritt (b) die
Titanschicht mit einer Dicke von 1000 Å durch Ausführen
eines Zerstäubungsvorgangs gebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940000352A KR0162673B1 (ko) | 1994-01-11 | 1994-01-11 | 반도체 도전층 및 반도체소자의 제조방법 |
KR94-352 | 1994-01-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4423558A1 true DE4423558A1 (de) | 1995-07-13 |
DE4423558B4 DE4423558B4 (de) | 2004-11-11 |
Family
ID=19375475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4423558A Expired - Fee Related DE4423558B4 (de) | 1994-01-11 | 1994-07-05 | Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5639678A (de) |
JP (1) | JP3626773B2 (de) |
KR (1) | KR0162673B1 (de) |
DE (1) | DE4423558B4 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100240649B1 (ko) * | 1996-11-07 | 2000-02-01 | 정선종 | 삼원계 확산 방지막 형성 방법 |
KR100198634B1 (ko) * | 1996-09-07 | 1999-06-15 | 구본준 | 반도체 소자의 배선구조 및 제조방법 |
US5770520A (en) * | 1996-12-05 | 1998-06-23 | Lsi Logic Corporation | Method of making a barrier layer for via or contact opening of integrated circuit structure |
JP3635875B2 (ja) * | 1997-06-25 | 2005-04-06 | 東京エレクトロン株式会社 | 成膜方法及び膜積層構造 |
US5933741A (en) * | 1997-08-18 | 1999-08-03 | Vanguard International Semiconductor Corporation | Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors |
US5953614A (en) * | 1997-10-09 | 1999-09-14 | Lsi Logic Corporation | Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step |
KR100525085B1 (ko) * | 1999-06-10 | 2005-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
JP3490046B2 (ja) * | 2000-05-02 | 2004-01-26 | シャープ株式会社 | 半導体装置及びその製造方法 |
EP1348232B1 (de) * | 2001-01-04 | 2007-05-23 | Infineon Technologies AG | Verfahren zur kontaktierung eines dotiergebiets eines halbleiterbauelements |
US6593234B2 (en) * | 2001-07-24 | 2003-07-15 | Micron Technology, Inc. | Methods of utilizing metal rich silicide in forming semiconductor constructions |
JP3781666B2 (ja) * | 2001-11-29 | 2006-05-31 | エルピーダメモリ株式会社 | ゲート電極の形成方法及びゲート電極構造 |
US7005697B2 (en) * | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
JP2004172259A (ja) * | 2002-11-19 | 2004-06-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
US7199409B2 (en) * | 2004-08-26 | 2007-04-03 | Massachusetts Institute Of Technology | Device for subtracting or adding charge in a charge-coupled device |
JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JP5979667B2 (ja) * | 2012-09-19 | 2016-08-24 | 国立研究開発法人物質・材料研究機構 | 金属ケイ化物形成方法 |
KR102274765B1 (ko) * | 2014-12-17 | 2021-07-09 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
US11349005B2 (en) * | 2020-05-22 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide structures in transistors and methods of forming |
US11973148B2 (en) | 2021-01-15 | 2024-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface damage control in diodes |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545116A (en) * | 1983-05-06 | 1985-10-08 | Texas Instruments Incorporated | Method of forming a titanium disilicide |
US4855798A (en) * | 1986-12-19 | 1989-08-08 | Texas Instruments Incorporated | Semiconductor and process of fabrication thereof |
US5023201A (en) * | 1990-08-30 | 1991-06-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
US5312774A (en) * | 1991-12-05 | 1994-05-17 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device comprising titanium |
-
1994
- 1994-01-11 KR KR1019940000352A patent/KR0162673B1/ko not_active IP Right Cessation
- 1994-07-05 DE DE4423558A patent/DE4423558B4/de not_active Expired - Fee Related
- 1994-08-15 JP JP19154494A patent/JP3626773B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-10 US US08/370,715 patent/US5639678A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3626773B2 (ja) | 2005-03-09 |
KR0162673B1 (ko) | 1998-12-01 |
JPH07211668A (ja) | 1995-08-11 |
DE4423558B4 (de) | 2004-11-11 |
US5639678A (en) | 1997-06-17 |
KR950024361A (ko) | 1995-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4423558B4 (de) | Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung | |
DE3851163T2 (de) | Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung. | |
DE4237587C2 (de) | Chemisches Dampfabscheidungsverfahren zur Schaffung einer vorherrschend TiSi¶x¶ enthaltenden, elektrisch leitfähigen Schicht | |
DE69029595T2 (de) | Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren | |
DE2951734C2 (de) | ||
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
DE69429951T2 (de) | Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode | |
DE102005057075B4 (de) | Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung | |
DE69132627T2 (de) | Halbleiter-bauteil | |
DE3850624T2 (de) | Verfahren zum Herstellen von Halbleiterkontakten. | |
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE10021871A1 (de) | Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements mit einer Barriereschicht | |
DE4200809A1 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
DE19522660A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE10051583A1 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE2033532C3 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE68928748T2 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem in einer Schutzschicht integrierten Verbindungsleiter | |
DE69931656T2 (de) | VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT | |
DE69632375T2 (de) | Herstellungsverfahren von spannungsarmen Polyzidleitern über einen Halbleiterchip | |
DE3931127A1 (de) | Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur | |
DE2616857A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE4228679C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE4238080C2 (de) | Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140201 |