DE4238080C2 - Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung - Google Patents
Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren HerstellungInfo
- Publication number
- DE4238080C2 DE4238080C2 DE4238080A DE4238080A DE4238080C2 DE 4238080 C2 DE4238080 C2 DE 4238080C2 DE 4238080 A DE4238080 A DE 4238080A DE 4238080 A DE4238080 A DE 4238080A DE 4238080 C2 DE4238080 C2 DE 4238080C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive
- conductive layer
- hole
- titanium silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 54
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 3
- 239000010937 tungsten Substances 0.000 claims 3
- 229910052721 tungsten Inorganic materials 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 274
- 239000011229 interlayer Substances 0.000 description 25
- 239000007789 gas Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- 229910008484 TiSi Inorganic materials 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003085 diluting agent Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Description
Die vorliegende Erfindung bezieht sich auf eine Verbindungs
struktur für leitende Schichten einer Halbleitervorrichtung
und ein Verfahren zu deren Herstellung.
Sputtern und CVD (Chemical Vapor Deposition = Gasphasenab
scheidung) sind als Schichtablagerungstechniken wohlbekannt.
Sputtern hat den Vorteil, dass eine Schicht ohne die Notwen
digkeit des Einstellens des Gasflusses und der Temperatur, wie
in dem Fall der Benutzung von CVD, leicht erhalten wird. Ein
Verfahren zur Ausbildung einer oberen leitenden Schicht mit
Sputtern wird später noch beschrieben.
Bezugnehmend auf Fig. 17 wird eine Zwischenschichtisolier
schicht 3 auf einer unteren leitenden Schicht 5 ausgebildet.
Ein Durchgangsloch 6, welches die untere leitende Schicht 5
erreicht, wird in der Zwischenschichtisolierschicht 3 ausge
bildet. Ar-Ionen werden zum Zusammenprall mit einer Aluminium
platte 1 gebracht, und aufgrund des Zusammenpralles fallen die
Aluminiumatome nach unten. Dieser Prozess wird fortgesetzt bis
als Ergebnis der in Fig. 19 gezeigte Zustand, über den in Fig.
18 gezeigten Zustand, erreicht ist. Das Bezugszeichen 7 be
zeichnet eine obere leitende Schicht aus Aluminium.
Jedoch fallen in der Praxis die Aluminiumatome nicht wie in
Fig. 17 gezeigt senkrecht nach unten. Der Fall der Aluminiuma
tome wird, verursacht durch den Zusammenprall mit Ar-Ionen, in
verschiedenen Richtungen beobachtet, wie in Fig. 20 gezeigt.
In der Ecke 10 des Durchgangsloches 9 wird ein Aluminiumfilm
nur schwierig ausgebildet.
Die Öffnungsgröße des Durchgangsloches 9 ist, übereinstimmend
mit der kleiner werdenden Größe der Vorrichtungen, kleiner ge
worden. Die Dicke der Zwischenschichtisolierschicht 3 ist un
ter Berücksichtigung der Möglichkeit eines Defektes im wesent
lichen auf einen konstanten Wert festgelegt. Darum wird das
Längenverhältnis (Lochtiefe/Öffnungsgröße des Loches) des
Durchgangsloches unvermeidlich erhöht. Ein größeres Längenver
hältnis macht es für die Aluminiumatome noch schwieriger die
Ecke 10 des Durchgangsloches 9 zu erreichen. Das bringt Pro
bleme mit sich, die nachfolgend beschrieben werden.
Fig. 21 ist eine Schnittansicht einer Halbleitervorrichtung,
bei der eine obere leitende Schicht 7 aus Aluminium auf einer
Zwischenschichtisolierschicht 3 mit einem Durchgangsloch 9 mit
großem Längenverhältnis ausgebildet wird.
Fig. 22 zeigt den Zustand der Halbleitervorrichtung nach der
Ausbildung der oberen leitenden Schicht 7. Es ist zu sehen,
dass die Öffnung des Durchgangsloches 9 mit Aluminium ver
schlossen ist bevor das Innere des Durchgangsloches 9 voll
ständig mit Aluminium gefüllt ist, was in einem Hohlraum 11 in
dem Durchgangsloch 9 resultiert. Der Hohlraum 11 verursacht
einen höheren elektrischen Widerstand in der Aluminiumschicht
im Durchgangsloch 9. Das führt zu einer erhöhten Wahrscheinlichkeit
von Elektromigration in diesem Teil. Elektromigration
ist ein Phänomen, bei dem Metallatome verfrachtet werden, wenn
eine hohe Strombelastung an dem Metall anliegt. Wenn die Me
tallatome in der zu der Stromrichtung entgegengesetzten Rich
tung wandern, wird auf der Kathodenseite kein Aluminium mehr
sein und so ein Hohlraum gebildet, wohingegen sich das Alumi
nium auf der Anodenseite sammelt und Aufwürfe und Whisker
(Haarkristalle) bildet. Der durch die Elektromigration verur
sachte Defekt beinhaltet einen Anstieg des Verbindungswider
standes und Verbindungsunterbrechung aufgrund von Hohlräumen
und Kurzschlüssen zwischen Mehrschichtverbindungen aufgrund
von Aufwürfen und Whiskern.
Darum wird eine obere leitende Schicht unter Benutzung eines
CVD-Verfahrens ausgebildet, wenn das Längenverhältnis eines
Durchgangsloches groß ist. Bei dem CVD-Verfahren wird eine
Schicht durch die Berührung des Gases mit der Schicht bilden
den Fläche ausgebildet. Gas kann sich leicht in die Ecke eines
Durchgangsloches ausbreiten. Das bedeutet, dass das Innere ei
nes Durchgangsloches vollständig ausgefüllt werden kann, sogar
dann, wenn das Durchgangsloch ein großes Längenverhältnis hat.
Ein Verfahren zum Auffüllen eines Durchgangsloches mit einer
leitenden Schicht durch ein CVD-Verfahren wird nachfolgend be
schrieben. Dieses Verfahren ist z. B. in 1990 IEEE June 12-13,
1990 VMIC Conference pp. 219-225 "CONTACT HOLE FILL WITH LOW
TEMPERATURE LPCVD TiN" Ivo J. Raaijmakers et al. offenbart.
Fig. 23 zeigt, dass die Zwischenschichtisolationsschicht 19
selektiv zur Ausbildung eines Durchgangsloches 21, welches den
dotierten Bereich 17 erreicht, geätzt wird. Das Bezugszeichen
13 bezeichnet ein Siliziumsubstrat und das Bezugszeichen 15
eine Feldoxidschicht.
Fig. 24 zeigt, dass auf dem freiliegenden dotierten Bereich 17
durch den Sauerstoff der Atmosphäre eine natürliche Oxid
schicht 23 gebildet wird. Da die Anwesenheit einer natürlichen
Oxidschicht 23 die elektrische Verbindung zwischen dem dotier
ten Bereich 17 und einer später auszubildenden TiN-Schicht
verringern würde, wird die natürliche Oxidschicht 23 wie folgt
reduziert.
Fig. 25 zeigt, dass durch Sputtern eine Ti-Schicht 25 auf der
ganzen Hauptoberfläche des Siliziumsubstrates 13 ausgebildet
wird.
Fig. 26 zeigt, dass das Siliziumsubstrat 13 für 30 Sekunden
einer Wärmebehandlung in einer Stickstoffatmosphäre bei einer
Temperatur von 650°C unterzogen wird. Der Teil der Ti-Schicht,
der in Kontakt mit der Zwischenschichtisolierschicht 19 ist,
wird eine TiN (O)-Schicht 29. Die TiN (O)-Schicht 29 ist eine
TiN-Schicht mit in dieser Schicht verteiltem Sauerstoff.
Aus dem betreffenden Teil der Ti-Schicht, die in Kontakt mit
dem dotierten Bereich 17 steht, diffundiert Ti in den dotier
ten Bereich 17 und wird in dem dotierten Bereich 17 an Si ge
bunden, was in der Bildung von TiSix 27 (O < x < 2) resul
tiert. Da TiSix reduzierend ist, reagiert ein Teil des TiSix
mit dem O der natürlichen Oxidschicht und wird zu TiSiO. So
wird die natürliche Oxidschicht reduziert.
Fig. 27 zeigt, dass durch ein CVD-Verfahren eine TiN-Schicht
31 auf der ganzen Hauptoberfläche des Siliziumsubstrates 13
ausgebildet wird. Das Durchgangsloch 21 kann vollständig mit
der TiN-Schicht 31 aufgefüllt werden, sogar dann wenn das Län
genverhältnis des Durchgangsloches 21 groß ist, da die Ausbil
dung mit einem CVD-Verfahren durchgeführt wird.
Fig. 28 zeigt, dass eine Al-Cu-Schicht 33 auf der TiN-Schicht
31 ausgebildet wird. Die Al-Cu-Schicht 33 dient zur Verbesse
rung der Leitfähigkeit der Verbindungsschicht.
In dem oben beschriebenen konventionellen Verfahren wird das
Silizium zur Bildung des TiSix 27 vom dotierten Bereich 17 zur
Verfügung gestellt. Wenn die Reaktion zwischen Ti und Si zu
stark ist, wird das TiSix 27 durch den dotierten Bereich 17,
wie in Fig. 29 gezeigt, brechen und den pn-Übergang beschädi
gen. Daraus folgt, dass ein Leckstrom auftritt.
Die Dicke der oberen Verbindungsschicht ist aufgrund ihrer
dreischichtigen Struktur aus Al-Cu-Schicht 33, TiN-Schicht 31
und TiN (O)-Schicht 29 groß. Das führt zu einem größeren ge
stuften Bereich in den über der oberen Verbindungsschicht ge
legenen Schichten mit Problemen, wie der Möglichkeit der Ver
bindungsunterbrechung in einer Verbindungsschicht über der auf
der oberen Verbindungsschicht liegenden Schicht.
Aus der DE 40 13 143 A1 ist ein
Verfahren zur Herstellung einer Verbindungsstruktur
bekannt, bei dem eine natürliche Oxidschicht
auf einer unteren leitenden Schicht vor der
Ausbildung einer Titan-Silizidschicht mit einem
Silangas entfernt wird.
Aus der US 5 049 975 ist ein Verfahren zur Herstellung einer
Verbindungsstruktur für leitende Schichten einer Halbleiter
vorrichtung und eine entsprechende Verbindungsstruktur be
kannt, wobei eine untere leitende Schicht und eine Isolier
schicht darauf gebildet werden. Ein Durchgangsloch wird in die
Isolierschicht geätzt. Das Durchgangsloch wird mit Titan ge
füllt. Es wird eine Wärmebehandlung durchgeführt, so dass sich
das Titan in Titansilizid umwandelt. Es wird eine obere lei
tende Schicht gebildet, so dass die Titansilizidschicht die
untere leitende Schicht mit der oberen leitenden Schicht ver
bindet.
Aus der US 4 870 033 ist es bekannt, eine Metallschicht auf
einer Isolierschicht, die aus Siliziumdioxid besteht, abzuscheiden.
Die Metallschicht kann mit dem Siliziumdioxid regie
ren.
Aus GB 2 148 946 A ist ein Verfahren zum Abscheiden von dünnen
Schichten aus Titansilizid niedrigen Widerstandes zu entneh
men. Das Verfahren weist das gemeinsame Abscheiden von Titan
und Silizium durch plasmaverstärktes chemisches Dampfabschei
den bei einer niedrigen Temperatur auf. Eine Wärmebehandlung
oberhalb der Abscheidungstemperatur verringert den Schichtwi
derstand.
Aus der US 4 985 750 ist eine Halbleitervorrichtung mit einer
Kupferverdrahtung bekannt, bei der eine Metallschicht aus Ti,
Al oder Pt auf einer Isolierschicht, die über einem Halblei
tersubstrat mit einem dotierten Bereich ausgebildet ist und
über dem dotierten Bereich ein Durchgangsloch aufweist, auf
den Seitenwänden des Durchgangsloches und auf dem dotierten
Bereich in dem Durchgangsloch ausgebildet ist. Das Ti wird
durch Sputtern eines Ti-Targets abgeschieden. An der Grenzflä
che zwischen dem Titan und dem dotierten Bereich wird Titansi
lizid mit den oben beschriebenen Nachteilen gebildet. Über der
Metallschicht wird vor der Ausbildung der Kupferverdrahtung
eine Barrierenschicht aus TiN, W, WN, ZrN, TiC, WC, Ta, TaN
oder TiW gebildet. Die Barrierenschicht aus TiN wird durch
Sputtern eines Ti-Targets in Anwesenheit von Ar + N2-Gas ausge
bildet. Dieses bringt die oben beschriebenen Nachteile.
Aus der JP 64-59937 (A) und dem zugehörigen Abstract ist eine
Halbleitervorrichtung bekannt, bei der in einem Durchgangsloch
einer Isolierschicht über einem dotierten Bereich eine 3-
lagige Schicht aus einer Ti-Schicht, einer TiN-Schicht und ei
ner Al-haltigen Schicht durch Abscheidung ausgebildet ist.
Auch hier führt die unten liegende Ti-Schicht zu den oben be
schriebenen Problemen.
Aus Einspruch N. G., Cohen S. S., Gildenblat G. Sh., VLSI ELEC
TRONICS - Microstructure Science, Vol 15, VLSI Metalization,
ACADEMIC PRESS INC., Orlando . . ., 1987, Seiten 107 bis 140 ist
allgemein die Möglichkeit bekannt, Titansilizid durch CVD mit
Silan und TiCl4 abzuscheiden. Außerdem wird der weiter oben
genannte Vorteil des CVD-Verfahrens bei großem Längenverhält
nis des Durchgangsloches erwähnt.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur
Herstellung einer Verbindungsstruktur für leitende Schichten
einer Halbleitervorrichtung bereitzustellen, bei dem die leitende Verbindung
auch bei großem Längenverhältnis eines Durchgangsloches ausge
bildet werden kann, ohne dabei übermäßig in eine untere lei
tende Schicht einzudringen, und eine solche Verbindungsstruk
tur vorzusehen.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1
oder eine Verbindungsstruktur nach Anspruch 14.
Weiterbildungen der Erfindung sind in den Unteransprüchen ge
kennzeichnet.
Es ist ein Vorteil, dass eine Verbindungsstruktur für leitende
Schichten einer Halbleitervorrichtung geschaffen wird, die ei
ne leitende Schicht, welche zur Reduzierung einer natürlichen
Oxidschicht benutzt wird, aufweist, die nicht übermäßig in ei
ne untere leitende Schicht eindringt.
Daraus folgt, dass ein Verfahren zur Herstellung einer Verbin
dungsstruktur für leitende Schichten einer Halbleitervorrich
tung bereitgestellt wird, das die Beschädigung eines pn-
Überganges verhindern kann.
Es ist ein Vorteil, dass eine Verbindungsstruktur für leitende
Schichten einer Halbleitervorrichtung bereitgestellt wird, bei
der der elektrische Widerstand der leitenden Schicht in einem
Durchgangsloch reduziert werden kann.
Es wird außerdem eine Verbindungsstruktur für leitende Schich
ten einer Halbleitervorrichtung bereitgestellt, bei der der
gestufte Bereich reduziert werden kann.
Entsprechend einem Gesichtspunkt wird eine auf einer unteren
leitenden Schicht ausgebildete Isolierschicht durch Ätzen se
lektiv entfernt um ein Durchgangsloch, welches die untere lei
tende Schicht erreicht, auszubilden. Eine natürliche Oxid
schicht wird auf der unteren leitenden Schicht in dem Durch
gangsloch gebildet. Mit einem CVD-Verfahren unter Benutzung
eines Titan enthaltenden Gases und eines Silizium enthaltenden
Gases, oder durch ein Sputter-Verfahren mit Titansilizid als
Ziel, wird zur Reduzierung der natürlichen Oxidschicht eine
Titansilizidschicht auf der natürlichen Oxidschicht ausgebil
det. Dann wird eine leitende Verbindungsschicht zum elektri
schen Verbinden einer oberen leitenden Schicht und einer unte
ren leitenden Schicht ausgebildet. Am Schluss wird eine obere
leitende Schicht auf einer Isolierschicht zur elektrischen
Verbindung mit der leitenden Verbindungsschicht ausgebildet.
Gemäß einem anderen Gesichtspunkt sind eine auf einer unteren
leitenden Schicht ausgebildete Isolationsschicht mit einem
Durchgangsloch, welches bis zu der tieferen leitenden Schicht
reicht, eine in dem Durchgangsloch auf der unteren leitenden
Schicht ausgebildete Titansilizidschicht, und eine aus TiN ge
bildete leitende Verbindungsschicht zum elektrischen Verbinden
der Titansilizidschicht und der oberen leitenden Schicht vor
gesehen. Es ist kein TiN (O) in dem Durchgangsloch. Eine obere
leitende Schicht, welche elektrisch mit der leitenden Verbindungsschicht
verbunden ist, wird auf der Isolationsschicht
ausgebildet.
Gemäß einem Gesichtspunkt wird die natürliche Oxidschicht un
ter Verwendung einer durch ein CVD-Verfahren oder ein Sputter-
Verfahren gebildeten Titansilizidschicht reduziert. Genauer
wird die natürliche Oxidschicht durch Ausbildung einer Titan
silizidschicht reduziert. Das zur Ausbildung der Titansilizid
schicht benutzte Silizium wird im Fall des CVD-Verfahrens von
einem Silizium enthaltenden Gas zugeführt, und im Fall des
Sputterns von einem Ziel (im weiteren Target) genannt. Dadurch
kann die Titansilizidschicht davon abgehalten werden übermäßig
in die untere leitende Schicht einzudringen.
Eine weitere Anwendung ist eine Verbindungsstruktur für lei
tende Schichten, die nach dem ersten genannten Gesichtspunkt
hergestellt wird, TiN, nicht TiN (O), wird in dem Durchgangs
loch ausgebildet. TiN hat im Vergleich zu TiN (O) einen nied
rigeren elektrischen Widerstand. Dadurch kann der elektrische
Widerstand der leitenden Schicht in dem Durchgangsloch redu
ziert werden.
Ein weiterer Gesichtspunkt erlaubt eine Reduzierung in dem ge
stuften Bereich, da die obere leitende Schicht von einer Ein
zelschichtstruktur gebildet wird.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der
Figuren.
Von den Figuren zeigen:
Fig. 1 eine Schnittansicht eines MOS-Feldeffekttransistors
der entsprechend einer ersten Ausführungsform herge
stellt wird;
Fig. 2 bis 7 Schnittansichten eines MOS-Feldeffekttransistors der
ersten Ausführungsform, die die jeweiligen ersten
bis sechsten Herstellungsschritte 1 bis 6 zeigen;
Fig. 8 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer zweiten
Ausführungsform;
Fig. 9 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer dritten
Ausführungsform;
Fig. 10 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer vierten
Ausführungsform;
Fig. 11 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer fünften
Ausführungsform;
Fig. 12 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer sechsten
Ausführungsform;
Fig. 13 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten entsprechend der sechsten Ausfüh
rungsform; die einen Herstellungsschritt davon
zeigt;
Fig. 14 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer siebten
Ausführungsform;
Fig. 15 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer achten
Ausführungsform;
Fig. 16 eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt nach einer neunten
Ausführungsform;
Fig. 17 bis 19 Schnittansichten, die einen ersten, einen zweiten
bzw. einen dritten Schritt der Bildung einer Alumi
niumschicht mit einem idealen Sputter-Verfahren zei
gen;
Fig. 20 eine Schnittansicht die eine Bildung einer Alumini
umschicht durch tatsächliches Sputtern darstellt;
Fig. 21 und 22 Schnittansichten, die einen ersten Schritt bzw. ei
nen zweiten Schritt der Bildung einer Aluminium
schicht durch Sputtern in einem Durchgangsloch mit
einem großen Längenverhältnis zeigen;
Fig. 23 bis 28 Schnittansichten einer Verbindungsstruktur für
leitende Schichten einer Halbleitervorrichtung, die
jeweils einen der ersten bis sechsten Schritte der
Herstellung dieser zeigen;
Fig. 29 eine Schnittansicht einer Halbleitervorrichtung, die
den Zustand einer Titansilizidschicht, der einen pn-
Übergang zerstört, zeigen.
Fig. 1 ist eine Schnittansicht eines MOS-Feldeffekttransistors
entsprechend einer ersten Ausführungsform. Dotierte Bereiche
37 sind mit einem Abstand dazwischen auf dem Siliziumsubstrat
35 ausgebildet. Der Feldeffekttransistor umfasst eine Gate-
Oxidschicht 39 und eine Gate-Elektrode 41. Auf dem Silizium
substrat 35 ist eine Zwischenschicht-Isolierschicht 43 ausge
bildet. Ein Durchgangsloch 49, welches den dotierten Bereich
37 erreicht, ist in der Zwischenschichtisolierschicht 43 aus
gebildet. Eine TiSix-Schicht (Titansilizidschicht) 51 ist auf
dem dotierten Bereich 37 und an der Seitenwand des Durchgangs
loches 49 ausgebildet. Das Durchgangsloch 49 ist mit einer
TiN-Schicht 53 aufgefüllt. Eine Al-Schicht 55 ist auf der Zwi
schenschicht-Isolierschicht 43 zur elektrischen Verbindung mit
der TiN-Schicht 53 ausgebildet. Das Bezugszeichen 45 bezeich
net eine Isolierschicht.
Die erste Ausführungsform wird nachfolgend beschrieben. Bezug
nehmend auf Fig. 2 ist ein dotierter Bereich 59 in einem Sili
ziumsubstrat 57 ausgebildet. Das Bezugszeichen 65 ist eine
Feldoxidschicht. Eine Zwischenschicht-Isolierschicht 61 ist
überall auf dem Siliziumsubstrat 57 ausgebildet. Ein Durch
gangsloch 63, welches den dotierten Bereich 59 erreicht, ist
in der Zwichenschicht-Isolierschicht 61 ausgebildet.
Bezugnehmend auf Fig. 3 ist eine natürliche Oxidschicht 67
durch den Sauerstoff in der Atmosphäre auf dem dotierten Be
reich 59 ausgebildet.
Um die natürliche Oxidschicht 67 zu reduzieren ist mit einem
CVD-Verfahren eine Titansilizidschicht 69, wie in Fig. 4 ge
zeigt, ausgebildet. Die Bedingungen sind wie folgt.
Temperatur: 700-800°C
Druck: 20-40 Pa
Gasfluss:
TiCl4 25 sccm
SiH4 50-200 sccm
Schichtwachstumsrate: 20-40 nm/min.
Druck: 20-40 Pa
Gasfluss:
TiCl4 25 sccm
SiH4 50-200 sccm
Schichtwachstumsrate: 20-40 nm/min.
Die durch dieses CVD ausgebildete Titansilizidschicht besteht
aus TiSix, wobei für x gilt: 0 < x < 2. Es ist x < 2 gehalten,
da Titansilizid für x = 2 stabil wird, was in einer schwachen
Reduzierung resultiert, die die Reduzierung einer natürlichen
Oxidschicht zeigende Reaktionsformel ist:
TiSix + SiOy TiSixOy + Si
SiOy repräsentiert eine natürliche Oxidschicht. y ist ein Wert
nahe 2. Das bedeutet, dass die Schicht nicht aus SiO2 besteht,
da die natürliche Oxidschicht nicht mit einem positiven Über
schuss von Sauerstoff für das Silizium ausgebildet wurde. Es
ist außerdem anzumerken, dass nicht das gesamte Titansilizid
zu TiSixOy wird. Die Mehrheit des Titansilizids bleibt wie es
ist, und nur ein wenig TiSixOy befindet sich in dem Titansili
zid. Die obige Formel ist nur ein Beispiel zur Darstellung der
Reduzierung einer natürlichen Oxidschicht, und die natürliche
Oxidschicht kann in der Praxis durch verschiedene Reaktionen
reduziert werden. Die natürliche Oxidschicht kann auch durch
die Ausbildung einer Titansilizidschicht durch Sputtern mit
Titansilizid als Target reduziert werden.
Die TiN-Schicht 71 wird auf der Titansilizidschicht 69 ausge
bildet, wie in Fig. 5 gezeigt. Die Bedingungen waren wie
folgt:
Temperatur: 400-800°C (bevorzugterweise 400
-800°C)
Druck: 1-100 Pa
Gasfluss:
TiCl4 25 sccm
NH3 25-100 sccm
Verdünnungsgas: N2 0-300 sccm (bevorzugterweise 250 sccm)
Schichtwachstumsrate: 7-15 nm/min
Druck: 1-100 Pa
Gasfluss:
TiCl4 25 sccm
NH3 25-100 sccm
Verdünnungsgas: N2 0-300 sccm (bevorzugterweise 250 sccm)
Schichtwachstumsrate: 7-15 nm/min
Ar kann als Verdünnungsgas benutzt werden.
Bezugnehmend auf Fig. 6 werden die TiN-Schicht 71 und die Ti
tansilizidschicht 69 überall geätzt um die Titansilizidschicht
69 und die TiN-Schicht 71 nur in dem Durchgangsloch 63 zu be
lassen.
Bezugnehmend auf Fig. 7 ist eine Al-Schicht 73 auf der Zwi
schenschicht-Isolierschicht 61 mit einem Sputterverfahren aus
gebildet. Dies vervollständigt die erste Ausführungsform.
Die Herstellungszeitdauer kann reduziert werden, da die erste
Ausführungsform die Titansilizidschicht 69 und die TiN-Schicht
71 sukzessive mit einem CVD-Verfahren ausbildet. Der elektri
sche Widerstand kann reduziert werden, da die Titannitrid
schicht ausschließlich aus TiN gebildet wird. Es ist bekannt,
dass der elektrische Widerstand proportional zur Menge des
Sauerstoffs im TiN ansteigt. Dies ist beschrieben in 1987 Ame
rican Vaccum Society "Nitrogen, Oxygen and Argon Incorporati
on During Reactive Sputter Deposition of Titanum Nitride" pp.
1723-1729.
Fig. 8 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit einer zweiten Ausführungs
form. Gemäß der zweiten Ausführungsform wird die natürliche
Oxidschicht auf dem dotierten Bereich 77 durch eine Titansili
zidschicht 81, die auf dem dotierten Bereich 77 mit einem se
lektiven CVD-Verfahren gebildet wird, entfernt. Eine TiN-
Schicht 83 ist durch ein CVD-Verfahren ausgebildet. Die Halb
leitervorrichtung mit der vorliegenden Verbindungsstruktur für
leitende Schichten umfasst ein Siliziumsubstrat 75, eine Feldoxidschicht
79, eine Zwischenschichtisolationsschicht 85, ein
Durchgangsloch 87, und eine Al-Schicht 89.
Fig. 9 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten die mit einer dritten Ausführungsform her
gestellt wurde. Die dritte Ausführungsform umfasst eine W-
Schicht 105 als obere leitende Schicht. Da die W-Schicht 105
keine gute Bindungskraft zur Zwischenschichtisolierschicht 101
hat, werden die TiN-Schicht 99 und die Titansilizidschicht 97
nicht vollständig geätzt und verbleiben. Die Halbleitervor
richtung mit der vorliegenden Verbindungsstruktur für leitende
Schichten umfasst ein Siliziumsubstrat 91, einen dotierten Be
reich 93, eine Feldoxidschicht 95, und ein Durchgangsloch 103.
Fig. 10 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit einer vierten Ausführungs
form. Die vierte Ausführungsform verwendet eine Titansilizid
schicht 113 und eine TiN-Schicht 115 als die obere leitende
Schicht. Die vierte Ausführungsform hat einen Vorteil in der
Vereinfachung des Schrittes zur Ausbildung der oberen leiten
den Schicht, da die das Durchgangsloch 119 füllende leitende
Schicht die obere leitende Schicht darstellt. Die Halbleiter
vorrichtung mit der vorliegenden Verbindungsstruktur für lei
tende Schichten umfasst ein Siliziumsubstrat 107, einen do
tierten Bereich 109, eine Feldoxidschicht 111 und eine Zwi
schenschicht-Isolierschicht 117.
Fig. 11 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit einer fünften Ausführungs
form. Bei der fünften Ausführungsform ist das Durchgangsloch
135 nicht vollständig mit einer TiN-Schicht 129 ausgefüllt,
und eine W-Schicht 131 ist in dem offenen Raum ausgebildet.
Die W-Schicht 131 ist mit einem CVD-Verfahren ausgebildet. Da
W einen niedrigen elektrischen Widerstand im Vergleich zu TiN
hat, ist es möglich den elektrischen Widerstand in der fünften
Ausführungsform im Vergleich zu der ersten Ausführungsform
weiter zu senken. Die Halbleitervorrichtung mit der vorliegen
den Verbindungsstruktur für leitende Schichten umfasst ein Si
liziumsubstrat 121, einen dotierten Bereich 123, eine Fel
doxidschicht 125, eine Titansilizidschicht 127, eine Zwischen
schicht-Isolierschicht 133 und eine Al-Schicht 137.
Fig. 12 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten hergestellt mit ein sechsten Ausführungs
form. Das Durchgangsloch 151 ist mit der TiN-Schicht 149 ge
füllt. Die obere leitende Schicht wird nur durch eine einzige
Schicht, bestehend aus der Al-Schicht 153, gebildet. Daher ist
die Dicke der oberen leitenden Schicht gering, so dass die
sich über der oberen leitenden Schicht erstreckende Schicht
und die Zwischenschicht-Isolierschicht 147 in dieser Hinsicht
einen reduzierten gestuften Teil haben werden. Die Halbleiter
vorrichtung mit der vorliegenden Verbindungsstruktur für lei
tende Schichten umfasst ein Siliziumsubstrat 141, einen do
tierten Bereich 143, eine Feldoxidschicht 145 und eine Zwi
schenschicht-Isolierschicht 147.
Fig. 13 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit der sechsten Ausführungs
form, wobei (a)-(e) deren Herstellungsschritte zeigen. Be
zugnehmend auf Fig. 13(a) ist das Durchgangsloch 151 in der
Zwischenschicht-Isolierschicht 147 ausgebildet.
Bezugnehmend auf Fig. 13(b) ist die TiN-Schicht 149 durch ein
CVD-Verfahren ausgebildet. Die Bedingungen sind wie folgt:
Temperatur: 700°C
Druck: 50 Pa
Gasfluss:
TiCl4 25 sccm
NH3 25 sccm
Verdünnungsgas: N2 250 sccm.
Druck: 50 Pa
Gasfluss:
TiCl4 25 sccm
NH3 25 sccm
Verdünnungsgas: N2 250 sccm.
Bezugnehmend auf Fig. 13(c) wurde die auf der Zwischenschicht-
Isolierschicht 147 ausgebildete TiN-Schicht 149 durch Ätzen
entfernt.
Bezugnehmend auf Fig. 13(d) wird die Al-Schicht 153 auf der
Zwischenschicht-Isolierschicht 147 mit einem Sputterverfahren
ausgebildet.
Bezugnehmend auf Fig. 13(e) wurde eine vorbestimmte Struktur
auf die Al-Schicht 153 gebracht. Obwohl das Durchgangsloch 151
in der vorliegenden Ausführungsform ausschließlich mit der
TiN-Schicht 149 vollständig ausgefüllt ist, kann das Durch
gangsloch 151 ausschließlich mit einer Titansilizidschicht
aufgefüllt sein.
Fig. 14 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit einer siebten Ausführungs
form. Der dotierte Bereich 157 ist auf dem Siliziumsubstrat
155 ausgebildet. Das bis in den dotierten Bereich 157 reichen
de Durchgangsloch 169 ist in der Zwischenschicht-
Isolierschicht 161 ausgebildet. Die TiSi2-Schicht 165 ist ent
lang der inneren Wand des Durchgangsloches 169 ausgebildet.
Die TiN-Schicht 163 ist im Inneren der TiSi2-Schicht 165 aus
gebildet. Die TiN-Schicht 171 ist auf der Zwischenschicht-
Isolierschicht 161 zum Einrichten des elektrischen Kontaktes
mit der TiN-Schicht 163 und der TiSi2-Schicht 165 ausgebildet.
Die W-Schicht 167 ist auf der TiN-Schicht 171 ausgebildet. Die
obere leitende Schicht wird von einer Zweischichtstruktur aus
der TiN-Schicht 171 und der W-Schicht 177 gebildet um die Dic
ke der oberen leitenden Schicht zu reduzieren.
Die siebte Ausführungsform kann durch die Ausbildung einer
TiN-Schicht 171 und dann einer W-Schicht 167 auf der in Fig. 6
gezeigten Zwischenschicht-Isolierschicht 161, gefolgt von einem
Strukturierungsschritt, implementiert werden.
Fig. 15 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit einer achten Ausführungs
form. Im Vergleich mit der Zweischichtstruktur der oberen lei
tenden Schicht in der siebten Ausführungsform aus Fig. 14 hat
die obere leitende Schicht der achten Ausführungsform eine
Einzelstruktur, gebildet ausschließlich von der TiN-Schicht
187. Daher werden die sich über der oberen leitenden Schicht
erstreckende Schicht und außerdem die darunterliegende Zwi
schenschicht-Isolierschicht 179 eine in dieser Hinsicht weiter
reduzierten gestuften Teil haben. Die Halbleitervorrichtung
mit der vorliegenden Verbindungsstruktur für leitende Schich
ten umfasst ein Siliziumsubstrat 173, eine Feldoxidschicht
175, einen dotierten Bereich 177, eine Zwischenschicht-
Isolierschicht 179, eine TiSi2-Schicht 181, eine TiN-Schicht
183 und ein Durchgangsloch 185.
Fig. 16 ist eine Schnittansicht einer Verbindungsstruktur für
leitende Schichten, hergestellt mit einer neunten Ausführungs
form. In der vorliegenden Ausführungsform ist die, das Durch
gangsloch 197 füllende TiN-Schicht 195 als die obere leitende
Schicht eingeführt. Die Halbleitervorrichtung mit der vorlie
genden Verbindungsstruktur für leitende Schichten umfasst ein
Siliziumsubstrat 189, eine Feldoxidschicht 191, einen dotier
ten Bereich 193 und eine Zwischenschicht-Isolierschicht 199.
Die neunte Ausführungsform weist den Herstellungsschritt aus
Fig. 13(b), gefolgt von einem Strukturierungsschritt der TiN-
Schicht 149 auf.
Entsprechend einem Gesichtspunkt wird das für die Bildung ei
ner Titansilizidschicht benutzte Silizium von einem Silizium
enthaltenden Gas bereitgestellt. Dadurch kann die Titansili
zidschicht davon abgehalten werden übermäßig in die untere
leitende Schicht einzudringen. Dadurch kann das Problem der
Störung des pn-Übergangs, verursacht durch das übermäßige Ein
dringen der Titansilizidschicht in die untere leitende
Schicht, verhindert werden.
Entsprechend einem weiteren Gesichtspunkt besteht das in einem
Durchgangsloch ausgebildete Titannitrid nur aus TiN. Darum
kann der elektrische Widerstand der leitenden Schicht in einem
Durchgangsloch im Vergleich zu den Fällen, in denen das Titan
nitrid aus TiN und TiN (O) besteht, reduziert werden.
Entsprechend einem weiteren Gesichtspunkt kann die Dicke der
oberen leitenden Schicht reduziert werden. Darum kann die auf
der oberen leitenden Schicht ausgebildete Schicht ihre Stufe
reduziert bekommen. Da die Stufe in der Schicht reduziert wer
den kann, kann eine Verbindungsunterbrechung der Verbindungs
schicht, die auf dieser Schicht ausgebildet ist, verhindert
werden.
Claims (20)
1. Verfahren zur Herstellung einer Verbindungsstruktur für
leitende Schichten einer Halbleitervorrichtung, die eine
obere leitende Schicht (73) und eine untere leitende Schicht
(59) elektrisch verbindet, mit folgenden Schritten:
selektives Ätzen einer auf der unteren leitenden Schicht (59) ausgebildeten Isolierschicht (61) zur Ausbildung eines Durchgangsloches (63), welches die untere leitende Schicht (59) erreicht,
wobei sich eine natürliche Oxidschicht (67) auf der unteren leitenden Schicht (59) in dem Durchgangsloch (63) ausbildet,
Ausbildung einer Titansilizidschicht (69) direkt auf der natürlichen Oxidschicht (67) mit einem CVD-Verfahren unter gleichzeitiger Benutzung eines Titan enthaltenden Gases und eines Silizium enthaltenden Gases, wobei die natürliche Oxidschicht (67) reduziert wird,
Ausbildung einer leitenden Verbindungsschicht (71) in dem Durchgangsloch (63) zum elektrischen Verbinden der oberen leitenden Schicht (73) und der unteren leitenden Schicht (59), und
Ausbildung der oberen leitenden Schicht (73) auf der Isolierschicht (61) zum elektrischen Verbinden mit der leitenden Verbindungsschicht (71).
selektives Ätzen einer auf der unteren leitenden Schicht (59) ausgebildeten Isolierschicht (61) zur Ausbildung eines Durchgangsloches (63), welches die untere leitende Schicht (59) erreicht,
wobei sich eine natürliche Oxidschicht (67) auf der unteren leitenden Schicht (59) in dem Durchgangsloch (63) ausbildet,
Ausbildung einer Titansilizidschicht (69) direkt auf der natürlichen Oxidschicht (67) mit einem CVD-Verfahren unter gleichzeitiger Benutzung eines Titan enthaltenden Gases und eines Silizium enthaltenden Gases, wobei die natürliche Oxidschicht (67) reduziert wird,
Ausbildung einer leitenden Verbindungsschicht (71) in dem Durchgangsloch (63) zum elektrischen Verbinden der oberen leitenden Schicht (73) und der unteren leitenden Schicht (59), und
Ausbildung der oberen leitenden Schicht (73) auf der Isolierschicht (61) zum elektrischen Verbinden mit der leitenden Verbindungsschicht (71).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
leitende Verbindungsschicht (71) durch ein CVD-Verfahren
ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
dass die leitende Verbindungsschicht (71) mit TiN oder Ti
gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, dass
der Schritt des Reduzierens der natürlichen Oxidschicht (67) den Schritt der Ausbildung einer Titansilizidschicht (69) auf der Isolierschicht (61), auf der Seitenwand des Durchgangsloches (63) und auf der natürlichen Oxidschicht (67) aufweist,
wobei der Schritt der Ausbildung der leitenden Verbindungsschicht (71) den Schritt der Ausbildung einer leitenden Verbindungsschicht (71) auf der Titansilizidschicht (69) zum Füllen des Durchgangsloches (63) und das Wegätzen der Titansilizidschicht (69) und der leitenden Verbindungsschicht (71) auf der Isolierschicht (61) aufweist.
der Schritt des Reduzierens der natürlichen Oxidschicht (67) den Schritt der Ausbildung einer Titansilizidschicht (69) auf der Isolierschicht (61), auf der Seitenwand des Durchgangsloches (63) und auf der natürlichen Oxidschicht (67) aufweist,
wobei der Schritt der Ausbildung der leitenden Verbindungsschicht (71) den Schritt der Ausbildung einer leitenden Verbindungsschicht (71) auf der Titansilizidschicht (69) zum Füllen des Durchgangsloches (63) und das Wegätzen der Titansilizidschicht (69) und der leitenden Verbindungsschicht (71) auf der Isolierschicht (61) aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, dass
die obere leitende Schicht als eine TiN-Schicht (99)
gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5 dadurch
gekennzeichnet, dass die obere leitende Schicht durch eine
Zweischichtstruktur aus einer TiN-Schicht (99) und einer W-
Schicht (105) gebildet wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der
Schritt des Reduzierens der natürlichen Oxidschicht (67) den
Schritt der selektiven Ausbildung einer Titansilizidschicht
(61) auf der natürlichen Oxidschicht (67) durch ein
selektives CVD-Verfahren aufweist.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der
Schritt der Ausbildung der oberen leitenden Schicht die
Schritte der Ausbildung einer anderen leitenden Schicht
(105) auf der auf der Isolierschicht (101) verbleibenden
leitenden Verbindungsschicht (99) und die Strukturierung der
Titansilizidschicht (97), der leitenden Verbindungsschicht
(99) und der anderen leitenden Schicht (105) zur Ausbildung
der oberen leitenden Schicht aufweist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die
andere leitende Schicht (105) mit Wolfram gebildet wird.
10. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass
der Schritt der Ausbildung der oberen leitenden Schicht den
Schritt der Strukturierung der leitenden Verbindungsschicht
(115) und der Titansilizidschicht (113) auf der
Isolierschicht (117) zur Ausbildung der oberen leitenden
Schicht aufweist.
11. Verfahren nach Anspruch 1, gekennzeichnet durch
Ausbildung der leitenden Verbindungsschicht (129) auf der Titansilizidschicht (127),
Ausbildung einer vergrabenen leitenden Schicht (131) auf der leitenden Verbindungsschicht (129), die das Durchgangsloch (135) auffüllt, und
den Schritt des Wegätzens der Titansilizidschicht (127) auf der Isolierschicht (133), der leitenden Verbindungsschicht (129), und der vergrabenen leitenden Schicht (131).
Ausbildung der leitenden Verbindungsschicht (129) auf der Titansilizidschicht (127),
Ausbildung einer vergrabenen leitenden Schicht (131) auf der leitenden Verbindungsschicht (129), die das Durchgangsloch (135) auffüllt, und
den Schritt des Wegätzens der Titansilizidschicht (127) auf der Isolierschicht (133), der leitenden Verbindungsschicht (129), und der vergrabenen leitenden Schicht (131).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass
die vergrabene leitende Schicht (131) mit Wolfram gebildet
wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
die leitende Verbindungsschicht (71) durch Ausfüllen des
ganzen Hohlraumes des Durchgangsloches (63) zwischen der
Titansilizidschicht (69) und der oberen leitenden Schicht
(73) gebildet wird.
14. Verbindungsstruktur für leitende Schichten einer
Halbleitervorrichtung zum elektrischen Verbinden einer
oberen leitenden Schicht (73) und einer unteren leitenden
Schicht (59) mit:
einer Isolierschicht (61), die ausgebildet ist auf der unteren leitenden Schicht (59), mit einem Durchgangsloch (63), welches die untere leitende Schicht (59) erreicht,
einer Titansilizidschicht (69), die auf der unteren leitenden Schicht (59) in dem Durchgangsloch (63) gemäß Anspruch 1 gebildet ist,
einer leitenden Verbindungsschicht (71), die aus TiN oder Ti in dem Durchgangsloch (63) ausgebildet ist, die Titansilizidschicht (69) und die obere leitende Schicht (73) elektrisch verbindet und den gesamten Hohlraum des Durchgangsloches (63) zwischen der Titansilizidschicht (69) und der oberen leitenden Schicht (73) ausfüllt,
wobei TiN (O) in dem Durchgangsloch (63) nicht existiert und
wobei die obere leitende Schicht (73), die mit der leitenden Verbindungsschicht (71) elektrisch verbunden ist, auf der Isolierschicht (61) ausgebildet ist.
einer Isolierschicht (61), die ausgebildet ist auf der unteren leitenden Schicht (59), mit einem Durchgangsloch (63), welches die untere leitende Schicht (59) erreicht,
einer Titansilizidschicht (69), die auf der unteren leitenden Schicht (59) in dem Durchgangsloch (63) gemäß Anspruch 1 gebildet ist,
einer leitenden Verbindungsschicht (71), die aus TiN oder Ti in dem Durchgangsloch (63) ausgebildet ist, die Titansilizidschicht (69) und die obere leitende Schicht (73) elektrisch verbindet und den gesamten Hohlraum des Durchgangsloches (63) zwischen der Titansilizidschicht (69) und der oberen leitenden Schicht (73) ausfüllt,
wobei TiN (O) in dem Durchgangsloch (63) nicht existiert und
wobei die obere leitende Schicht (73), die mit der leitenden Verbindungsschicht (71) elektrisch verbunden ist, auf der Isolierschicht (61) ausgebildet ist.
15. Verbindungsstruktur nach Anspruch 14, bei der
die Seitenwand des Durchgangsloches (63) eine darauf
ausgebildete Titansilizidschicht (69) aufweist.
16. Verbindungsstruktur nach Anspruch 14, bei der
die untere leitende Schicht (59) einen Silizium enthaltenden
Störstellenbereich aufweist.
17. Verbindungsstruktur nach Anspruch 14, bei der
die untere leitende Schicht (59) einen Source/Drain-Bereich
aufweist.
18. Verbindungsstruktur nach Anspruch 14, bei der
die leitende Verbindungsschicht (99) und die obere leitende
Schicht (99) aus dem gleichen Material gebildet sind.
19. Verbindungsstruktur nach Anspruch 18, bei der
die obere leitende Schicht des weiteren eine andere leitende
Schicht (105) enthält.
20. Verbindungsstruktur nach Anspruch 19, bei der
die andere leitende Schicht (105) Wolfram aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3323923A JP2983098B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の製造方法 |
JP04050839A JP3109687B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置の導電層接続構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4238080A1 DE4238080A1 (en) | 1993-05-13 |
DE4238080C2 true DE4238080C2 (de) | 2002-10-31 |
Family
ID=26391314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4238080A Expired - Fee Related DE4238080C2 (de) | 1991-11-11 | 1992-11-11 | Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5534730A (de) |
KR (1) | KR970009274B1 (de) |
DE (1) | DE4238080C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815818B2 (en) | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3443219B2 (ja) | 1995-11-14 | 2003-09-02 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
FR2742924B1 (fr) * | 1995-12-22 | 1998-03-20 | Jorge Luis Regolini | Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede |
US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
US6107190A (en) * | 1997-01-30 | 2000-08-22 | Nec Corporation | Method of fabricating semiconductor device |
US5930671A (en) * | 1997-10-20 | 1999-07-27 | Industrial Technology Research Institute | CVD titanium silicide for contract hole plugs |
KR100292943B1 (ko) * | 1998-03-25 | 2001-09-17 | 윤종용 | 디램장치의제조방법 |
US6399490B1 (en) * | 2000-06-29 | 2002-06-04 | International Business Machines Corporation | Highly conformal titanium nitride deposition process for high aspect ratio structures |
US6784105B1 (en) * | 2003-04-09 | 2004-08-31 | Infineon Technologies North America Corp. | Simultaneous native oxide removal and metal neutral deposition method |
US7407882B1 (en) | 2004-08-27 | 2008-08-05 | Spansion Llc | Semiconductor component having a contact structure and method of manufacture |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2148946A (en) * | 1983-10-31 | 1985-06-05 | Advanced Semiconductor Mat | Metal-silicide deposition using plasma-enhanced chemical vapour deposition |
JPS6459937A (en) * | 1987-08-31 | 1989-03-07 | Sony Corp | Semiconductor device |
US4870033A (en) * | 1985-03-19 | 1989-09-26 | Yamaha Corporation | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device |
US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
DE4013143A1 (de) * | 1989-04-21 | 1990-10-31 | Nippon Telegraph & Telephone | Selektives (cvd)-verfahren und geraet dafuer |
US4985750A (en) * | 1986-09-17 | 1991-01-15 | Fujitsu Limited | Semiconductor device using copper metallization |
US5049975A (en) * | 1989-03-14 | 1991-09-17 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS567304B2 (de) * | 1972-08-28 | 1981-02-17 | ||
US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
US4966865A (en) * | 1987-02-05 | 1990-10-30 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
JPS6455861A (en) * | 1987-08-27 | 1989-03-02 | Mitsubishi Electric Corp | Semiconductor device |
US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
US4957777A (en) * | 1988-07-28 | 1990-09-18 | Massachusetts Institute Of Technology | Very low pressure chemical vapor deposition process for deposition of titanium silicide films |
US5008730A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Contact stud structure for semiconductor devices |
JPH03192768A (ja) * | 1989-12-21 | 1991-08-22 | Fujitsu Ltd | 半導体装置 |
KR940008936B1 (ko) * | 1990-02-15 | 1994-09-28 | 가부시끼가이샤 도시바 | 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법 |
DE69023765T2 (de) * | 1990-07-31 | 1996-06-20 | Ibm | Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur. |
US5208170A (en) * | 1991-09-18 | 1993-05-04 | International Business Machines Corporation | Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing |
US5216282A (en) * | 1991-10-29 | 1993-06-01 | International Business Machines Corporation | Self-aligned contact studs for semiconductor structures |
US5275715A (en) * | 1992-01-23 | 1994-01-04 | Micron Technology Inc. | Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby |
-
1992
- 1992-11-04 KR KR1019920020626A patent/KR970009274B1/ko not_active IP Right Cessation
- 1992-11-11 DE DE4238080A patent/DE4238080C2/de not_active Expired - Fee Related
-
1995
- 1995-04-19 US US08/423,476 patent/US5534730A/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2148946A (en) * | 1983-10-31 | 1985-06-05 | Advanced Semiconductor Mat | Metal-silicide deposition using plasma-enhanced chemical vapour deposition |
US4870033A (en) * | 1985-03-19 | 1989-09-26 | Yamaha Corporation | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device |
US4985750A (en) * | 1986-09-17 | 1991-01-15 | Fujitsu Limited | Semiconductor device using copper metallization |
JPS6459937A (en) * | 1987-08-31 | 1989-03-07 | Sony Corp | Semiconductor device |
US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
US5049975A (en) * | 1989-03-14 | 1991-09-17 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device |
DE4013143A1 (de) * | 1989-04-21 | 1990-10-31 | Nippon Telegraph & Telephone | Selektives (cvd)-verfahren und geraet dafuer |
Non-Patent Citations (5)
Title |
---|
"Contact Resistance Improvement for Tungsten Metallurgy" US-Z.: IBM Technical Disclosure Bulle-tin, Vol. 32, No. 8B, January 1990, S. 50 * |
RAAIJMAKERS, I.J. (u.a.): In: IEEE, June 12-13, 1990, VMIC Conference, S. 219-225 * |
SUMI, H. (u.a.): In: Tech. Digest IEDM, 1990, S. 249-252 * |
US-Buch: Einspruch, N.G., Cohen S.S. & Gildenblat G.Sh. Hrsg. "VLSI ELECTRONICS-Microstructure Science - Vol. 15, VLSI Metallization" ACADEMIC PRESS INC: Orlando usw. 1987, S. 107-140 * |
WIDMANN, D. (u.a.): Technologie hochintegrierter Schaltungen, Springer-Verlag, 1988, S. 95-102 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815818B2 (en) | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
DE4238080A1 (en) | 1993-05-13 |
KR970009274B1 (ko) | 1997-06-09 |
US5534730A (en) | 1996-07-09 |
KR930011279A (ko) | 1993-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4234666C2 (de) | Verbindungsstruktur und Herstellungsverfahren dafür | |
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE4202294C2 (de) | Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür | |
DE10196065B3 (de) | Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur | |
DE19700868C2 (de) | Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil | |
DE4207916C2 (de) | Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung | |
DE4128421C2 (de) | Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe | |
DE19748501C2 (de) | Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur | |
EP0132720B1 (de) | Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene | |
DE3834241A1 (de) | Halbleitereinrichtung | |
DE19522660A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE4200809A1 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
DE10218155A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE10056871A1 (de) | Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben | |
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE19608208B4 (de) | Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen | |
DE4238080C2 (de) | Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung | |
DE4100525A1 (de) | Halbleitereinrichtung und herstellungsverfahren dafuer | |
DE4239457C2 (de) | Halbleiterwaferstruktur und Herstellungsverfahren dafür | |
DE4423558A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE2516393A1 (de) | Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen | |
DE19739755A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
DE19817129A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |