DE19817129A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben

Info

Publication number
DE19817129A1
DE19817129A1 DE19817129A DE19817129A DE19817129A1 DE 19817129 A1 DE19817129 A1 DE 19817129A1 DE 19817129 A DE19817129 A DE 19817129A DE 19817129 A DE19817129 A DE 19817129A DE 19817129 A1 DE19817129 A1 DE 19817129A1
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor device
layer
conductors
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19817129A
Other languages
English (en)
Inventor
Toshiyuki Oashi
Hiroki Shinkawata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19817129A1 publication Critical patent/DE19817129A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung, die selbstausrichtende Kontakte verwendet, und ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung. Insbesondere bezieht sich die vorliegende Erfindung auf eine Halbleitervorrichtung, die mit Kontakten mit stabilen Eigen­ schaften versehen ist durch Verbesserungen in einem Verfahren zum Bilden selbstausrichtender Kontakte, und auf ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung.
Speicherzellen wurden zunehmend miniaturisiert, wenn die Spei­ cherkapazität des Halbleiterspeichers vergrößert wurde, und der Durchmesser von Kontaktlöchern von Speicherzellen, wie bei­ spielsweise Bitleitungskontakte für die Speicherzellen von DRAMs, und Abstände zwischen Verdrahtungsleitungen (Verbindungs­ leitungen), wie beispielsweise Abstände zwischen den Übertra­ gungsgattern von DRAM-Speicherzellen, wurden verringert. Durch einen photographischen Prozeß gebildete Kontaktlöcher besitzen eine Grenze in der Genauigkeit aufgrund eines Größenfehlers oder Überlappungsfehlers der photographischen Masken. Daher gibt es eine Möglichkeit, daß obere Verdrahtungsleitungen, wie bei­ spielsweise Bitleitungen von Speicherzellen eines DRAM, mit Gat­ tern bzw. Gates kurzgeschlossen sind.
Es wird auf Fig. 11 Bezug genommen, welche einen Verdrahtungs­ aufbau in einer bei der Anmelderin vorhandenen Halbleitervor­ richtung als Beispiel zeigt; es ist folgendes ausgebildet: ein Halbleitersubstrat 1, ein Source/Drainbereich 1a, eine Trenniso­ lierschicht 2, eine Gateisolierschicht 3, Gateelektroden 4, eine oberhalb der Gateelektrode 4 liegende Isolierschicht 5, eine die Seitenwände der Gateelektrode 4 bedeckende Isolierschicht 6, ei­ ne Zwischenschicht-Isolierschicht 10, eine Bitleitung 11 und ein Bitleitungskontakt 12. In der bei der Anmelderin vorhandenen Halbleitervorrichtung kann der Bitleitungskontakt 12 die Ga­ teelektrode 4 berühren, wie in Fig. 11 gezeigt ist.
Fig. 12 ist eine Schnittansicht eines selbstausrichtenden Kon­ taktes, der zum Lösen des Problems verwendet wird, das in Fig. 11 gezeigt ist, wobei in Fig. 12 gleiche oder denen in Fig. 11 entsprechende Teile mit denselben Bezugszeichen bezeichnet sind und die zugehörige Beschreibung unterlassen wird, um eine Ver­ doppelung zu vermeiden. Wie in Fig. 12 gezeigt ist, ist eine Isolierschicht 7 (SiO2-Schicht) oberhalb der gesamten Oberfläche des Halbleitersubstrates 1 derart gebildet, daß sie die Isolier­ schichten 5 und 6 (SiO2-Schichten) bedeckt, und eine SiN-Schicht 9 ist auf der Isolierschicht 7 gebildet. In diesen Beispiel ist der Bitleitungskontakt 12 in einem in der SiN-Schicht 9 gebilde­ ten Kontaktloch derart gebildet, daß er den in der Oberfläche des Halbleitersubstrats 1 gebildeten Source/Drainbereich 1a er­ reicht.
Die Verwendung des selbstausrichtenden Kontaktloches verhindert einen Kurzschluß zwischen einer oberen Verdrahtungsleitung und einer unteren Verdrahtungsleitung. Jedoch wird in dem in Fig. 12 gezeigten Aufbau das Halbleitersubstrat 1 geätzt, wenn das Kon­ taktloch gebildet wird, und der Boden des Kontaktloches liegt unterhalb des Source/Drainbereiches 1a, und demzufolge steigt der Übergangsstrom zwischen dem Kontaktloch und dem Halbleiter­ substrat 1 an.
Falls die SiN-Schicht 9 durch anisotropes Trockenätzen zum Bil­ den des Kontaktloches geätzt wird, bleibt die SiN-Schicht 9 auf der Seitenwand des Kontaktloches, was die Kontaktfläche zwischen dem Kontaktloch und dem Halbleitersubstrat 1 verringert und in­ folgedessen den Kontaktwiderstand erhöht.
Fig. 13(a), 13(b) und 13(c) stellen ein Verfahren zum Herstellen der bei der Anmelderin vorhandenen, in Fig. 12 gezeigten Halb­ leitervorrichtung dar, wobei in den Fig. 13(a)-13(c) gleiche oder den in Fig. 12 entsprechende Teile mit denselben Bezugszei­ chen bezeichnet sind, und die zugehörige Beschreibung wird un­ terlassen, um eine Verdoppelung zu vermeiden.
Wie in Fig. 13(a) gezeigt ist, wird ein Kontaktloch 10a in einer Zwischenschicht-Isolierschicht 10 (Oxidschicht) durch anisotro­ pes Trockenätzen gebildet. Die Oxid/Nitrid-Ätzselektivität be­ trägt ungefähr 20 und die SiN-Schicht 9 wird mit einer niedrigen Ätzrate geätzt.
Dann werden, wie in Fig. 13(b) gezeigt ist, die SiN-Schicht 9, d. h. eine Stopperschicht, und die darunterliegende Oxidschicht 7 durch das in der Zwischenschicht-Isolierschicht 10 gebildete Kontaktloch 10a geätzt durch anisotropes Trockenätzen zum Bilden eines Bitleitungskontaktes. Das Verhältnis der Ätzraten der Ni­ tridschicht und der Oxidschicht zu derjenigen des Halbleiter­ substrats 1 ist so klein wie 1 und das Halbleitersubstrat 1 wird durch Überätzen geätzt.
Dann werden, wie in Fig. 13(c) gezeigt ist, eine Bitleitung 11 und ein Bitleitungskontakt 12 gebildet.
Die Unterseite (der Boden) des derart geformten Bitleitungskon­ taktes 12 liegt unterhalb des Source/Drainbereiches 1a, und der Übergangsstrom zwischen dem Source/Drainbereich 1a und dem Halb­ leitersubstrat 1 steigt an.
Ein Teil der SiN-Schicht 9 bleibt auf der Seitenwand des Kon­ taktloches, die Kontaktfläche zwischen dem Kontaktloch und dem Halbleitersubstrat 1 wird verringert und der Kontaktwiderstand steigt an.
Wie oben erwähnt wurde, wird in dem bei der Anmelderin vorhande­ nen Herstellungsverfahren einer Halbleitervorrichtung und in der durch dasselbe Herstellungsverfahren hergestellten Halbleiter­ vorrichtung das Halbleitersubstrat geätzt, wenn das Kontaktloch gebildet wird, und daher durchdringt der Kontakt den leitenden Bereich in dem Halbleitersubstrat, was die Eigenschaften der Halbleitervorrichtung instabil macht.
Die vorliegende Erfindung wurde zum Lösen eines derartigen Pro­ blems gemacht, und es ist eine Aufgabe der vorliegenden Erfin­ dung, das Kontaktlochbildungsverfahren zu verbessern und eine Halbleitervorrichtung anzugeben, die mit stabilen Kontakten ver­ sehen ist.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 beziehungsweise ein Herstellungsverfahren nach An­ spruch 6.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Eine Halbleitervorrichtung weist ein Halbleitersubstrat und eine Mehrzahl von auf dem Halbleitersubstrat gebildeten ersten Lei­ tern (Leiterbahnen) auf. Eine erste Isolierschicht ist minde­ stens oberhalb der Oberflächen der ersten Leiter gebildet. Eine zweite Isolierschicht ist oberhalb der gesamten Oberfläche des Halbleitersubstrats einschließlich der Oberflächen der ersten Leiter gebildet. Eine dritte Isolierschicht ist auf der zweiten Isolierschicht gebildet. Ein zweiter Leiter ist auf der dritten Isolierschicht gebildet. Ferner erstrecken sich Kontakte von den zweiten Leiter durch die dritte Isolierschicht und die zweite Isolierschicht und durch Räume zwischen benachbarten Leitern aus der Mehrzahl der ersten Leiter zu dem Halbleitersubstrat, und ein Abschnitt jeden Kontaktes, der der zweiten Isolierschicht gegenüberliegt, ist im Durchmesser in der Form eines Flansches erweitert.
In der Halbleitervorrichtung können die zweiten Leiter Bitlei­ tungen und die Kontakte Bitleitungskontakte sein.
Die Halbleitervorrichtung weist ferner eine Mehrzahl von in der dritten Isolierschicht gebildeten dritten Leitern auf, und die Kontakte erstrecken sich durch Räume zwischen benachbarten Lei­ tern unter der Mehrzahl der dritten Leiter.
In der Halbleitervorrichtung können die ersten Leiter Wortlei­ tungen, die dritten Leiter Bitleitungen, die zweiten Leiter Speicherknoten und die Kontakte Speicherknotenkontakte sein.
In der Halbleitervorrichtung kann das Halbleitersubstrat ein Si­ liziumwafer, die erste Isolierschicht eine Siliziumdioxidschicht und die zweite Isolierschicht eine Siliziumnitridschicht sein.
In einem Halbleitervorrichtungsherstellungsverfahren werden eine Mehrzahl von ersten Leitern auf einem Halbleitersubstrat in ei­ nem ersten Schritt gebildet. In einem zweiten Schritt wird eine erste Isolierschicht oberhalb mindestens der Oberflächen der Mehrzahl der ersten Leiter gebildet. In einem dritten Schritt wird eine zweite Isolierschicht oberhalb der gesamten Oberfläche des Halbleitersubstrats derart gebildet, daß sie die erste Iso­ lierschicht bedeckt. In einem vierten Schritt wird eine dritte Isolierschicht auf der zweiten Isolierschicht gebildet. In einem fünften Schritt werden Kontaktlöcher in Abschnitten der dritten Isolierschicht, die Räumen zwischen benachbarten Leitern aus der Mehrzahl der ersten Leiter entsprechen, derart gebildet, daß sie die zweite Isolierschicht erreichen. In einem sechsten Schritt wird jeder Raum mit der Form eines Flansches, der der zweiten Isolierschicht gegenüberliegt, durch Entfernen eines Abschnittes der zweiten Isolierschicht um jedes Kontaktloch herum durch isotropes Atzen gebildet.
In dem Halbleitervorrichtungsherstellungsverfahren werden Teile der ersten Isolierschicht, die in dem Kontaktloch bleiben, in einem siebten Schritt durch anisotropes Ätzen nach dem Vervoll­ ständigen des sechsten Schrittes entfernt.
In dem Halbleitervorrichtungsherstellungsverfahren wird in einem achten Schritt ein zweiter Leiter zum Bedecken der Kontaktlöcher auf der dritten Isolierschicht und zum Erstrecken in die Kon­ taktlöcher nach den Vervollständigen des sechsten oder siebten Schrittes gebildet.
In dem Halbleitervorrichtungsherstellungsverfahren kann das Halbleitersubstrat ein Siliziumwafer, die erste Isolierschicht eine Siliziumdioxidschicht und die zweite Isolierschicht eine Siliziumnitridschicht sein.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Be­ schreibung von Ausführungsbeispielen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
Fig. 2(a)-4(d) Schritte eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
Fig. 5 eine Schnittansicht einer Halbleitervorrichtung in einer dritten Ausführungsform;
Fig. 6 und 7 ein Herstellungsverfahren einer Halbleitervorrich­ tung gemäß einer vierten Ausführungsform;
Fig. 8 eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform;
Fig. 9 eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform;
Fig. 10 eine Schnittansicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform;
Fig. 11 ein Verdrahtungsaufbau (Verbindungsaufbau) in ei­ ner bei der Anmelderin vorhandenen Halbleitervor­ richtung;
Fig. 12 eine Schnittansicht eines selbstausrichtenden Kon­ taktes in einer bei der Anmelderin vorhandenen Halbleitervorrichtung;
Fig. 13(a), 13(b) und 13(c) ein Verfahren zum Herstellen einer bei der Anmelderin vorhandenen Halbleitervorrichtung.
In den Zeichnungen sind gleiche Teile mit denselben Bezugszei­ chen versehen.
Erste Ausführungsform
Es wird auf Fig. 1 Bezug genommen, die eine Halbleitervorrich­ tung in einer ersten Ausführungsform zeigt; es ist folgendes ausgebildet: ein Halbleitersubstrat 1 (Si-Substrat), eine Trenn­ isolierschicht 2 (SiO2-Schicht), eine Gateisolierschicht 3, Gateelektroden 4 (erste Leiter, erste Leiterbahnen), eine die Gateelektroden 4 bedeckende Isolierschicht 5 (SiO2-Schicht), ei­ ne die Seitenwände der Gateelektroden 4 bedeckende Seitenwandi­ solierschicht E (SiO2-Schicht), eine Isolierschicht 7 (unterhalb liegende SiO2-Schicht), die oberhalb der gesamten Oberfläche des Halbleitersubstrats 1 derart gebildet ist, daß sie die Isolier­ schichten 5 und 6 bedeckt. Die Isolierschichten 5, 6 und 7 bil­ den eine erste Isolierschicht 8, die die Gateelektrode 4 be­ deckt.
Außerdem sind, wie in Fig. 1 gezeigt ist, eine zweite Isolier­ schicht 9 (SiN-Schicht), welche oberhalb der ersten Isolier­ schicht 8 liegt, und eine dritte Isolierschicht 10 (SiO2-Schicht) gebildet, welche als eine Zwischenschicht-Isolierschicht auf der zweiten Isolierschicht 9 (SiN-Schicht) gebildet ist.
Eine Bitleitung 11 ist als ein zweiter Leiter (Leiterbahn) der­ art geformt, daß sie ein in der dritten Isolierschicht 10 gebil­ detes Kontaktloch 10a bedeckt. Ein Bitleitungskontakt 12 ist in dem Kontaktloch 10a derart gebildet, daß es sich von der Bitlei­ tung 11 durch die Isolierschicht 7 und einem in der Seitenwandi­ solierschicht 6 gebildeten Raum bis zum Halbleitersubstrat 1 er­ streckt. Der Bitleitungskontakt 12 hat eine Erweiterung 13 mit der Form eines Flansches, wie beispielsweise ein kreisförmiger Flansch, der durch Erweitern eines Teiles desselben entsprechend der zweiten Isolierschicht 9, d. h. angepaßt an die Form der zweiten Isolierschicht 9, gebildet ist. Die Unterseite des Bit­ leitungskontaktes 12 steht in elektrischen Kontakt mit einem leitenden Bereich 1a (Source/Drainbereich), der in der Oberflä­ che des Halbleitersubstrats 1 gebildet ist.
In der Halbleitervorrichtung der so konstruierten ersten Ausfüh­ rungsform weist der Bitleitungskontakt 12 die Erweiterung 13 mit der Form eines Flansches in einer Position auf, die der zweiten Isolierschicht 9 entspricht, der Bitleitungskontakt 12 dringt tatsächlich nicht in das Halbleitersubstrat 1 ein und die Unter­ seite des Bitleitungskontaktes 12 steht in elektrischen Kontakt zu der Oberfläche des Halbleitersubstrats 1. Demgemäß wird eine stabile elektrische Verbindung der Bitleitung 11 zum leitenden Bereich 1a erreicht, und daher hat die Halbleitervorrichtung stabile Eigenschaften.
Abschnitte der ersten Isolierschicht 8 und der zweiten Isolier­ schicht 9, die dem Bitleitungskontakt 12 entsprechen, sind ent­ fernt, die Kontaktfläche des Bitleitungskontaktes 12 ist vergrö­ ßert und der Kontaktwiderstand ist verringert.
Zweite Ausführungsform
Ein Halbleitervorrichtungsherstellungsverfahren in einer zweiten Ausführungsform, wie es zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform verwendet wird, wird unter Bezugnahme auf die Fig. 2-4 beschrieben. Fig. 2(a)-4(d) stellen eine Reihe von Schritten des Halbleitervorrichtungsherstellungsver­ fahrens dar.
Als erstes wird ein Halbleitersubstrat 1 (Si-Substrat) wie in Fig. 2(a) gebildet.
Dann wird eine Trennisolierschicht 2, wie beispielsweise eine LOCOS-Oxidschicht, auf dem Halbleitersubstrat 1 wie in Fig. 2(b) gezeigt gebildet.
Eine dünne Isolierschicht 3 einer Dicke von beispielsweise 10 nm wird auf dem Halbleitersubstrat 1 wie in Fig. 2(c) gebildet. Die Isolierschicht 3 ist eine SiO2-Schicht, die als eine Gateiso­ lierschicht dient.
Dann wird eine Mehrzahl von ersten Leitern (Leiterbahnen) 4 ei­ ner Dicke von beispielsweise 50 nm, welche mit einer Isolier­ schicht 5 von beispielsweise 50 nm bedeckt sind, auf der Iso­ lierschicht 3 gebildet (Schritt 1). Die Leiter 4 besitzen bei­ spielsweise eine Breite von 0,25 µm und die Intervalle zwischen benachbarten Leitern 4 betragen beispielsweise 0,35 µm. Die Iso­ lierschicht 5 ist eine SiO2-Schicht, die durch CVD (Chemical Va­ por Deposition, Chemische Dampfphasenabscheidung) gebildet ist. Die ersten Leiter 4, die als Gateelektroden dienen, werden durch Verarbeiten einer Polysiliziumschicht oder einer geschichteten Schicht aus einer Polysiliziumschicht und einer Metallsilizid­ schicht wie beispielsweise eine WSi-Schicht oder dergleichen ge­ bildet.
Dann wird, wie in Fig. 2(d) gezeigt ist, eine Seitenwandisolier­ schicht 6 einer Dicke beispielsweise von 50 nm derart geformt, daß die Seitenwände der ersten Leiter 4 und der Isolierschicht 5 bedeckt sind. In dieser Ausführungsform ist die Seitenwandiso­ lierschicht 6 eine SiO2-Schicht.
Dann wird, wie in Fig. 2(e) gezeigt ist, eine Isolierschicht 7 (unterhalb liegende Oxidschicht) einer Dicke von beispielsweise 20 nm oberhalb der gesamten Oberfläche des Halbleitersubstrats 1 durch CVD abgeschieden. Die Isolierschicht 5, die auf den ersten Leitern 4 (Gateelektroden) gebildet ist, die Seitenwandisolier­ schicht 6 und die Isolierschicht 7 bilden eine erste Isolier­ schicht 8, die die ersten Leiter 4 (Gateelektroden) bedeckt (Schritt 2).
Dann wird, wie in Fig. 3(a) gezeigt ist, eine zweite Isolier­ schicht 9 (Stopperschicht) einer Dicke von beispielsweise 50 nm oberhalb der gesamten Oberfläche der ersten Isolierschicht 8 ge­ bildet (Schritte 3). In dieser Ausführungsform ist die zweite Isolierschicht 9 eine SiN-Schicht (Stopper-SiN-Schicht), die durch CVD abgeschieden ist.
Dann wird, wie in Fig. 3(b) gezeigt ist, eine dritte Isolier­ schicht 10, d. h. eine Zwischenschicht-Isolierschicht aus SiN, auf der zweiten Isolierschicht 9 gebildet (Schritt 4).
Dann wird, wie in Fig. 3(c) gezeigt ist, eine Photoresistschicht 10b derart gebildet, daß sie die dritte Isolierschicht 10 insge­ samt bedeckt, die Photoresistschicht 10b wird zum Bilden einer Öffnung 10c eines Durchmessers von beispielsweise 0,3 µm bemu­ stert. Die Öffnung 10c wird zum Bilden eines Bitleitungskontak­ tes benutzt.
Dann wird, wie in Fig. 3(d) gezeigt ist, ein Abschnitt der drit­ ten Isolierschicht 10 (Zwischenschicht-Isolierschicht) entspre­ chend der Öffnung 10c, die in der Photoresistschicht 10b gebil­ det ist, durch anisotropes Trockenätzen zum Bilden eines Kon­ taktloches 10a entfernt (Schritt 5). Da die Oxid/Nitrid-Ätz­ selektivität ungefähr 20 beträgt, wird die zweite Isolier­ schicht 9 (SiN-Schicht) mit einer kleinen Ätzrate geätzt.
Dann wird, wie in Fig. 4(a) gezeigt ist, die Photoresistschicht 10b entfernt. Die vorangegangenen Schritte sind nicht verschie­ den von denjenigen des bei der Anmelderin vorhandenen Halblei­ tervorrichtungsherstellungsverfahrens.
Dann wird, wie in Fig. 4(b) gezeigt ist, ein Abschnitt der zwei­ ten Isolierschicht 9 (Stopper-SiN-Schicht) in dem Kontaktloch 10a entfernt, das in der dritten Isolierschicht 10 (Zwischen­ schicht-Isolierschicht) gebildet ist, durch isotropes Naßätzen unter Verwenden heißer Phosphorsäure (Schritt 6). Ein Abschnitt der zweiten Isolierschicht 9, der durch einen Kreis in Fig. 4(b) eingeschlossen ist, wird seitlich geätzt und ein ring-förmiger Raum wird gebildet. Da die Nitrid/Oxid-Selektivität einer heißen Phosphorsäure 100 oder mehr beträgt, wird die Isolierschicht 7 (unterhalb liegende Oxidschicht) nur leicht geätzt.
Dann wird, wie in Fig. 4(c) gezeigt ist, ein Abschnitt der er­ sten Isolierschicht 8 einschließlich der Isolierschicht 7 in dem Kontaktloch 10a durch anisotropes Ätzen in einem selbstausrich­ tenden Modus derart entfernt, daß das Kontaktloch 10a sich ab­ wärts erstreckt, ohne die ersten Leiter 4, d. h. die Gateelektro­ den freizulegen (Schritt 7). Da die Selektivität des anisotropen Trockenätzens des Oxids zu dem Silizium (d. h. der ersten Iso­ lierschicht 8 zu dem Halbleitersubstrat 1) 10 oder mehr beträgt, wird die Oberfläche des Halbleitersubstrates 1 nicht wesentlich geätzt.
Wie in Fig. 4(d) gezeigt ist, wird ein Kontakt 12 derart gebil­ det, daß er das Kontaktloch 10a ausfüllt, und ein zweiter Leiter 11 einer Dicke von beispielsweise 100 nm wird auf dem Kontakt 12 derart gebildet, daß er das Kontaktloch 10a bedeckt. Der zweite Leiter 11 ist eine Polysiliziumschicht oder eine geschichtete Schicht aus einer Polysiliziumschicht und einer Metallsilizid­ schicht wie beispielsweise eine WSi-Schicht.
Der Kontakt 12 ist aus Polysilizium gebildet und besitzt eine Erweiterung 13 mit der Form eines Flansches, wie beispielsweise ein kreisförmiger Flansch, der durch Erweitern eines zugehörigen Abschnittes entsprechend der zweiten Isolierschicht 9 gebildet ist (Schritt 8). Die Unterseite des Kontaktes 12 steht in elek­ trischen Kontakt zu einem leitenden Bereich 1a (Fig. 1), der in der Oberfläche des Halbleitersubstrats 1 gebildet ist.
In dieser Ausführungsform dient der zweite Leiter 11 als eine Bitleitung und der Kontakt 12 dient als ein Bitleitungskontakt.
In der so durch die zweite Ausführungsform hergestellten Halb­ leitervorrichtung kann der obere selbstausrichtende Kontakt mit dem Halbleitersubstrat 1 derart verbunden sein, daß derselbe den ersten Leiter 4 (untere Verdrahtungsleitung oder Wortleitung) nicht berührt, die Oberfläche des Halbleitersubstrats 1 wird nur leicht geätzt und der stabile Kontakt kann gebildet werden.
Da ein dem Kontakt 12 entsprechender Abschnitt der zweiten Iso­ lierschicht 9 (SiN-Schicht), die oberhalb der ersten Isolier­ schicht 8 liegt, entfernt wird, ist die Kontaktfläche des Kon­ taktes 12 auf dem Halbleitersubstrat 1 groß und daher ist der Kontaktwiderstand niedrig.
Dritte Ausführungsform
Fig. 5 ist eine Schnittansicht einer Halbleitervorrichtung in einer dritten Ausführungsform. Die in Fig. 5 gezeigte Halblei­ tervorrichtung ist mit einer ersten Isolierschicht 8a aus den Isolierschichten 5 und 6 versehen anstelle der ersten Isolier­ schicht 8 der in Fig. 1 gezeigten Halbleitervorrichtung, die aus den Isolierschichten 5, 6 und 7 besteht.
Eine zweite Isolierschicht 9 (SiN-Schicht) ist oberhalb der ge­ samten Oberfläche eines Halbleitersubstrats 1 derart gebildet, daß sie die erste Isolierschicht 8a bedeckt. Ein Kontakt 12 durchdringt eine dritte Isolierschicht 10 (Zwischenschicht-Iso­ lierschicht) und die zweite Isolierschicht 9 und erreicht die Oberfläche des Halbleitersubstrats 1.
Der Kontakt 12 besitzt in ähnlicher Weise wie derjenige, der in der ersten Ausführungsform verwendet ist, eine Erweiterung 13 mit der Form eines Flansches, wie beispielsweise ein kreisförmi­ ger Flansch, der durch Erweitern eines zugehörigen Abschnittes entsprechend der zweiten Isolierschicht 9 gebildet ist. Die Un­ terseite des Kontaktes 12 steht in elektrischem Kontakt zu einem leitenden Bereich 1a (Source/Drainbereich), der in der Oberflä­ che des Halbleitersubstrats 1 gebildet ist.
Die Halbleitervorrichtung in der dritten Ausführungsform ist be­ züglich der Effekte und in anderer Hinsicht dieselbe wie die Halbleitervorrichtung in der ersten Ausführungsform und daher wird eine weitere zugehörige Beschreibung unterlassen, um eine Verdoppelung zu vermeiden.
Vierte Ausführungsform
Ein Halbleitervorrichtungsherstellungsverfahren in einer vierten Ausführungsform, wie es zum Herstellen der Halbleitervorrichtung in der dritten Ausführungsform verwendet wird, wird unter Bezug­ nahme auf die Fig. 6 und 7 beschrieben.
Es werden Schritte ausgeführt, die denjenigen ähnlich sind, die in den Fig. 2(a)-2(d) dargestellt sind. In der vierten Ausfüh­ rungsform weist eine erste Isolierschicht 8a die auf dem ersten Leiter 4 gebildete Isolierschicht 5 und die in Fig. 2(d) gezeig­ te Seitenwandisolierschicht 6 auf (Schritt 2).
Dann wird, wie in Fig. 6(a) gezeigt ist, eine zweite Isolier­ schicht 9 (Stopper-SiN-Schicht) oberhalb der gesamten Oberfläche der ersten Isolierschicht 8a gebildet (Schritte 3). In dieser Ausführungsform wird die zweite Isolierschicht 9 durch CVD abge­ schieden.
Dann wird, wie in Fig. 6(b) gezeigt ist, eine dritte Isolier­ schicht 10, d. h. eine Zwischenschicht-Isolierschicht aus SiN, auf der zweiten Isolierschicht 9 gebildet (Schritt 4)
Dann wird, wie in Fig. 6(c) gezeigt ist, eine Photoresistschicht 10b derart gebildet, daß sie die dritte Isolierschicht 10 insge­ samt bedeckt, und die Photoresistschicht 10b wird zum Bilden ei­ ner Öffnung 10c bemustert. Die Öffnung 10c wird zum Bilden eines Bitleitungskontaktes benutzt.
Dann wird, wie in Fig. 6(d) gezeigt ist, ein Abschnitt der drit­ te Isolierschicht 10 (Zwischenschicht-Isolierschicht) entspre­ chend zu der in der Photoresistschicht 10b gebildeten Öffnung 10c durch anisotropes Trockenätzen zum Bilden eines Kontaktlo­ ches 10a entfernt (Schritt 5). Da die Oxid-zu-Nitrid-Ätz­ selektivität ungefähr 20 beträgt, wird die zweite Isolier­ schicht 9 (SiN-Schicht) mit einer kleinen Ätzrate geätzt.
Dann wird, wie in Fig. 7(a) gezeigt ist, die Photoresistschicht 10b entfernt. Die vorangegangenen Schritte sind nicht verschie­ den von denjenigen des bei der Anmelderin vorhandenen Halblei­ tervorrichtungsherstellungsverfahren.
Dann wird, wie in Fig. W(b) gezeigt ist, ein Abschnitt der zwei­ ten Isolierschicht 9 (Stopper-SiN-Schicht) in dem in der dritten Isolierschicht 10 (Zwischenschicht- Isolierschicht) gebildeten Kontaktloch 10a durch isotropes Naßätzen unter Verwenden heißer Phosphorsäure entfernt (Schritt 6). Ein Abschnitt der zweiten Isolierschicht 9, der in Fig. 7(b) durch einen Kreis einge­ schlossen ist, wird seitlich geätzt und ein ringförmiger Raum wird gebildet. Da die Nitrid-zu-Oxid-Selektivität einer heißen Phosphorsäure 100 oder mehr beträgt, wird die erste Isolier­ schicht 8a nur leicht geätzt; das heißt, das selbstausrichtende Ätzen wird ohne ein Freilegen der ersten Leiter 4 und ohne ein leichtes Ätzen des Halbleitersubstrats 1 ausgeführt.
Wie in Fig. 7(c) gezeigt ist, werden ein zweiter Leiter 11 und ein Kontakt 12 derart gebildet, daß sie das Kontaktloch 10a aus­ füllen (Schritt 8). Der Kontakt 12 hat eine Erweiterung 13 mit der Form eines Flansches, wie beispielsweise ein kreisförmiger Flansch, der durch Erweitern eines zugehörigen Abschnittes ent­ sprechend der zweiten Isolierschicht 9 gebildet ist. Die Unter­ seite des Kontaktes 12 steht in elektrischen Kontakt zu einen leitenden Bereich 1a (Fig. 5), der in der Oberfläche des Halb­ leitersubstrats 1 gebildet ist.
In dieser Ausführungsform dient der zweite Leiter 11 als eine Bitleitung und der Kontakt 12 dient als ein Bitleitungskontakt.
Das Halbleitervorrichtungsherstellungsverfahren in der vierten Ausführungsform weist nicht den Schritt des Bildens der Isolier­ schicht 7 und den Schritt des Bildens einer Öffnung in der Iso­ lierschicht 7 des Halbleitervorrichtungsherstellungsverfahren der zweiten Ausführungsform auf, und das erstere Halbleitervor­ richtungsherstellungsverfahren ist in anderer Hinsicht dasselbe wie das letztere Halbleitervorrichtungsherstellungsverfahren. Das Halbleitervorrichtungsherstellungsverfahren in der vierten Ausführungsform ist fähig, den oberen selbstausrichtenden Kon­ takt mit dem Halbleitersubstrat 1 derart zu verbinden, daß der obere selbstausrichtende Kontakt nicht den ersten Leiter 4 (untere Verdrahtungsleitung oder Wortleitung) berührt, und einen stabilen Kontakt zu bilden, so daß die Oberfläche des Halblei­ tersubstrats 1 nur leicht geätzt wird.
Da ein dem Kontakt 12 entsprechender Abschnitt 12 der zweiten Isolierschicht 9 (SiN-Schicht), die oberhalb der ersten Isolier­ schicht 8a liegt, entfernt wird, ist die Kontaktfläche des Kon­ taktes 12 auf dem Halbleitersubstrat 1 groß und daher ist der Kontaktwiderstand niedrig.
Fünfte Ausführungsform
Fig. 8 zeigt eine Halbleitervorrichtung in einer fünften Ausfüh­ rungsform.
Die in Fig. 8 gezeigte Halbleitervorrichtung ist nicht mit einer beliebigen Schicht versehen, die der Seitenwandisolierschicht 6 der in Fig. 5 gezeigten Halbleitervorrichtung entspricht, und ist mit einer dünnen Isolierschicht 14 (dünne SiO2-Schicht) ver­ sehen, die derart geformt ist, daß sie die Oberfläche ein­ schließlich der Seitenwände der ersten Leiter 4 und der Isolier­ schicht 5 bedeckt.
Eine zweite Isolierschicht 9 (SiN-Schicht) ist oberhalb der ge­ samten Oberfläche eines Halbleitersubstrats 1 derart gebildet, daß sie die dünne Isolierschicht 14 bedeckt. Ein Kontakt 12 ist derart geformt, daß er die Zwischenschicht-Isolierschicht 10 und die zweite Isolierschicht 9 (SiN-Schicht) durchdringt und mit der Oberfläche des Halbleitersubstrats 1 elektrisch verbunden ist.
Der Kontakt 12 besitzt eine Erweiterung 13 mit der Form eines Flansches, wie beispielsweise ein kreisförmiger Flansch, der durch Erweitern eines zugehörigen Abschnittes entsprechend der zweiten Isolierschicht 9 gebildet ist. Die Unterseite des Kon­ taktes 12 steht in elektrischen Kontakt mit einem leitenden Be­ reich 1a (Source/Drainbereich), der in der Oberfläche des Halb­ leitersubstrats 1 gebildet ist. Die Halbleitervorrichtung in der fünften Ausführungsform hat dieselben Eigenschaften wie diejeni­ gen der in Fig. 5 gezeigten Halbleitervorrichtung.
Die Halbleitervorrichtung in der fünften Ausführungsform ist in anderer Hinsicht dieselbe wie diejenige, die in Fig. 1 gezeigt ist, und daher wird die zugehörige weitere Beschreibung unter­ lassen, um eine Verdoppelung zu vermeiden. Der Effekt der fünf­ ten Ausführungsform ist derselbe wie derjenige der ersten Aus­ führungsform.
Sechste Ausführungsform
Fig. 9 ist eine Schnittansicht einer Halbleitervorrichtung in einer sechsten Ausführungsform.
In der in Fig. 9 gezeigten Halbleitervorrichtung ist der Ver­ drahtungsaufbau (Verbindungsaufbau) einer unteren Schicht L im wesentlichen derselbe wie derjenige der Halbleitervorrichtung in der ersten Ausführungsform.
Der Verdrahtungsaufbau einer mittleren Schicht M ist auf der un­ teren Schicht L gebildet. Der Verdrahtungsaufbau der mittleren Schicht M ist derselbe wie derjenige der Halbleitervorrichtung in der ersten Ausführungsform, mit Ausnahme dessen, daß die er­ stere auf einer dritten Isolierschicht 10 gebildet ist. Die mittlere Schicht M hat dritte Leiter (Leiterbahnen) 4-2, eine dritte Isolierschicht 10-2 und einen Flansch 13-2 eines Kontak­ tes 12.
Ein zweiter Leiter 11 ist auf der dritten Isolierschicht 10-2 der mittleren Schicht M gebildet. Ein Kontakt 12 erstreckt sich von dem zweiten Leiter 11 durch die dritte Isolierschicht 10-2 und die untere dritte Isolierschicht 10 zu einem Halbleiter­ substrat 1. Der Kontakt 12 erstreckt sich durch einen Raum zwi­ schen benachbarten dritten Leitern 4-2 der mittleren Schicht M und einen Raum zwischen benachbarten unteren dritten Leitern 4 der unteren Schicht L zu einem leitenden Bereich 1a, der in der Oberfläche des Halbleitersubstrats 1 gebildet ist.
Es wird angenommen, daß die untere dritte Isolierschicht 10 und die mittlere dritte Isolierschicht 10-2 insgesamt als eine drit­ te Isolierschicht angesehen werden. Dann wird es so betrachtet, daß die Leiter 4-2 der mittleren Schicht M in der dritten Iso­ lierschicht gebildet sind. Obwohl der Verdrahtungsaufbau der mittleren Schicht M derselbe ist wie derjenige der unteren Schicht L in der in Fig. 9 gezeigten Halbleitervorrichtung, muß die erstere nicht notwendigerweise dieselbe sein wie die letzte­ re.
Ein Flansch 13-2, der in einem Abschnitt des Kontaktes 12 in der mittleren Schicht gebildet ist, kann weggelassen werden.
In der Halbleitervorrichtung in der derart konstruierten sech­ sten Ausführungsform besitzt der Kontakt 12 eine Erweiterung mit der Form eines Flansches, wie beispielsweise ein kreisförmiger Flansch, der durch Erweitern eines zugehörigen Abschnittes ent­ sprechend einer zweiten Isolierschicht 9 gebildet ist, und die Unterseite des Kontaktes 12 steht in elektrischen Kontakt zu der Oberfläche des Halbleitersubstrats 1, im wesentlichen ohne eine Vertiefung (Höhlung) in dem Halbleitersubstrat 1 zu bilden. Des­ halb steht der Kontakt 12 in einem stabilen Kontakt zu einem in der Oberfläche des Halbleitersubstrats 1 gebildeten leitenden Bereich 1a, und daher hat die Halbleitervorrichtung stabile Ei­ genschaften.
Da Abschnitte einer ersten Isolierschicht 8 (Oxidschicht) und der zweiten Isolierschicht 9 (SiN-Schicht) entsprechend dem Kon­ takt 12 entfernt sind, ist die Kontaktfläche des Kontaktes 12 groß und der Kontaktwiderstand ist niedrig.
Die in Fig. 9 gezeigte Halbleitervorrichtung kann durch das Halbleitervorrichtungsherstellungsverfahren in der zweiten Aus­ führungsform hergestellt werden, mit Ausnahme dessen, daß die in Fig. 9 gezeigte Halbleitervorrichtung Schritte des Bildens der Verdrahtungsaufbauten in zwei Schichten benötigt. Die zweite Isolierschicht 9 der unteren Schicht L wird durch isotropes Ät­ zen geätzt, und die zweite Isolierschicht 9-2 der mittleren Schicht M kann entweder durch isotropes Ätzen oder durch ani­ sotropes Ätzen geätzt werden. Andere Schritte des Herstellens der Halbleitervorrichtung in der sechsten Ausführungsform können unter Bezugnahme auf die zweite Ausführungsform verstanden wer­ den, und daher wird die zugehörige Beschreibung unterlassen.
Siebte Ausführungsform
Fig. 10 ist eine Schnittansicht einer Halbleitervorrichtung in einer siebten Ausführungsform, die in ihrem Aufbau ähnlich ist zu derjenigen, die in Fig. 9 gezeigt ist.
Die in Fig. 10 gezeigte Halbleitervorrichtung unterscheidet sich von der in Fig. 9 gezeigten darin, daß ein vierter Leiter 11' groß ausgebildet ist, um denselben auch als eine untere Elektro­ de eines Kondensators zu benutzen. Wie in Fig. 10 gezeigt ist, sind eine dielektrische Schicht 15 für den Kondensator und eine obere Elektrode 16 für den Kondensator gebildet. Die in Fig. 10 gezeigte Halbleitervorrichtung ist in anderer Hinsicht ähnlich zu derjenigen, die in Fig. 9 gezeigt ist, und daher wird eine weitere zugehörige Beschreibung unterlassen.
Die Halbleitervorrichtung in der siebten Ausführungsform eignet sich zum Gebrauch als ein Halbleiterspeicher unter Verwenden der unteren Leiter 4 als Wortleitungen, der dritten Leiter 4-2 in der mittleren Schicht M als Bitleitungen, des vierten Leiters 11' als ein Speicherknoten und des Kontaktes 12 als ein Spei­ cherknotenkontakt.
Die siebte Ausführungsform liefert dieselben Effekte wie dieje­ nigen, die durch die siebte Ausführungsform geliefert sind.
Ein Verfahren zur Herstellung der Halbleitervorrichtung der Fig. 10 kann leicht anhand des Verfahrens der Herstellung der Halb­ leitervorrichtung der Fig. 9 verstanden werden, und daher wird die zugehörige Beschreibung unterlassen, um eine Verdoppelung zu vermeiden.
Wie aus der vorangegangenen Beschreibung ersichtlich ist, hat der Kontakt eine flansch-förmige Erweiterung und einen ausrei­ chend großen Durchmesser, und die Unterseite des Kontaktes steht in Kontakt zur Oberfläche des Halbleitersubstrates im wesentli­ chen ohne eine Vertiefung (Höhlung) in dem Halbleitersubstrat zu bilden. Demgemäß schließt der Kontakt die obere Verdrahtungslei­ tung mit der unteren Verdrahtungsleitung nicht kurz, das Bilden einer Vertiefung in der Oberfläche des Halbleitersubstrats beim Bilden des Kontaktloches kann vermieden werden, eine stabile Verbindung des Kontaktes und des leitenden Bereiches des Halb­ leitersubstrates kann erreicht werden, und die Halbleitervor­ richtung hat stabile Eigenschaften.

Claims (9)

1. Halbleitervorrichtung mit
einem Halbleitersubstrat (1),
einer Mehrzahl von ersten Leitern (4), die auf dem Halbleiter­ substrat (1) gebildet sind,
einer ersten Isolierschicht (8), die mindestens oberhalb der Oberflächen der ersten Leiter (4) gebildet ist,
einer zweiten Isolierschicht (9), die oberhalb der gesamten Oberfläche des Halbleitersubstrates (1) einschließlich der Ober­ fläche der ersten Leiter (4) gebildet ist,
einer dritten Isolierschicht (10), die auf der zweiten Isolier­ schicht (9) gebildet ist,
einem zweiten Leiter (11), der auf der dritten Isolierschicht (10) gebildet ist, und
Kontakten (12), die sich von dem zweiten Leiter (11) durch die dritte Isolierschicht (10) und die zweite Isolierschicht (9) und durch Räume zwischen den benachbarten Leitern aus der Mehrzahl der ersten Leiter (4) zu dem Halbleitersubstrat (1) erstrecken, wobei ein Abschnitt jeden Kontaktes (12), der der zweiten Iso­ lierschicht (9) gegenüberliegt, im Durchmesser in der Form eines Flansches erweitert ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der die ersten Leiter (4) Wortleitungen sind, der zweite Leiter (11) eine Bit­ leitung ist und die Kontakte (12) Bitleitungskontakte (12) sind.
3. Halbleitervorrichtung nach Anspruch 1 mit einer Mehrzahl von dritten Leitern (4-2), die in der dritten Isolierschicht (10, 10-2) gebildet sind, wobei die Kontakte (12) sich durch Räume zwischen den benachbarten Leitern unter der Mehrzahl von dritten Leitern (4-2) erstrecken.
4. Halbleitervorrichtung nach Anspruch 3, bei der die ersten Leiter (4) Wortleitungen sind, die dritten Leiter (4-2) Bitlei­ tungen sind, der zweite Leiter (11) ein Speicherknoten ist und die Kontakte (12) Speicherknotenkontakte sind.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der das Halbleitersubstrat (1) ein Siliziumwafer ist, die erste Isolierschicht (8) eine Siliziumdioxidschicht ist und die zweite Isolierschicht (9) eine Siliziumnitridschicht ist.
6. Halbleitervorrichtungsherstellungsverfahren mit
einem ersten Schritt des Bildens einer Mehrzahl von ersten Lei­ tern (4) auf einem Halbleitersubstrat (1),
einem zweiten Schritt des Bildens einer ersten Isolierschicht (8) oberhalb mindestens der Oberflächen der Mehrzahl von ersten Leitern (4),
einem dritten Schritt des Bildens einer zweiten Isolierschicht (9) oberhalb der gesamten Oberfläche des Halbleitersubstrats (1) derart, daß sie die erste Isolierschicht (8) bedeckt,
einem vierten Schritt des Bildens einer dritten Isolierschicht (10) auf der zweiten Isolierschicht (9),
einem fünften Schritt des Bildens von Kontaktlöchern (10a) in Abschnitten der dritten Isolierschicht (10) entsprechend zu Räu­ men zwischen den benachbarten Leitern aus der Mehrzahl der er­ sten Leiter (4) derart, daß sie die zweite Isolierschicht (9) erreichen, und
einem sechsten Schritt des Bildens eines erweiterten Raumes mit einer Form eines Flansches, der der zweiten Isolierschicht (9) gegenüberliegt, durch Entfernen eines Abschnittes der zweiten Isolierschicht (9) um jedes der Kontaktlöcher (10a) herum durch isotropes Ätzen.
7. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 6 mit einem siebten Schritt des Entfernens von Teilen der ersten Isolierschicht (8), die in den Kontaktlöchern (10a) verbleiben, durch anisotropes Ätzen nach der Vervollständigung des sechsten Schrittes.
8. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 6 oder 7 mit einem achten Schritt des Bildens eines zweiten Lei­ ters (11), der die Kontaktlöcher (10a) auf der dritten Isolier­ schicht (10) derart bedeckt, daß er sich in die Kontaktlöcher (10a) nach der Vervollständigung des sechsten oder siebten Schrittes erstreckt.
9. Halbleitervorrichtungsherstellungsverfahren nach einem der Ansprüche 6 bis 8, in dem das Halbleitersubstrat (1) als ein Si­ liziumwafer gebildet wird, die erste Isolierschicht (8) als eine Siliziumdioxidschicht gebildet wird und die zweite Isolier­ schicht (9) als eine Siliziumnitridschicht gebildet wird.
DE19817129A 1997-08-29 1998-04-17 Halbleitervorrichtung und Verfahren zur Herstellung derselben Ceased DE19817129A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233491A JPH1174476A (ja) 1997-08-29 1997-08-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE19817129A1 true DE19817129A1 (de) 1999-03-11

Family

ID=16955854

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19817129A Ceased DE19817129A1 (de) 1997-08-29 1998-04-17 Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (6)

Country Link
US (1) US20010013618A1 (de)
JP (1) JPH1174476A (de)
KR (1) KR100275092B1 (de)
CN (1) CN1210369A (de)
DE (1) DE19817129A1 (de)
TW (1) TW456037B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104867B4 (de) 2012-07-06 2018-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. III-V-Verbindungshalbleiter-Vorrichtung, die Metallkontakte aufweist, und Verfahren zu ihrer Herstellung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019959A (ko) * 1998-09-16 2000-04-15 김영환 반도체 소자의 플러그 형성방법
DE10238590B4 (de) * 2002-08-22 2007-02-15 Infineon Technologies Ag Verfahren zur Erzeugung einer Struktur auf einem Substrat
CN101336465B (zh) * 2005-11-24 2011-07-06 新南创新私人有限公司 小面积丝网印刷金属接点结构及方法
US7824991B2 (en) * 2006-01-18 2010-11-02 Macronix International Co., Ltd. Method for nitridation of the interface between a dielectric and a substrate in a MOS device
CN102157435B (zh) * 2010-02-11 2013-01-30 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN103137687B (zh) * 2011-11-25 2016-04-13 上海华虹宏力半导体制造有限公司 沟槽式功率mos晶体管的结构及其制造方法
US10741495B2 (en) * 2018-01-18 2020-08-11 Globalfoundries Inc. Structure and method to reduce shorts and contact resistance in semiconductor devices
TWI755079B (zh) * 2019-09-30 2022-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104867B4 (de) 2012-07-06 2018-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. III-V-Verbindungshalbleiter-Vorrichtung, die Metallkontakte aufweist, und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
KR19990023112A (ko) 1999-03-25
US20010013618A1 (en) 2001-08-16
CN1210369A (zh) 1999-03-10
TW456037B (en) 2001-09-21
JPH1174476A (ja) 1999-03-16
KR100275092B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE3834241A1 (de) Halbleitereinrichtung
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE4234698A1 (de) Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE4445796A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10128928A1 (de) Halbleiterspeichervorrichtung, die keinen Floating-Body-Effekt aufweist, und dazugehöriges Herstellungsverfahren
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE4330471C1 (de) Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE19817129A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
DE19739755A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection