CN103137687B - 沟槽式功率mos晶体管的结构及其制造方法 - Google Patents
沟槽式功率mos晶体管的结构及其制造方法 Download PDFInfo
- Publication number
- CN103137687B CN103137687B CN201110383146.5A CN201110383146A CN103137687B CN 103137687 B CN103137687 B CN 103137687B CN 201110383146 A CN201110383146 A CN 201110383146A CN 103137687 B CN103137687 B CN 103137687B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- silicon nitride
- medium layer
- pad
- amasss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽式功率MOS晶体管的制造方法，该方法在完成栅极制作后，沉积顶层金属前，进行以下步骤：1)生长二氧化硅介质层；2)在沟槽上方涂布负光阻剂，并利用沟槽的掩膜板曝光；3)干法刻蚀掉沟槽区域以外的二氧化硅；4)生长氮化硅膜；5)刻蚀掉二氧化硅侧壁以外的氮化硅；6)依次进行二氧化硅的垫积、回刻和层间膜垫积，生成接触孔层间介质层；7)用通孔掩膜板干刻和自对准工艺打开接触孔。本发明还公开了用上述方法制备的功率MOS晶体管的结构。本发明通过沉积不同的沉积层，使接触孔可以自对准，解决了传统工艺在线宽缩小过程中遇到的接触孔套准精度问题，使高密度功率MOS器件的制造成为可能。
Description
技术领域
本发明属于半导体集成电路制造领域，特别是涉及一种沟槽式功率MOS晶体管的结构及其制造方法。
背景技术
在半导体集成电路中，典型的功率MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)晶体管的结构如图1所示。功率MOS晶体管一般通过接触孔底部与下面的电路连接，在线宽日益缩小的工艺中，接触孔与栅极沟道间的套准精度逐渐成为影响器件的重要因素，接触孔的偏移不仅会直接影响沟道区的掺杂浓度分布，造成阈值电压的不可控，还会导致源极与栅极短接，造成器件失效。因此，要在现有工艺条件下，进一步缩小沟槽式功率MOS晶体管的线宽，必须首先解决接触孔的套准精度问题。
发明内容
本发明要解决的技术问题是提供一种沟槽式功率MOS晶体管的结构，它的集成密度较高。
为解决上述技术问题，本发明的沟槽式功率MOS晶体管的沟槽上方具有二氧化硅介质层，所述二氧化硅介质层的侧壁具有氮化硅膜。
本发明要解决的另一技术问题是提供上述功率MOS晶体管的制造方法。
为解决上述技术问题，本发明的沟槽式功率MOS晶体管的制造方法，该方法在完成栅极制作后，沉积顶层金属前，包括有以下工艺步骤：
1)在硅基片上生长二氧化硅介质层；
2)在沟槽上方涂布负光阻剂，并利用沟槽的掩膜板曝光；
3)干法刻蚀掉沟槽区域以外的二氧化硅；
4)生长一层氮化硅膜；
5)刻蚀掉二氧化硅介质层侧壁以外的氮化硅；
6)依次进行二氧化硅的垫积、回刻和层间膜垫积，生成接触孔层间介质层；
7)利用通孔掩膜板干刻和自对准工艺打开接触孔。
本发明通过在功率MOS晶体管的制备工艺中，沉积不同的沉积层，使接触孔可以自对准，解决了传统工艺在线宽缩小过程中遇到的接触孔套准精度问题，使得沟槽式功率MOS晶体管能够进一步缩小线宽，从而使高密度功率MOS器件的制造成为可能。
附图说明
图1是传统的功率MOS晶体管的结构示意图。
图2是本发明的功率MOS晶体管的结构示意图。
图3是本发明的功率MOS晶体管的制造工艺流程图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本发明的沟槽式功率MOS晶体管的结构请参阅图2所示，该结构的制造工艺流程如下：
步骤1，在已做完栅极刻蚀的硅基片上，利用炉管热氧化生成一层厚度约的二氧化硅，如图3(A)所示。
步骤2，在沟槽上方涂布负光阻剂，如图3(B)所示，利用沟槽的掩膜板曝光。
步骤3，用干法刻蚀方法，刻蚀掉沟槽区域以外的二氧化硅，如图3(C)所示。
步骤4，生长一层厚度为的氮化硅膜，如图3(D)所示。
步骤5，对氮化硅膜进行干法刻蚀，将二氧化硅侧壁以外的氮化硅都去掉，仅保留二氧化硅侧壁的氮化硅，如图3(E)所示。
步骤6，用常压化学气相沉积方法，垫积一层约的含硼和磷的二氧化硅，然后回流，用湿法刻蚀方法回刻掉的二氧化硅，再用常压化学气相沉积方法垫积一层的二氧化硅层间膜，生成接触孔ILD(interlayerdielectric，层间介质)介质层，如图3(F)所示。
步骤7，利用通孔掩膜板干刻的方法打开接触孔，如图3(G)所示。由于氮化硅膜的存在，接触孔在打开时可以自对准，无需考虑套准问题。
步骤8，利用物理气相沉积方法沉积40K的铝金属层，再通过干法刻蚀的方式将需要打开的地方打开，并最终完成工艺，如图3(H)所示。金属沉积刻蚀等及其以后的工艺与传统功率MOS晶体管器件的制程工艺完全一致。
Claims (8)
1.沟槽式功率MOS晶体管的制造方法，其特征在于，在完成栅极制作后，沉积顶层金属前，包括有以下步骤：
1)在硅基片上生长二氧化硅介质层；
2)在沟槽上方涂布负光阻剂，并利用沟槽的掩膜板曝光；
3)干法刻蚀掉沟槽区域以外的二氧化硅介质层；
4)生长一层氮化硅膜；
5)刻蚀掉二氧化硅介质层侧壁以外的氮化硅膜；
6)依次进行二氧化硅的垫积、回刻和层间膜垫积，生成接触孔层间介质层；
7)利用通孔掩膜板干刻和自对准工艺打开接触孔。
2.根据权利要求1所述的方法，其特征在于，步骤1)，所述二氧化硅介质层的厚度为
3.根据权利要求1所述的方法，其特征在于，步骤4)，所述氮化硅膜的厚度为
4.根据权利要求1所述的方法，其特征在于，步骤5)，氮化硅膜的刻蚀采用干法刻蚀方法。
5.根据权利要求1所述的方法，其特征在于，步骤6)，所述二氧化硅掺杂有硼和磷。
6.根据权利要求3所述的方法，其特征在于，步骤6)，垫积采用常压化学气相沉积方法，回刻采用湿法刻蚀方法。
7.根据权利要求4所述的方法，其特征在于，步骤6)，垫积的二氧化硅厚度为回刻掉垫积的二氧化硅层间膜厚度为
8.用权利要求1的方法制备的沟槽式功率MOS晶体管，其特征在于，所述MOS晶体管的沟槽上方具有二氧化硅介质层，所述二氧化硅介质层的侧壁具有氮化硅膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110383146.5A CN103137687B (zh) | 2011-11-25 | 2011-11-25 | 沟槽式功率mos晶体管的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110383146.5A CN103137687B (zh) | 2011-11-25 | 2011-11-25 | 沟槽式功率mos晶体管的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137687A CN103137687A (zh) | 2013-06-05 |
| CN103137687B true CN103137687B (zh) | 2016-04-13 |
Family
ID=48497271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110383146.5A Active CN103137687B (zh) | 2011-11-25 | 2011-11-25 | 沟槽式功率mos晶体管的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137687B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733377B (zh) * | 2013-12-24 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 |
| CN105826205B (zh) * | 2016-05-31 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件的制造方法及结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1210369A (zh) * | 1997-08-29 | 1999-03-10 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| US6262467B1 (en) * | 1996-12-31 | 2001-07-17 | Hyundai Electronics Industries Co., Ltd. | Etch barrier structure of a semiconductor device and method for fabricating the same |
| US6339027B1 (en) * | 1999-11-22 | 2002-01-15 | Chartered Semiconductor Manufacturing Ltd. | Process for borderless stop in tin via formation |
| CN1518112A (zh) * | 2003-01-17 | 2004-08-04 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| CN101465314A (zh) * | 2007-12-17 | 2009-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高偏移裕度的第一层接触孔制作方法 |
| CN101604670A (zh) * | 2008-06-13 | 2009-12-16 | 北大方正集团有限公司 | 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 |
-
2011
- 2011-11-25 CN CN201110383146.5A patent/CN103137687B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262467B1 (en) * | 1996-12-31 | 2001-07-17 | Hyundai Electronics Industries Co., Ltd. | Etch barrier structure of a semiconductor device and method for fabricating the same |
| CN1210369A (zh) * | 1997-08-29 | 1999-03-10 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| US6339027B1 (en) * | 1999-11-22 | 2002-01-15 | Chartered Semiconductor Manufacturing Ltd. | Process for borderless stop in tin via formation |
| CN1518112A (zh) * | 2003-01-17 | 2004-08-04 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| CN101465314A (zh) * | 2007-12-17 | 2009-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高偏移裕度的第一层接触孔制作方法 |
| CN101604670A (zh) * | 2008-06-13 | 2009-12-16 | 北大方正集团有限公司 | 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137687A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140084472A1 (en) | Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof | |
| CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
| TW202114117A (zh) | 半導體結構 | |
| CN104409444A (zh) | 鳍层光刻对准标记的制备方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN104681448A (zh) | 肖特基晶体管的结构及制造方法 | |
| TW201543564A (zh) | 半導體製程 | |
| CN102478763A (zh) | 光刻方法 | |
| CN103137687B (zh) | 沟槽式功率mos晶体管的结构及其制造方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN100407419C (zh) | 高深宽比开口及其制作方法 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN104037082A (zh) | 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法 | |
| CN108417487A (zh) | 沟槽型屏蔽栅功率器件的工艺方法 | |
| CN106856189A (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN113113303B (zh) | 半导体结构的制造方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN102376627B (zh) | 接触孔的形成方法 | |
| CN104299899A (zh) | 间隔层双曝光刻蚀方法 | |
| CN104637799A (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| CN102867743B (zh) | 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法 | |
| CN103545245B (zh) | 半导体结构的形成方法及处理方法 | |
| CN104733377B (zh) | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140115 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |