CN102157435B - 接触孔形成方法 - Google Patents
接触孔形成方法 Download PDFInfo
- Publication number
- CN102157435B CN102157435B CN201010110197.6A CN201010110197A CN102157435B CN 102157435 B CN102157435 B CN 102157435B CN 201010110197 A CN201010110197 A CN 201010110197A CN 102157435 B CN102157435 B CN 102157435B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- polysilicon layer
- contact hole
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 90
- 229920005591 polysilicon Polymers 0.000 claims abstract description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- 239000002131 composite material Substances 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 238000007493 shaping process Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000008367 deionised water Substances 0.000 claims description 2
- 229910021641 deionized water Inorganic materials 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触孔形成方法，包括：提供形成了一个以上栅极结构的半导体衬底；在所述半导体衬底以及栅极结构上沉积第一氧化硅-氮化硅-第二氧化硅的复合结构；在第一氧化硅-氮化硅-第二氧化硅的复合结构上沉积多晶硅层，所述多晶硅层填充栅极结构之间的空隙并且厚度大于栅极结构的厚度；采用干法刻蚀工艺去除与栅极位置对应的多晶硅，只保留位于栅极结构之间的多晶硅；采用湿法刻蚀工艺去除暴露出的第二氧化硅；在暴露出的氮化硅层上以及多晶硅层上沉积介质层；平坦化所述介质层至暴露出多晶硅层；去除所述多晶硅层，形成接触孔。所述方法去除了干法刻蚀之后第二氧化硅层侧壁的多晶硅的残留。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种接触孔形成方法。
背景技术
由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，单个半导体器件的尺寸越来越小，致使接触孔的制作方法面对越来越大的挑战性。
图1至5为现有的接触孔形成方法的示意图，与常规方法不同的是，其采用多晶硅作为牺牲层制作接触孔。如图1所示，提供半导体衬底101，所述的半导体衬底内还形成有用于隔离有源区的浅沟槽隔离结构103(STI)，所述的半导体衬底上形成有栅极结构102，所述的栅极结构包括位于半导体衬底上的栅氧化硅层(Gate Oxide)、位于栅氧化层上的多晶硅栅极以及栅氧化层和多晶硅栅极侧壁的侧壁层。需要说明的是，栅极结构两侧的半导体衬底内还形成有源极以及漏极结构，为了附图简洁，图中未示出。
在采用多晶硅作为牺牲层制作接触孔的工艺中，为了保护栅极结构并作为刻蚀多晶硅的停止层，所述的栅极结构上还形成有缓冲氧化层104，如附图1中所示，在半导体衬底以及栅极结构上沉积一层缓冲氧化层104，所述的缓冲氧化层104的材料一般为氧化硅。
参考附图2所示，在所述的缓冲氧化层104上沉积多晶硅层105，所述多晶硅层填充相邻的栅极结构之间的空隙，并且厚度大于栅极结构的厚度，一般来说，所述的多晶硅层105的厚度应大于设计的接触孔的深度。
之后，在所述的多晶硅层105上形成掩膜层106，所述掩膜层的位置与欲制作的接触孔的位置对应。所述的掩膜层106例如为形成有图案的光刻胶层，具体工艺例如为：采用旋涂的工艺形成光刻胶，然后采用曝光，显影的工艺去除部分光刻胶，只保留与欲制作的接触孔位置对应部分光刻胶。
参考附图3所示，以所述的掩膜层106为掩膜，采用各项异性的干法刻蚀工艺刻蚀多晶硅层105至暴露出缓冲氧化层104，形成多晶硅层105a。从附图3中可以看出，刻蚀所述多晶硅层105之后，多晶硅层105a由位于栅极结构之间的呈柱状的多晶硅阵列组成，与栅极结构对应的位置上的多晶硅被去除，形成多晶硅开口。
参考附图4所示，去除掩膜层106，然后采用化学气相沉积工艺沉积介质层107，所述的介质层填满所述的多晶硅开口并且覆盖多晶硅层105a，之后，采用化学机械抛光工艺抛光所述介质层107至暴露出多晶硅层105a。
参考附图5所示，采用干法刻蚀工艺去除所述的多晶硅层105a，形成接触孔。所述的接触孔位于栅极结构之间，与多晶硅层105a的位置对应。
参考附图6A所示，为刻蚀多晶硅层105至暴露出缓冲氧化层104，形成多晶硅层105a之后半导体器件(DRAM产品)的俯视图，附图3为附图6A中沿AA’方向的截面结构示意图。从图6A中可以看出，沿BB’方向，缓冲氧化层104的侧壁还有多晶硅的残留，这是因为在形成栅极结构的过程中，由于刻蚀工艺的限制，只能得到一个基本垂直的轮廓，不可能完全做到90度的垂直。同样，侧面也不可能百分之百的光滑而没有任何凹凸的缺陷。比如侧墙上一些凹陷进去的地方，里面的多晶硅在各向异性的等离子体蚀刻中就不能被完全去除，从而产生多晶硅的残留。参考附图6B所示，为沿BB’方向的三维结构示意图，从图中可以清楚的看到多晶硅层105a之间，缓冲氧化层104的侧壁的多晶硅的残留。所述的多晶硅残留尺寸过大的情况下，在形成接触孔并在接触孔内填充导电材料之后，会造成接触孔内导电材料之间发生短路的现象，导致半导体器件失效。
发明内容
本发明提供了一种接触孔形成方法，该方法旨在消除采用干法刻蚀工艺去除与栅极位置对应的多晶硅层之后，沿栅极方向的缓冲氧化层侧壁依然存在多晶硅残留的缺陷。
本发明提供了一种接触孔形成方法，包括步骤：
提供形成了一个以上栅极结构的半导体衬底；
在所述半导体衬底以及栅极结构上沉积第一氧化硅-氮化硅-第二氧化硅的复合结构；
在第一氧化硅-氮化硅-第二氧化硅的复合结构上沉积多晶硅层，所述多晶硅层填充栅极结构之间的空隙并且厚度大于栅极结构的厚度；
采用干法刻蚀工艺去除与栅极位置对应的多晶硅，只保留位于栅极结构之间的多晶硅；
采用湿法刻蚀工艺去除暴露出的第二氧化硅；
在暴露出的氮化硅层上以及多晶硅层上沉积介质层；
平坦化所述介质层至暴露出多晶硅层；
去除所述多晶硅层，形成接触孔。
与现有技术相比，本发明具有以下优点：
本发明的接触孔形成方法，将半导体衬底以及栅极结构上形成包含第一氧化硅-氮化硅-第二氧化硅的复合结构，在采用干法刻蚀工艺去除位于栅极结构上的多晶硅层之后，采用湿法刻蚀工艺去除暴露出的第二氧化硅层，去除了干法刻蚀之后第二氧化硅层侧壁的多晶硅的残留。
附图说明
图1至5为现有的接触孔形成方法的示意图；
图6A为现有的接触孔形成方法中去除栅极结构对应位置的多晶硅层之后的俯视图；
图6B为附图6A中沿BB’方向的立体结构示意图；
图7为本发明接触孔形成方法的工艺流程图；
图8至13以及图10A，10B，11B为本发明具体实施方式接触孔形成方法的结构示意图。
具体实施方式
本发明的接触孔形成方法，将半导体衬底以及栅极结构上形成包含第一氧化硅-氮化硅-第二氧化硅的复合结构，在采用干法刻蚀工艺去除位于栅极结构上的多晶硅层之后，采用湿法刻蚀工艺去除所述的第二氧化硅层，即使在干法刻蚀工艺之后所述的第二氧化硅层的侧壁仍然有多晶硅的残留，在湿法刻蚀去除暴露出的第二氧化硅层之后，所述的多晶硅层也会被完全去除，而栅极结构上未被湿法去除的氮化硅层和第一氧化硅层仍然起到保护所述栅极结构的作用。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本实施例所述的接触孔形成方法，包括：
步骤S100，提供形成了一个以上栅极结构的半导体衬底；
如图8所示，提供半导体衬底201，所述的半导体衬底201内还形成有用于隔离有源区的浅沟槽隔离结构203(STI)，以及一个以上的栅极结构202，所述的栅极结构包括位于半导体衬底上的栅氧化硅层(Gate Oxide)、位于栅氧化层上的多晶硅栅极以及栅氧化层和多晶硅栅极侧壁的侧壁层。所述栅氧化层的的材料例如为氧化硅，侧壁层材料例如为氧化硅或者氮氧化硅或者氮化硅-氧化硅的复合结构。需要说明的是，栅极结构两侧的半导体衬底内还形成有源极以及漏极结构，为了附图简洁，图中未示出。
根据不同工艺设计的需要，所述的栅极结构数量不同，本实施例所举实施例为DRAM产品中的一个栅极结构的阵列单元。
步骤S101，继续参考附图8所示，在所述半导体衬底201以及栅极结构202上沉积第一氧化硅204a-氮化硅204b-第二氧化硅204c的复合结构；
所述第一氧化硅204a-氮化硅204b-第二氧化硅204c的复合结构的复合结构用于在随后制作接触孔的工艺中保护栅极结构，在采用干法刻蚀工艺去除与栅极结构位置对应的多晶硅层的工艺中，第二氧化硅层204c可作为刻蚀停止层，在随后采用湿法刻蚀工艺去除与栅极结构位置对应的所述第二氧化硅层204c的工艺中，氮化硅204b又作为湿法刻蚀工艺的停止层。可选的，所述的第一氧化硅204a的厚度30～150埃，氮化硅204b的厚度30～100埃，第二氧化硅204c的厚度20～100埃。
步骤S102，参考附图9所示，在第一氧化硅204a-氮化硅204b-第二氧化硅204c的复合结构上沉积多晶硅层205，所述多晶硅层205填充栅极结构202之间的空隙并且厚度大于栅极结构202的厚度；
形成所述多晶硅层205的工艺例如为化学气相沉积工艺，形成所述多晶硅层205之后，通常还包含平坦化所述多晶硅层205步骤。所述多晶硅层的作用在于：作为制作接触孔的牺牲层，因此，其厚度应该略大于欲制作的接触孔的深度，并且厚度必定大于栅极结构的厚度。本实施例中，所述的多晶硅层205的厚度范围为2000～8000埃。
步骤S103，采用干法刻蚀工艺去除与栅极位置对应的多晶硅，只保留位于栅极结构之间的多晶硅；
参考附图9所示，执行步骤S103前必须在多晶硅层205上形成掩膜层206，所述掩膜层206位置与欲制作的接触孔的位置对应，也就是说，掩膜层206仅仅覆盖与栅极结构之间位置对应的多晶硅，而暴露出与栅极结构位置对应的多晶硅。所述的掩膜层206例如为形成有图案的光刻胶层，具体工艺例如为：采用旋涂的工艺形成光刻胶，然后采用曝光，显影的工艺去除部分光刻胶，只保留与欲制作的接触孔位置对应部分光刻胶。
参考附图10所示，执行步骤S103，以所述的掩膜层206为掩膜，采用各项异性的干法刻蚀工艺刻蚀多晶硅层205至暴露出第二氧化硅层204b，形成多晶硅层205a。从附图10中可以看出，刻蚀所述多晶硅层205之后，多晶硅层205a由位于栅极结构之间的呈柱状的多晶硅阵列组成，与栅极结构对应的位置上的多晶硅被去除，形成多晶硅开口。
所述的干法刻蚀工艺例如为等离子体蚀刻。
与现有技术所述相同，采用干法刻蚀工艺去除与栅极位置对应的多晶硅至暴露出第二氧化硅层204c之后，第二氧化硅层204c的侧壁同样会存在多晶硅的残留，参考附图10A所示，为形成205a之后半导体器件(DRAM产品)的俯视图，沿BB’方向，第二氧化硅层204c的侧壁还有多晶硅的残留，参考附图10B所示，为沿BB’方向的三维结构示意图，从图中可以清楚的看到多晶硅层205a之间，第二氧化硅层204c侧壁的多晶硅的残留。而附图10为附图10A沿AA’方向的截面结构示意图。
步骤S104，参考附图11所示，为附图10采用湿法刻蚀工艺去除暴露出的第二氧化硅204c，至氮化硅层停止后的结构示意图，所述的湿法刻蚀工艺刻蚀剂的主要成分例如为氢氟酸，双氧水和去离子水。
参考附图11B，为附图10B去除暴露出的第二氧化硅204c之后的三维结构示意图，从附图中可以看出，由于第二氧化硅204c被去除，因此，残留的多晶硅也被完全去除。
之后，去除掩膜层206。
步骤S105，参考附图12，在暴露出的氮化硅层204b上以及多晶硅层上沉积介质层207，所述介质层例如为氧化硅，所述介质层用于金属连线间的绝缘，因此，介质层207厚度与欲形成的接触孔的厚度相同，在采用化学气相沉积工艺沉积介质层201的工艺中，至所述的介质层207填满多晶硅层205a之间的开口并且完全覆盖多晶硅层205a停止，之后，执行步骤S106，平坦化所述介质层207至暴露出多晶硅层205a，使介质层207的表面与多晶硅层205a的表面水平。
步骤S107，参考附图13，去除所述多晶硅层205a，形成接触孔208。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (5)
1.一种接触孔形成方法，其特征在于，包括步骤：
提供形成了一个以上栅极结构的半导体衬底；
在所述半导体衬底以及栅极结构上沉积第一氧化硅-氮化硅-第二氧化硅的复合结构；
在第一氧化硅-氮化硅-第二氧化硅的复合结构上沉积多晶硅层，所述多晶硅层填充栅极结构之间的空隙并且厚度大于栅极结构的厚度；
采用干法刻蚀工艺去除与栅极位置对应的多晶硅层至暴露出第二氧化硅层；
采用湿法刻蚀工艺去除暴露出的第二氧化硅；
在暴露出的氮化硅层上以及多晶硅层上沉积介质层；
平坦化所述介质层至暴露出多晶硅层；
去除所述多晶硅层，形成接触孔。
2.如权利要求1所述的形成方法，其特征在于：所述第一氧化硅厚度30～150埃，氮化硅厚度30～100埃，第二氧化硅厚度20～100埃。
3.如权利要求1所述的形成方法，其特征在于：所述湿法刻蚀工艺为刻蚀剂的主要成分为氢氟酸，双氧水和去离子水。
4.如权利要求1所述的形成方法，其特征在于：所述干法刻蚀工艺为等离子体蚀刻。
5.如权利要求1所述的形成方法，其特征在于：所述多晶硅层的厚度范围为2000～8000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010110197.6A CN102157435B (zh) | 2010-02-11 | 2010-02-11 | 接触孔形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010110197.6A CN102157435B (zh) | 2010-02-11 | 2010-02-11 | 接触孔形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102157435A CN102157435A (zh) | 2011-08-17 |
| CN102157435B true CN102157435B (zh) | 2013-01-30 |
Family
ID=44438827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010110197.6A Active CN102157435B (zh) | 2010-02-11 | 2010-02-11 | 接触孔形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102157435B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716084B (zh) * | 2013-12-12 | 2017-10-27 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
| CN105826178B (zh) * | 2015-01-07 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN106952867A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 提高多晶硅平坦化均匀性的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127299A (zh) * | 2006-08-18 | 2008-02-20 | 海力士半导体有限公司 | 包含表面清洁步骤的制造半导体装置的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174476A (ja) * | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| TW200425298A (en) * | 2003-05-01 | 2004-11-16 | Nanya Technology Corp | Fabrication method for a damascene bitline contact |
-
2010
- 2010-02-11 CN CN201010110197.6A patent/CN102157435B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127299A (zh) * | 2006-08-18 | 2008-02-20 | 海力士半导体有限公司 | 包含表面清洁步骤的制造半导体装置的方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11-74476A 1999.03.16 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102157435A (zh) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102482369B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7332392B2 (en) | Trench-capacitor DRAM device and manufacture method thereof | |
| TWI459475B (zh) | 製造半導體裝置之方法 | |
| US20080003773A1 (en) | Method for forming isolation structure of semiconductor device | |
| US8629035B2 (en) | Method of manufacturing semiconductor device | |
| KR20120057794A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| CN100521157C (zh) | 闪存装置制造方法 | |
| US20140159131A1 (en) | Reservoir capacitor of semiconductor device and method for fabricating the same | |
| TWI708321B (zh) | 半導體結構及其製造方法 | |
| KR20110121360A (ko) | 패턴의 무너짐을 방지하는 반도체장치 제조 방법 | |
| JP2010027904A (ja) | 半導体装置の製造方法 | |
| CN102157435B (zh) | 接触孔形成方法 | |
| KR101205067B1 (ko) | 반도체 소자의 형성방법 | |
| KR20120098452A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| CN101312148A (zh) | 浅沟渠隔离结构及浮置栅极的制作方法 | |
| TWI435416B (zh) | 記憶體的製造方法 | |
| CN112786524B (zh) | 半导体器件的形成方法 | |
| CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN101393896A (zh) | 快闪存储器的制造方法 | |
| US8129816B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100885787B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20140137222A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9123579B2 (en) | 3D memory process and structures | |
| CN110246841B (zh) | 半导体元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |