CN101312148A - 浅沟渠隔离结构及浮置栅极的制作方法 - Google Patents
浅沟渠隔离结构及浮置栅极的制作方法 Download PDFInfo
- Publication number
- CN101312148A CN101312148A CNA200710105053XA CN200710105053A CN101312148A CN 101312148 A CN101312148 A CN 101312148A CN A200710105053X A CNA200710105053X A CN A200710105053XA CN 200710105053 A CN200710105053 A CN 200710105053A CN 101312148 A CN101312148 A CN 101312148A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned mask
- manufacture method
- isolation structure
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 103
- 238000002955 isolation Methods 0.000 title claims description 56
- 238000007667 floating Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 53
- 239000004020 conductor Substances 0.000 claims description 37
- 230000002262 irrigation Effects 0.000 claims description 36
- 238000003973 irrigation Methods 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 239000003989 dielectric material Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000003701 mechanical milling Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000011049 filling Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟渠隔离结构的制作方法。首先，提供其上已形成有图案化掩模层的基底，其中图案化掩模层中具有开口。然后，于图案化掩模层的侧壁形成间隙壁。间隙壁在开口侧的侧壁与图案化掩模层的上表面之间具有钝角。接着，以图案化掩模层以及间隙壁为掩模，在基底中形成沟渠。之后，在沟渠中填入介电层。随之，移除图案化掩模层与间隙壁。
Description
技术领域
本发明涉及一种半导体工艺，且特别是涉及一种浅沟渠隔离结构及浮置栅极的制作方法。
背景技术
随着半导体技术的进步，元件的尺寸也不断地缩小。当元件的尺寸进入到深次微米的范围中，甚至是更细微的尺寸时，相邻的元件之间发生短路的机率会升高，因此如何有效地隔离元件与元件之间就变得相当重要。一般来说，工艺中通常会在元件与元件之间加入一层隔离结构来避免短路的发生，而现今较常使用的方法为浅沟渠隔离结构(shallow trench isolation，STI)工艺。由于浅沟渠隔离结构往往是影响可靠度的重要关键，如漏电流的发生机率，因此浅沟渠隔离结构工艺在先进集成电路工艺技术中具有重要的地位。
图1为已知方法所形成的浅沟渠隔离结构的剖面示意图。请参照图1，已知浅沟渠隔离结构的制作方法是先以形成在基底100上的图案化垫层102以及图案化掩模层110作为掩模，在暴露出的基底100中形成沟渠120。然后，在沟渠120中的基底100表面上形成衬层122。接着，利用高密度等离子体(high density plasma，HDP)化学气相沉积法，在基底100上形成氧化硅层130。氧化硅层130填入沟渠120中，并覆盖图案化掩模层110。
然而，在工艺不断微缩的情况下，浅沟渠隔离结构之间的距离也必须缩小，使得沟渠120的高宽比(aspect ratio)越来越大，也就是沟渠120的深度很深，但是其宽度很小。在已知利用高密度等离子体化学气相沉积法形成氧化硅层130时，由于其沟填能力较差，因此氧化硅层130会无法完全填入沟渠120中，而形成孔洞140。而孔洞140会包覆工艺气体，这些气体在晶片内部扩散，而使得半导体元件的效能降低，甚至是导致短路的情况发生，影响后续工艺。
发明内容
有鉴于此，本发明提供一种浅沟渠隔离结构的制作方法，能够具有较好的沟填能力，避免在浅沟渠隔离结构中产生孔洞。
本发明还提供一种浮置栅极的制作方法，可以在元件与元件之间有效地进行隔离，防止短路的情况发生，进而提高工艺的可靠度。
本发明提出一种浅沟渠隔离结构的制作方法。首先，提供其上已形成有图案化掩模层的基底，其中图案化掩模层中具有开口。然后，于图案化掩模层的侧壁形成间隙壁。间隙壁在开口侧的侧壁与图案化掩模层的上表面之间具有钝角。接着，以图案化掩模层以及间隙壁为掩模，在基底中形成沟渠。之后，在沟渠中填入介电层。随之，移除图案化掩模层与间隙壁。
在本发明的实施例中，上述在沟渠中填入介电层的方法例如是先在图案化掩模层上形成介电材料层。介电材料层例如是填入沟渠中。之后，进行化学机械研磨工艺，以移除位于沟渠之外的介电材料层。
在本发明的实施例中，上述的介电材料层的形成方法例如是化学气相沉积法。
在本发明的实施例中，上述的介电材料层的材料例如是以臭氧/四乙基硅酸盐(O3/TEOS)为气体源所形成的氧化硅。
在本发明的实施例中，上述的钝角例如是大于93°。
在本发明的实施例中，上述的间隙壁的形成方法例如是先在图案化掩模层上形成间隙壁材料层。接着，进行各向异性蚀刻工艺，以移除部分间隙壁材料层。
在本发明的实施例中，上述的间隙壁材料层的形成方法例如是原位蒸汽生成法或热氧化法。
在本发明的实施例中，上述的间隙壁的材料例如是氧化硅。
在本发明的实施例中，上述的图案化掩模层的材料例如是氮化硅。
本发明还提出一种浮置栅极的制作方法。首先，提供基底，基底上已依次形成有栅极介电层、第一导体层以及图案化掩模层，其中图案化掩模层中具有开口。接着，在图案化掩模层的侧壁形成间隙壁。间隙壁在开口侧的侧壁与图案化掩模层的上表面之间具有钝角。然后，移除未被图案化掩模层与间隙壁覆盖的第一导体层、栅极介电层与部分基底，以在基底中形成沟渠。之后，在沟渠中形成隔离结构。接着，移除图案化掩模层与间隙壁。然后，在隔离结构两侧的基底上形成第二导体层。
在本发明的实施例中，上述的隔离结构的形成方法例如是先在图案化掩模层上形成介电材料层。介电材料层例如是填入沟渠中。之后，进行化学机械研磨工艺，以移除位于沟渠之外的介电材料层。
在本发明的实施例中，上述的介电材料层的形成方法例如是化学气相沉积法。
在本发明的实施例中，上述的介电材料层的材料例如是以臭氧/四乙基硅酸盐为气体源所形成的氧化硅。
在本发明的实施例中，上述的钝角例如是大于93°。
在本发明的实施例中，上述的第二导体层的形成方法例如是先在基底上形成导体材料层。导体材料层例如顺应性地覆盖隔离结构与第一导体层。接着，进行化学机械研磨工艺，移除导体材料层至暴露出隔离结构的上表面。
在本发明的实施例中，上述的间隙壁的形成方法，例如是在图案化掩模层上先形成间隙壁材料层。之后，进行各向异性蚀刻工艺，以移除部分间隙壁材料层。
在本发明的实施例中，上述的间隙壁材料层的形成方法例如是原位蒸汽生成法或热氧化法。
在本发明的实施例中，上述的第一导体层的材料例如是非晶硅。
在本发明的实施例中，上述的第二导体层的材料例如是非晶硅。
在本发明的实施例中，上述的间隙壁的材料例如是氧化硅。
在本发明的实施例中，上述的图案化掩模层的材料例如是氮化硅。
基于上述，在本发明的浅沟渠隔离结构的制作方法中，会先在图案化掩模层的侧壁上形成间隙壁，再在沟渠中形成介电层。由于间隙壁的侧壁与图案化掩模层上表面之间的夹角为钝角，因此在形成介电层时，可以有效地填入沟渠中。而所制作出的浅沟渠隔离结构能够避免孔洞的产生，显著地改善隔离能力，进而防止短路的情况出现。
另一方面，本发明的浮置栅极的制作方法先让间隙壁的侧壁与图案化掩模层之间具有钝角的夹角，再在沟渠中形成隔离结构，使得隔离结构具有较好的填沟能力。因此，能够有效地改善孔洞的问题，提高工艺的可靠度。
此外，本发明利用简单的步骤，即可达到有效地进行隔离的目的，因此可节省工艺所需的成本。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下。
附图说明
图1为已知方法所形成的浅沟渠隔离结构的剖面示意图。
图2A至图2F所绘示为本发明实施例的浮置栅极的制作流程剖面图。
简单符号说明
100、200：基底
102：图案化垫层
110、206：图案化掩模层
120、210：沟渠
122：衬层
130：氧化硅层
140：孔洞
202：介电层
204、216：导体层
206a：开口
208：间隙壁
212：介电层
214：隔离结构
218：凹陷
220：浮置栅极
θ：夹角
具体实施方式
图2A至图2F所绘示为本发明实施例的浮置栅极的制作流程剖面图。
首先，请参照图2A，提供基底200，基底200例如是硅基底。基底200中例如已形成有导电区(未绘示)或一般熟知的半导体元件(未绘示)，然而本发明于此不作任何限定。之后，在基底200上依次形成介电层202、导体层204与图案化掩模层206。介电层202的材料例如是氧化硅，其形成方法例如是化学气相沉积法或热氧化法。导体层204的材料例如是掺杂或未掺杂的单晶硅，其形成方法例如是化学气相沉积法。图案化掩模层206中具有开口206a，暴露出图案化掩模层206下方的导体层204。图案化掩模层206的材料例如是氮化硅，其形成方法例如是先利用化学气相沉积法在导体层204上形成掩模层(未绘示)。接着，再进行光刻工艺与蚀刻工艺，移除部分掩模层。
然后，请参照图2B，在基底200上方形成间隙壁材料层(未绘示)，且间隙壁材料层覆盖住图案化掩模层206与导体层204。此间隙壁材料层与图案化掩模层206、导体层204例如是具有不同的蚀刻选择性。间隙壁材料层的材料例如是氧化硅，其形成方法例如是原位蒸汽生成法(in-situ steamgeneration，ISSG)或是热氧化法。接着，进行各向异性蚀刻工艺，移除部分间隙壁材料层。而残留于图案化掩模层206侧壁的剩余间隙壁材料层即形成间隙壁208。由于进行各向异性蚀刻工艺时，会对垂直方向的间隙壁材料层造成些许损耗，使得间隙壁208的上部会有圆化现象(rounding)的产生。此外，各向异性蚀刻工艺也会造成间隙壁208在开口206a那侧的侧壁具有斜面，且此斜面与图案化掩模层206上表面之间的夹角θ为钝角。在本实施例中，夹角θ例如是大于93°。
请参照图2C，以图案化掩模层206与间隙壁208为掩模，进行蚀刻工艺，移除暴露出的导体层204、介电层202与部分基底200，以在基底200中形成沟渠210。而所形成的沟渠210的上部的宽度例如大于沟渠210的底部的宽度。接着，在基底200上形成介电层212。介电层212覆盖住图案化掩模层206、间隙壁208，且填入沟渠210中。介电层212的材料例如是氧化硅。介电层212的形成方法例如是化学气相沉积法，其所使用的气体源例如是臭氧/四乙基硅酸盐。
值得注意的是，间隙壁208的上部具有圆化现象，且间隙壁208位于开口206a的侧壁与图案化掩模层206之间的夹角θ为钝角。因此，介电层212具有较好的阶梯覆盖能力，能够有效地填入沟渠210中，避免沟渠210中形成孔洞，进而防止元件之间发生短路的情形。
之后，请参照图2D，移除部分介电层212，以在沟渠210中形成隔离结构214。移除部分介电层212的方法例如是进行化学机械研磨工艺。在移除部分介电层212的步骤中，例如是以图案化掩模层206作为研磨终止层。
接下来，请参照图2E，移除掩模层206。移除掩模层206的方法例如是进行湿式蚀刻工艺或干式蚀刻工艺。之后，再进行湿式蚀刻工艺，以将间隙壁208移除。湿式蚀刻工艺例如是使用由氢氟酸(HF)与氟化氨(NH4F)组成的混合液来进行的缓冲氧化物蚀刻(buffer oxide etch，BOE)工艺。由于间隙壁208与隔离结构214的材料都是氧化硅，因此，在移除间隙壁208时，部分未被间隙壁208覆盖的隔离结构208同时也会被侵蚀。
在本实施例中，完全移除间隙壁208之后，还可以更进一步继续移除部分隔离结构214，以于隔离结构214的侧壁形成凹陷218。在后续预形成的浮置栅极的步骤中，位于隔离结构214侧壁的凹陷218，可以加大浮置栅极的横向尺寸，有助于增加栅极耦合率(gate-coupling ratio，GCR)，进而提高元件效能。
然后，请参照图2F，在基底200上形成导体材料层(未绘示)。导体材料层覆盖住导体层204与隔离结构214，且填入隔离结构214侧壁的凹陷218。导体材料层的材料例如是掺杂或未掺杂的单晶硅，其形成方法例如是化学气相沉积法。接着，移除部分导体材料层至暴露出隔离结构214的上表面，以形成导体层216。移除部分导体材料层的方法例如是进行化学机械研磨工艺，而隔离结构214则例如是作为研磨终止层。完成上述步骤后，导体层204与导体层216即为本发明的浮置栅极220，且相邻两浮置栅极220之间具有一个隔离结构214。
在实施例中，之后还可以继续在浮置栅极220上方形成栅间介电层(未绘示)以及控制栅极(未绘示)。然而，后续工艺为此领域中普通技术人员所熟知，故在此不再赘述。
上述实施例中，采用先在图案化掩模层206的侧壁上形成间隙壁208，之后再以臭氧/四乙基硅酸盐为气体源在基底200上形成介电层212。由于间隙壁208位于开口206a的侧壁与图案化掩模层206的上表面之间的夹角θ为钝角，因此，在形成介电层2 12时能够具有较好的填沟能力，可以有效地填入沟渠210中，而不会在介电层212中形成已知的孔洞。
而且，移除部分隔离结构214，使隔离结构214的侧壁形成凹陷218，可以加大浮置栅极220的横向尺寸。由于浮置栅极220与控制栅极(未绘示)之间的电容接触面积增加，因此也可提高栅极耦合率，使得元件的操作电压降低，进而提高元件效能。
综上所述，本发明的浅沟渠隔离结构的制作方法通过形成在图案化掩模层侧壁上的间隙壁与图案化掩模层上表面之间的夹角为钝角，有利于提高介电层的填沟能力，改善发生孔洞的情况。
再者，利用本发明所制作出的浮置栅极由于隔离结构中不会有孔洞的产生，而具有较好的隔离能力，能够防止元件与元件之间发生短路的情况，进而提高加工的成品率及可靠度。
此外，在进行移除间隙壁的同时，也会移除部分隔离结构，从而在隔离结构的侧壁形成凹陷，因此，可以让之后形成的浮置栅极具有较大的横向尺寸。通过增加浮置栅极与控制栅极之间的电容接触面积，将有助于增加栅极耦合率，进而使得元件的操作电压降低，而达到提高元件效能的功效。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与修改，因此本发明的保护范围以所附权利要求所界定者为准。
Claims (21)
1.一种浅沟渠隔离结构的制作方法，包括：
提供基底，该基底上已形成有图案化掩模层，该图案化掩模层中具有开口；
在该图案化掩模层的侧壁形成间隙壁，其中该间隙壁在该开口侧的侧壁与该图案化掩模层的上表面之间具有钝角；
以该图案化掩模层以及该间隙壁为掩模，在该基底中形成沟渠；
在该沟渠中填入介电层；以及
移除该图案化掩模层与该间隙壁。
2.如权利要求1所述的浅沟渠隔离结构的制作方法，其中在该沟渠中填入该介电层的方法包括：
在该图案化掩模层上形成介电材料层，该介电材料层填入该沟渠中；以及
进行化学机械研磨工艺，以移除位于该沟渠之外的该介电材料层。
3.如权利要求2所述的浅沟渠隔离结构的制作方法，其中该介电材料层的形成方法包括化学气相沉积法。
4.如权利要求2所述的浅沟渠隔离结构的制作方法，其中该介电材料层的材料包括以臭氧/四乙基硅酸盐为气体源所形成的氧化硅。
5.如权利要求1所述的浅沟渠隔离结构的制作方法，其中该钝角大于93°。
6.如权利要求1所述的浅沟渠隔离结构的制作方法，其中该间隙壁的形成方法包括：
在该图案化掩模层上形成间隙壁材料层；以及
进行各向异性蚀刻工艺，以移除部分该间隙壁材料层。
7.如权利要求6所述的浅沟渠隔离结构的制作方法，其中该间隙壁材料层的形成方法包括原位蒸汽生成法或热氧化法。
8.如权利要求1所述的浅沟渠隔离结构的制作方法，其中该间隙壁的材料包括氧化硅。
9.如权利要求1所述的浅沟渠隔离结构的制作方法，其中该图案化掩模层的材料包括氮化硅。
10.一种浮置栅极的制作方法，包括：
提供基底，该基底上已依次形成有栅极介电层、第一导体层以及图案化掩模层，该图案化掩模层中具有开口；
在该图案化掩模层的侧壁形成间隙壁，其中该间隙壁在该开口侧的侧壁与该图案化掩模层的上表面之间具有钝角；
移除未被该图案化掩模层与该间隙壁覆盖的该第一导体层、该栅极介电层与部分该基底，以在该基底中形成沟渠；
在该沟渠中形成隔离结构；
移除该图案化掩模层与该间隙壁；以及
在该隔离结构两侧的该基底上形成第二导体层。
11.如权利要求10所述的浮置栅极的制作方法，其中该隔离结构的形成方法包括：
在该图案化掩模层上形成介电材料层，该介电材料层填入该沟渠中；以及
进行化学机械研磨工艺，以移除位于该沟渠之外的该介电材料层。
12.如权利要求11所述的浮置栅极的制作方法，其中该介电材料层的形成方法包括化学气相沉积法。
13.如权利要求11所述的浮置栅极的制作方法，其中该介电材料层的材料包括以臭氧/四乙基硅酸盐为气体源所形成的氧化硅。
14.如权利要求10所述的浮置栅极的制作方法，其中该钝角大于93°。
15.如权利要求10所述的浮置栅极的制作方法，其中该第二导体层的形成方法包括：
在该基底上形成导体材料层，该导体材料层顺应性地覆盖该隔离结构与该第一导体层；以及
进行化学机械研磨工艺，以移除部分导体材料层，至暴露出该隔离结构的上表面。
16.如权利要求10所述的浮置栅极的制作方法，其中该间隙壁的形成方法，包括：
在该图案化掩模层上形成间隙壁材料层；以及
进行各向异性蚀刻工艺，以移除部分该间隙壁材料层。
17.如权利要求16所述的浮置栅极的制作方法，其中该间隙壁材料层的形成方法包括原位蒸汽生成法或热氧化法。
18.如权利要求10所述的浮置栅极的制作方法，其中该第一导体层的材料包括非晶硅。
19.如权利要求10所述的浮置栅极的制作方法，其中该第二导体层的材料包括非晶硅。
20.如权利要求10所述的浮置栅极的制作方法，其中该间隙壁的材料包括氧化硅。
21.如权利要求10所述的浮置栅极的制作方法，其中该图案化掩模层的材料包括氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710105053XA CN101312148A (zh) | 2007-05-22 | 2007-05-22 | 浅沟渠隔离结构及浮置栅极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710105053XA CN101312148A (zh) | 2007-05-22 | 2007-05-22 | 浅沟渠隔离结构及浮置栅极的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101312148A true CN101312148A (zh) | 2008-11-26 |
Family
ID=40100703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710105053XA Pending CN101312148A (zh) | 2007-05-22 | 2007-05-22 | 浅沟渠隔离结构及浮置栅极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101312148A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740367B (zh) * | 2008-11-27 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 阶梯式栅氧化层的制造方法及半导体器件 |
| CN103367228A (zh) * | 2012-03-30 | 2013-10-23 | 上海华虹Nec电子有限公司 | 一种沟槽隔离方法 |
| CN103515229A (zh) * | 2012-06-19 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 鳍部和鳍式场效应管的形成方法 |
| CN103578988A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 |
| CN104347427A (zh) * | 2014-11-05 | 2015-02-11 | 上海华力微电子有限公司 | 一种鳍式场效应晶体管的制造方法 |
| CN112436011A (zh) * | 2020-12-17 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
-
2007
- 2007-05-22 CN CNA200710105053XA patent/CN101312148A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740367B (zh) * | 2008-11-27 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 阶梯式栅氧化层的制造方法及半导体器件 |
| CN103367228A (zh) * | 2012-03-30 | 2013-10-23 | 上海华虹Nec电子有限公司 | 一种沟槽隔离方法 |
| CN103515229A (zh) * | 2012-06-19 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 鳍部和鳍式场效应管的形成方法 |
| CN103515229B (zh) * | 2012-06-19 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍部和鳍式场效应管的形成方法 |
| CN103578988A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 |
| CN103578988B (zh) * | 2012-07-20 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 |
| CN104347427A (zh) * | 2014-11-05 | 2015-02-11 | 上海华力微电子有限公司 | 一种鳍式场效应晶体管的制造方法 |
| CN112436011A (zh) * | 2020-12-17 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
| CN112436011B (zh) * | 2020-12-17 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100878015B1 (ko) | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 | |
| JP4947931B2 (ja) | 半導体装置 | |
| KR20090067576A (ko) | 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| CN101312148A (zh) | 浅沟渠隔离结构及浮置栅极的制作方法 | |
| KR100733446B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN113345834A (zh) | 低压器件及其制作方法 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN100477154C (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20060006331A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| CN102157435B (zh) | 接触孔形成方法 | |
| KR100691939B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100687400B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100772562B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| KR100552845B1 (ko) | 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법 | |
| KR20060124858A (ko) | 플래시 메모리 소자의 게이트 전극 형성 방법 | |
| CN113539938A (zh) | 存储器结构的制造方法 | |
| KR20070047042A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR20060075442A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20070062735A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20060007692A (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020075008A (ko) | 반도체 장치의 트렌치 트렌치 격리 구조 및 그 형성 방법 | |
| KR100624913B1 (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081126 |