CN100477154C - 浅沟槽隔离结构的制造方法 - Google Patents

浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN100477154C
CN100477154C CNB2005100894965A CN200510089496A CN100477154C CN 100477154 C CN100477154 C CN 100477154C CN B2005100894965 A CNB2005100894965 A CN B2005100894965A CN 200510089496 A CN200510089496 A CN 200510089496A CN 100477154 C CN100477154 C CN 100477154C
Authority
CN
China
Prior art keywords
isolation structure
fleet plough
manufacture method
plough groove
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100894965A
Other languages
English (en)
Other versions
CN1917165A (zh
Inventor
赖佳平
魏鸿基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CNB2005100894965A priority Critical patent/CN100477154C/zh
Publication of CN1917165A publication Critical patent/CN1917165A/zh
Application granted granted Critical
Publication of CN100477154C publication Critical patent/CN100477154C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构的制造方法,首先,提供一基底,此基底上已形成有垫层、多晶硅层与掩模层。接着,将多晶硅层与掩模层图案化以形成开口,而暴露出垫层。然后,进行热氧化工艺,以于开口所暴露出的多晶硅层的侧壁上形成氧化层。接着,去除开口下方的部分基底,以于基底中形成沟槽。然后,形成绝缘层以填满沟槽。接着,移除掩模层与多晶硅层。之后,再移除垫层。

Description

浅沟槽隔离结构的制造方法
技术领域
本发明涉及一种半导体元件的制造方法,特别是涉及一种浅沟槽隔离结构的制造方法。
背景技术
随着半导体技术的进步,元件的尺寸也不断地缩小,而进入深次微米的领域中,甚至更细微尺寸的范围。因此,元件与元件间的隔离则变得相当重要,以防止相邻的元件发生短路的现象。一般来说,会在元件间加入一层隔离层,较普遍的技术为局部硅氧化法(local oxidation ofsilicon,LOCOS)。然而,局部硅氧化法仍具有多项缺点,包括由应力的产生所衍生出的相关问题,以及形成于隔离结构周围的鸟嘴区(bird’s beak)等。其中,鸟嘴区的形成对元件积集度的提升最为不利。因此,现今较常使用的方法则为浅沟槽隔离结构(shallow trench isolation,STI)工艺。
图1A至图1D绘示为现有一种浅沟槽隔离结构的制造流程剖面示意图。首先,请参照图1A,提供基底100。然后,于基底100上依序形成垫氧化层(pad oxide layer)102、多晶硅层104与掩模层106。接着,再将垫氧化层102、多晶硅层104与掩模层104图案化。
接着,请参照图1B,以图案化的垫氧化层102、多晶硅层104与掩模层106为掩模进行蚀刻工艺,以于基底100中形成沟槽108。然后,进行热氧化工艺,以于沟槽106的表面以及垫氧化层102与多晶硅层104的侧壁上形成衬氧化层(liner oxide layer)110。之后,于基底100上沉积一层绝缘层112,并填满沟槽108。
然后,请参照图1C,以掩模层106为研磨终止层来进行化学机械研磨工艺,以移除沟槽108上的绝缘层112。之后,再移除掩模层106与多晶硅层104,以形成浅沟槽隔离结构114。接下来,请参照图1D,以湿式蚀刻工艺移除垫氧化层102,再于基底上形成一层顶氧化层(top oxide)116。
然而,在移除垫氧化层102的过程中,湿式蚀刻工艺所使用的蚀刻液会侵蚀至基底100表面下的浅沟槽隔离结构114,而造成沟槽108的角落处118产生凹陷(divot),以至于形成顶氧化层116后,在角落处118的顶氧化层116厚度较薄,容易产生漏电流而造成短路。此外,在凹陷处会累积电荷,而造成元件的次启始漏电流(sub-threshold leakage current),产生所谓的颈结效应(kink effect)或是栅极诱导漏极漏电(gate induced drain leakage,GIDL)效应,进而使得元件的可靠性与成品率降低。
发明内容
本发明的目的就是在提供一种浅沟槽隔离结构的制造方法,以避免于沟槽角落处产生凹陷的问题。
本发明提出一种浅沟槽隔离结构的制造方法,首先,提供一基底,此基底上已形成有一垫层、一多晶硅层与一掩模层。接着,将多晶硅层与掩模层图案化以形成开口,而暴露出垫层。然后,进行热氧化工艺,以于开口所暴露出的多晶硅层的侧壁上形成氧化层。接着,去除开口中的部分基底,于基底中形成沟槽。然后,形成绝缘层以填满沟槽。接着,移除掩模层与多晶硅层。之后,再移除垫层。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,还可以于沟槽与绝缘层之间形成衬层。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的衬层的材料例如为氧化硅。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的衬层的形成方法例如为热氧化法。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,其中在进行该热氧化工艺的步骤中,垫层还于邻接开口处形成鸟嘴形状。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的垫层的材料例如为氧化硅。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的垫层的形成方法例如为热氧化法或化学气相沉积法。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的掩模层的材料例如为氮化硅。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的沟槽的形成方法例如是以图案化的掩模层为掩模,进行各向异性蚀刻。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的绝缘层的材料例如为氧化硅。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的绝缘层的形成方法例如为高密度等离子体化学气相沉积法(high density plasmachemical vapor deposition,HDP-CVD)。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的于形成绝缘层填满沟槽后,还可以利用化学机械研磨法(chemical mechanical polishing,CMP)来去除位于掩模层上的部分绝缘层。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的移除掩模层的方法例如为进行湿式蚀刻工艺。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的移除多晶硅层的方法例如是以氨水、双氧水与去离子水所构成的混合溶液(ammoniumhydrogen peroxide mixture,APM)作为蚀刻液来进行蚀刻。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的移除垫层的方法例如为湿式蚀刻工艺。
本发明还提出一种浅沟槽隔离结构的制造方法,首先,于基底上依序形成垫层、多晶硅层与掩模层。接着,移除部分多晶硅层与掩模层而形成至少一开口,其中开口暴露出垫层。然后,进行氧化步骤,以于开口侧壁所暴露出的多晶硅层上形成一层氧化层。接下来,移除开口所暴露出的垫层与位于垫层下的基底而形成沟槽。然后,形成一层绝缘层以填满沟槽。之后,移除掩模层与多晶硅层,再移除垫层。
依照本发明实施例所述的浅沟槽隔离结构的制造方法,上述的衬层的形成方法例如为于沟槽填满绝缘层前,于表面进行热氧化法。
本发明因在形成沟槽之前,先以热氧化法,于多晶硅层的侧壁表面形成氧化层,再进行后续的工艺,如此一来,在移除掩模层与多晶硅层时,可以因为氧化层的保护而暂时不会受到蚀刻液的侵蚀,以至于之后移除垫层时,蚀刻液不会侵蚀至基底表面下的浅沟槽隔离结构而在沟槽108的角落处产生凹陷。因此,不会有颈结效应或是栅极诱导漏极漏电效应的产生。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1D绘示为现有一种浅沟槽隔离结构的制造流程剖面示意图。
图2A至图2E绘示为依照本发明实施例的浅沟槽隔离结构的制造流程剖面图。
图3绘示为本发明的浅沟槽隔离结构的制造流程中形成鸟嘴区的结构剖面图。
简单符号说明
100、200:基底
102:垫氧化层
104、204:多晶硅层
106:掩模层
108、210:沟槽
110:衬氧化层
112、214:绝缘层
114、216b:浅沟槽隔离结构
116:顶氧化层
118、218:角落处
202:垫层
206:掩模层
207:开口
208a、208b:氧化层
209:鸟嘴区
212:衬层
216a、216b:隔离结构
具体实施方式
图2A至图2E为依照本发明实施例所绘示的浅沟槽隔离结构的制造流程剖面图。
首先,请参照图2A,提供基底200。接着,于基底200上依序形成垫层202、多晶硅层204以及掩模层206。其中,垫层的材料例如为氧化硅,其形成方法例如为热氧化法或化学气相沉积法。掩模层的材料例如为氮化硅,其形成方法例如为化学气相沉积法。然后,将多晶硅层204与掩模层206图案化,而形成暴露垫层202的开口207。
接着,请参照图2B,进行热氧化工艺,以于开口207所暴露的多晶硅层204的侧壁上形成氧化层208a。值得注意的是,在此步骤中,若进行热氧化时所通入的氧气渗入垫层202中或是加热时间较长,则未被多晶硅层204与掩模层206所覆盖的与开口207邻接的垫层202则会有鸟嘴区209的形成(如图3所示)。然而,鸟嘴区209的形成并不会对后续的工艺有任何的影响。在下述的步骤中,以未形成鸟嘴区209的情况作说明。
然后,请参照图2C,于基底200中形成沟槽210。其中,沟槽210的形成方法例如是以掩模层206为掩模,进行各向异性蚀刻移除部分垫层202与基底200。之后,于沟槽210的表面上形成衬层212。其中,衬层的材料例如为氧化硅,其形成方法例如为热氧化法。接下来,于基底200上形成绝缘层214并填满沟槽210。其中,绝缘层的材料例如为氧化硅,其形成方法例如为高密度等离子体化学气相沉积法。
接下来,请参照图2D,移除掩模层206上的绝缘层214,以形成隔离结构216a。移除绝缘层214的方法例如是化学机械研磨法。在进行化学机械研磨工艺时,例如是以掩模层206为研磨终止层。然后,移除掩模层206。移除掩模层206的方法包括湿式蚀刻工艺,例如是以热磷酸作为蚀刻液。接着,移除多晶硅层204。移除多晶硅层204的方法包括湿式蚀刻工艺,例如是以氨水、双氧水与去离子水所构成的混合溶液作为蚀刻液。
之后,请参照图2E,移除垫层202。在移除过程中,由于氧化层208a及隔离结构216a是由氧化物所形成,因此也会受到部分蚀刻,而形成如图所示形状的氧化层208b与浅沟槽隔离结构216b。其中,移除垫层202的方法例如为湿式蚀刻工艺,包括使用氢氟酸作为蚀刻液。值得注意的是,在此步骤中,因为在垫层202上多了氧化层208a,因此在移除后所形成的浅沟槽隔离结构216b可因为氧化层208b在沟槽210的角落处218保留有较大的厚度,避免凹陷产生。
在本发明所提出的浅沟槽隔离结构的制造方法中,于多晶硅层与掩模层图案化之后,进行热氧化工艺,以在多晶硅层的侧壁上形成氧化层,再进行蚀刻工艺来形成沟槽。因此,使得基底表面下的隔离结构在进行移除垫层的移除时,不会被蚀刻液所侵蚀而在沟槽的角落处产生凹陷,可以进一步避免颈结效应或是栅极诱导漏极漏电效应的产生。
而且,以本发明的浅沟槽隔离结构的制造方法制作出来的浅沟槽隔离结构,由于浅沟槽隔离结构之间的有源区的表面,不会因为凹陷的存在而不平整,因此于有源区上形成的膜层具有较佳的均匀度,而且可避免覆盖在凹陷处上的膜层因厚度较薄而产生漏电流,并导致元件短路的问题。此外,本发明的浅沟槽隔离结构的制造方法,由于复杂性低,工艺步骤简单,因此也具有好的可制造性(manufacturability)。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (23)

1、一种浅沟槽隔离结构的制造方法,包括:
提供一基底,该基底上已形成有一垫层、一多晶硅层与一掩模层;
图案化该多晶硅层与该掩模层以形成一开口,而暴露出该垫层;
进行一热氧化工艺,以于该开口所暴露出的该多晶硅层的侧壁上形成一氧化层;
去除该开口下方的部分该基底,而形成一沟槽;
形成一绝缘层以填满该沟槽;
移除该掩模层与该多晶硅层;以及
移除该垫层。
2、如权利要求1所述的浅沟槽隔离结构的制造方法,还包括于该沟槽与该绝缘层之间形成一衬层。
3、如权利要求2所述的浅沟槽隔离结构的制造方法,其中该衬层的材料包括氧化硅。
4、如权利要求2所述的浅沟槽隔离结构的制造方法,其中该衬层的形成方法包括热氧化法。
5、如权利要求1所述的浅沟槽隔离结构的制造方法,其中于进行该热氧化工艺的步骤中,该垫层更于邻接该开口处形成一鸟嘴形状。
6、如权利要求1所述的浅沟槽隔离结构的制造方法,其中该垫层的材料包括氧化硅。
7、如权利要求1所述的浅沟槽隔离结构的制造方法,其中该垫层的形成方法包括热氧化法或化学气相沉积法。
8、如权利要求1所述的浅沟槽隔离结构的制造方法,其中该掩模层的材料包括氮化硅。
9、如权利要求1所述的浅沟槽隔离结构的制造方法,其中该沟槽的形成方法包括以图案化的该掩模层为掩模,进行各向异性蚀刻。
10、如权利要求1所述的浅沟槽隔离结构的制造方法,其中该绝缘层的材料包括氧化硅。
11、如权利要求1所述的浅沟槽隔离结构的制造方法,其中该绝缘层的形成方法包括高密度等离子体化学气相沉积法。
12、如权利要求1所述的浅沟槽隔离结构的制造方法,其中于形成该绝缘层填满该沟槽后,还包括利用化学机械研磨法来去除位于该掩模层上的部分该绝缘层。
13、如权利要求1所述的浅沟槽隔离结构的制造方法,其中移除该掩模层的方法包括进行湿式蚀刻工艺。
14、如权利要求1所述的浅沟槽隔离结构的制造方法,其中移除该多晶硅层的方法包括以氨水、双氧水与去离子水所构成的混合溶液作为蚀刻液来进行蚀刻。
15、如权利要求1所述的浅沟槽隔离结构的制造方法,其中移除该垫层的方法包括湿式蚀刻工艺。
16、一种浅沟槽隔离结构的制造方法,包括:
于一基底上形成一垫层;
于该垫层上形成一多晶硅层;
于该多晶硅层上形成一掩模层;
移除部分该多晶硅层与该掩模层而形成至少一开口,其中该开口暴露出该垫层;
进行一氧化步骤,以于该开口侧壁所暴露出的该多晶硅层表面形成一氧化层;
移除该开口所暴露出的该垫层与位于该垫层下的该基底而形成一沟槽;
形成一绝缘层以填满该沟槽;
移除该掩模层与该多晶硅层;以及
移除该垫层。
17、如权利要求16所述的浅沟槽隔离结构的制造方法,还包括于该沟槽与该绝缘层之间形成一衬层。
18、如权利要求17所述的浅沟槽隔离结构的制造方法,其中该衬层的形成方法包括于该沟槽填满该绝缘层前,于表面进行热氧化法。
19、如权利要求16所述的浅沟槽隔离结构的制造方法,其中于进行该氧化步骤中,该垫层还于邻接该开口处形成一鸟嘴形状。
20、如权利要求16所述的浅沟槽隔离结构的制造方法,其中于形成该绝缘层填满该沟槽后,还包括利用化学机械研磨法来去除位于该掩模层上的部分该绝缘层。
21、如权利要求16所述的浅沟槽隔离结构的制造方法,其中移除该掩模层的方法包括进行湿式蚀刻工艺。
22、如权利要求16所述的浅沟槽隔离结构的制造方法,其中移除该多晶硅层的方法包括以氨水、双氧水与去离子水所构成的混合溶液作为蚀刻液来进行蚀刻。
23、如权利要求16所述的浅沟槽隔离结构的制造方法,其中移除该垫层的方法包括湿式蚀刻工艺。
CNB2005100894965A 2005-08-19 2005-08-19 浅沟槽隔离结构的制造方法 Expired - Fee Related CN100477154C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100894965A CN100477154C (zh) 2005-08-19 2005-08-19 浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100894965A CN100477154C (zh) 2005-08-19 2005-08-19 浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN1917165A CN1917165A (zh) 2007-02-21
CN100477154C true CN100477154C (zh) 2009-04-08

Family

ID=37738111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100894965A Expired - Fee Related CN100477154C (zh) 2005-08-19 2005-08-19 浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN100477154C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456606B (zh) * 2010-10-19 2016-05-11 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构形成方法
CN102569161B (zh) * 2010-12-22 2014-06-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN103681512A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种改善小尺寸沟槽内薄膜生长效果的方法
CN111293038B (zh) * 2020-02-25 2022-11-25 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
CN111933689B (zh) * 2020-09-22 2021-02-19 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法
CN117423659B (zh) * 2023-12-19 2024-04-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN1917165A (zh) 2007-02-21

Similar Documents

Publication Publication Date Title
CN100424850C (zh) 浅沟槽隔离结构的制造方法以及半导体结构
US5989977A (en) Shallow trench isolation process
US6258692B1 (en) Method forming shallow trench isolation
JPH11163120A (ja) 半導体素子の素子隔離層形成方法
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
CN100477154C (zh) 浅沟槽隔离结构的制造方法
US6331472B1 (en) Method for forming shallow trench isolation
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
KR20020036298A (ko) 트렌치 소자분리막 및 그 제조방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
US20050054204A1 (en) Method of rounding top corner of trench
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100687854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100671661B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR20010019185A (ko) 트렌치 격리 제조 방법
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법
US20030186555A1 (en) Utilizing chemical dry etching for forming rounded corner in shallow trench isolation process
KR100431087B1 (ko) 반도체 소자의 제조 방법
TW404005B (en) The isolation structure of combining LOCOS and shallow trench isolation (STI) and the manufacturing method thereof
KR100587607B1 (ko) 반도체 소자의 제조방법
JP2002100670A (ja) 半導体装置及びその製造方法
KR100681212B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408