CN111293038B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111293038B
CN111293038B CN202010116394.2A CN202010116394A CN111293038B CN 111293038 B CN111293038 B CN 111293038B CN 202010116394 A CN202010116394 A CN 202010116394A CN 111293038 B CN111293038 B CN 111293038B
Authority
CN
China
Prior art keywords
layer
substrate
oxide layer
polycrystalline silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010116394.2A
Other languages
English (en)
Other versions
CN111293038A (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010116394.2A priority Critical patent/CN111293038B/zh
Publication of CN111293038A publication Critical patent/CN111293038A/zh
Application granted granted Critical
Publication of CN111293038B publication Critical patent/CN111293038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一衬底；形成第一多晶硅层于部分所述衬底上；采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘翘起，以使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙；采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满；以及，形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。本发明的技术方案避免了导致第二多晶硅层产生鸟嘴缺陷，进而避免降低击穿电压，从而避免导致半导体器件的失效。

Description

半导体器件及其制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
BCD工艺把双极晶体管(Bipolar)器件、CMOS(互补金属氧化物半导体)器件和DMOS(双扩散金属氧化物半导体)器件同时制作在同一芯片上，综合了双极器件高跨导、强负载驱动能力以及CMOS器件集成度高、低功耗的优点，同时还有DMOS器件抗高压、大电流和强驱动的能力，使其互相取长补短，发挥各自的优点；而BCD与eflash(嵌入式闪存器件)工艺相结合，使得器件更加适用于系统要求芯片具有小尺寸、高性能和高可靠性的应用。
其中，在形成BCD与eflash结合的工艺中的PPS(多晶硅-多晶硅-衬底，Poly-Poly-Substrate)电容结构和PIP(多晶硅-绝缘体-多晶硅，Poly-Insulator-Poly)电容结构时，在衬底上形成第一多晶硅层之后，会采用热氧化工艺在第一多晶硅层的表面(包含顶表面和侧壁)形成氧化硅介质层，但是，热氧化工艺会导致第一多晶硅层的底部边缘因氧化过快而造成边缘翘起，进而导致在后续形成第二多晶硅层时，部分的第二多晶硅层会填充于第一多晶硅层的底部的边缘翘起的缝隙中，形成″鸟嘴″缺陷。如图1所示，部分的第二多晶硅层12形成于第一多晶硅层11的底部的边缘翘起的缝隙中，形成鸟嘴缺陷13。而鸟嘴缺陷13会导致此处电场增强，降低击穿电压，进而导致半导体器件的失效。
因此，如何对PPS电容结构和PIP电容结构的形成工艺进行改进，以避免产生鸟嘴缺陷，进而避免降低击穿电压是目前相关半导体器件的制造过程中亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，避免导致第二多晶硅层产生鸟嘴缺陷，进而避免降低击穿电压，从而避免导致半导体器件的失效。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供一衬底；
形成第一多晶硅层于部分所述衬底上；
采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘翘起，以使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙；
采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满；以及，
形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。
可选的，所述衬底中具有至少一个浅沟槽隔离结构，所述第一多晶硅层形成于所述浅沟槽隔离结构上；或者，所述衬底中具有至少两个浅沟槽隔离结构，所述第一多晶硅层形成于两个相邻的所述浅沟槽隔离结构之间的所述衬底上。
可选的，当所述第一多晶硅层形成于两个相邻的所述浅沟槽隔离结构之间的所述衬底上时，所述第一多晶硅层与所述衬底之间还形成有第一介质层。
可选的，所述第一多晶硅层中掺杂有杂质离子。
可选的，所述第一氧化层还形成于所述浅沟槽隔离结构以外的所述衬底上。
可选的，形成填满所述缝隙的所述第二氧化层的步骤包括：
采用化学气相沉积工艺形成第二氧化层覆盖于所述衬底上，所述第二氧化层将所述第一氧化层掩埋在内且将所述缝隙填满；以及，
去除部分的所述第二氧化层，以保留所述缝隙中的所述第二氧化层。
可选的，采用湿法刻蚀去除部分的所述第二氧化层。
可选的，形成的所述第一多晶硅层和所述第二多晶硅层均为图案化的膜层结构，部分所述第一多晶硅层或部分所述第二多晶硅层为CMOS元件的栅极或者DMOS元件的栅极；
所述制造方法还包括：在形成所述第一多晶硅层于所述衬底上之后，或者，在形成所述第一多晶硅层于所述衬底上之后且在形成所述第二多晶硅层于所述衬底上之前，以所述第一多晶硅层为掩膜，对所述衬底进行P型离子和/或N型离子重掺杂，以形成包括CMOS元件的源漏区、DMOS元件的源漏区和双极晶体管的PN结中的至少一个；
或者，所述制造方法还包括：在形成所述第二多晶硅层于所述衬底上之后，以所述第二多晶硅层和所述第一多晶硅层为掩膜，对所述衬底进行P型离子和/或N型离子重掺杂，以形成包括CMOS元件的源漏区、DMOS元件的源漏区和双极晶体管的PN结中的至少一个。
可选的，在形成所述第二多晶硅层于所述衬底上之后，所述半导体器件的制造方法还包括：
形成第二介质层覆盖于所述第二多晶硅层上；
依次刻蚀所述第二介质层、所述第二多晶硅层以及所述第一氧化层，以形成暴露出所述第一多晶硅层的部分顶表面的第一接触孔，以及，刻蚀所述第二介质层，以形成暴露出所述第二多晶硅层的部分顶表面的第二接触孔；以及，
填充金属于所述第一接触孔和所述第二接触孔中，以形成与所述第一多晶硅层电性连接的第一导电插栓，以及，形成与所述第二多晶硅层电性连接的第二导电插栓。
本发明还提供了一种半导体器件，采用本发明提供的所述半导体器件的制造方法制造。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过形成第一多晶硅层于部分衬底上；采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘翘起，以使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙；采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满；以及，形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内，避免了导致第二多晶硅层产生鸟嘴缺陷，进而避免降低击穿电压，从而避免导致半导体器件的失效。
2、本发明的半导体器件，由于采用本发明提供的所述半导体器件的制造方法制造所述半导体器件，使得第二多晶硅层不会形成鸟嘴缺陷，避免降低击穿电压，从而避免导致半导体器件的失效。
附图说明
图1是半导体器件中的鸟嘴缺陷的扫描电子显微镜图；
图2本发明一实施例的半导体器件的制造方法的流程图；
图3a～3e是图2所示的半导体器件的制造方法中的PPS电容器件示意图二
图4a～4e是图2所示的半导体器件的制造方法中的PIP电容器件示意图。
其中，附图1～4e的附图标记说明如下：
11-第一多晶硅层；12-第二多晶硅层；13-鸟嘴缺陷；20-衬底；21-浅沟槽隔离结构；22-第一介质层；23-第一多晶硅层；24-第一氧化层；25-缝隙；26-第二氧化层；27-第二多晶硅层；30-衬底；31-浅沟槽隔离结构；32-第一多晶硅层；33-第一氧化层；34-缝隙；35-第二氧化层；36-第二多晶硅层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图2～4e对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图2，图2是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1，提供一衬底；
步骤S2，形成第一多晶硅层于部分所述衬底上；
步骤S3，采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘翘起，以使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙；
步骤S4，采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满；
步骤S5，形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。
下面参阅图3a～4e更为详细的介绍本实施例提供的半导体器件的制造方法，图3a～3e是图2所示的半导体器件的制造方法中的PPS(多晶硅-多晶硅-衬底)电容器件的示意图，图4a～4e是图2所示的半导体器件的制造方法中的PIP(多晶硅-绝缘体-多晶硅)电容器件的示意图，图3a～4e也是半导体器件的纵向剖面示意图。
按照步骤S1，提供一衬底。所述衬底的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等。
按照步骤S2，形成第一多晶硅层于部分所述衬底上。可以先采用化学气相沉积工艺沉积第一多晶硅层于全部的所述衬底上，再刻蚀去除部分的所述第一多晶硅层，以使得所述第一多晶硅层形成于部分所述衬底上。
所述衬底中可以具有至少两个浅沟槽隔离结构，此时，所述第一多晶硅层形成于两个相邻的所述浅沟槽隔离结构之间的所述衬底上。如图3a所示，所述浅沟槽隔离结构21的顶表面与所述衬底20的顶表面齐平，所述第一多晶硅层23形成于两个相邻的所述浅沟槽隔离结构21之间的所述衬底20上，且所述第一多晶硅层23与所述衬底20之间还形成有第一介质层22；所述第一介质层22的材质可以为氧化物，所述第一介质层22的形成工艺可以为热氧化工艺或沉积工艺，较佳的为热氧化工艺。
或者，所述衬底中也可以具有至少一个浅沟槽隔离结构，所述第一多晶硅层形成于所述浅沟槽隔离结构上。如图4a所示，所述浅沟槽隔离结构31的顶表面与所述衬底30的顶表面齐平，所述第一多晶硅层32形成于部分的所述浅沟槽隔离结构31上。
另外，所述第一多晶硅层中掺杂有杂质离子，所述杂质离子可以为P型离子或N型离子，具体例如为磷、砷、碳或硼等。较佳的是掺杂N型离子，使得所形成的半导体电容器更稳定。
按照步骤S3，采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘翘起，以使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙。所述第一氧化层的材质可以为二氧化硅(SiO2)、氮氧化硅(SiON)等。
为了简化半导体器件的形成工艺，所述第一氧化层与CMOS高压晶体管的栅介质层同时形成，即均采用热氧化工艺形成；并且，使得形成的所述第一氧化层的结构相比采用化学气相沉积工艺形成的结构更加致密。但是，采用热氧化工艺在所述第一多晶硅层的表面形成所述第一氧化层时，由于所述第一多晶硅层的底部边缘氧化过快，使得所述第一多晶硅层的底部边缘翘起，进而导致在所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成所述缝隙。并且，所述第一氧化层还形成于所述浅沟槽隔离结构以外的所述衬底上。
如图3b所示，当所述第一多晶硅层23形成于两个相邻的所述浅沟槽隔离结构21之间的所述衬底20上时，所述第一氧化层24不仅形成于所述第一多晶硅层23的表面，还形成于所述第一介质层22与所述浅沟槽隔离结构21之间的所述衬底20上；并且，在形成所述第一氧化层24于所述第一多晶硅层23的表面的过程中，所述第一多晶硅层23的底部边缘逐渐翘起，使得在所述第一多晶硅层23的底部边缘上的所述第一氧化层24与所述第一介质层22以及所述衬底20上的所述第一氧化层24之间形成所述缝隙25。
如图4b所示，当所述第一多晶硅层32形成于所述浅沟槽隔离结构31上时，所述第一氧化层33不仅形成于所述第一多晶硅层32的表面，还形成于所述浅沟槽隔离结构31之外的所述衬底30上；并且，在形成所述第一氧化层33于所述第一多晶硅层32的表面的过程中，所述第一多晶硅层32的底部边缘逐渐翘起，使得在所述第一多晶硅层32的底部边缘上的所述第一氧化层33与所述浅沟槽隔离结构31之间形成所述缝隙34。
按照步骤S4，采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满。由于化学气相沉积工艺的台阶覆盖力较强，所述第二氧化层可以沿着所述缝隙的表面将所述缝隙填满。所述第二氧化层的材质可以为二氧化硅(SiO2)、氮氧化硅(SiON)等。
形成填满所述缝隙的所述第二氧化层的步骤可以包括：首先，采用化学气相沉积工艺形成第二氧化层覆盖于所述衬底上，所述第二氧化层将所述第一氧化层掩埋在内且将所述缝隙填满；然后，去除部分的所述第二氧化层，以保留所述缝隙中的所述第二氧化层。
可以采用湿法刻蚀去除部分的所述第二氧化层，通过控制刻蚀速度和刻蚀时间等参数来控制去除的所述第二氧化层的厚度，使得所述缝隙中的所述第二氧化层不被刻蚀去除。湿法刻蚀采用的刻蚀剂可以为氢氟酸溶液。
参阅图3c～3d，当所述第一多晶硅层23形成于两个相邻的所述浅沟槽隔离结构21之间的所述衬底20上时，形成填满所述缝隙25的所述第二氧化层26的步骤可以包括：首先，如图3c所示，采用化学气相沉积工艺形成第二氧化层26覆盖于所述衬底20上，所述第二氧化层26将所述第一氧化层24和所述浅沟槽隔离结构21掩埋在内，且将所述缝隙25填满；然后，如图3d所示，去除部分的所述第二氧化层26，以保留所述缝隙25中的所述第二氧化层26。
参阅图4c～4d，当所述第一多晶硅层32形成于所述浅沟槽隔离结构31上时，形成填满所述缝隙34的所述第二氧化层35的步骤可以包括：首先，如图4c所示，采用化学气相沉积工艺形成第二氧化层35覆盖于所述衬底30上，所述第二氧化层35将所述第一氧化层33和所述浅沟槽隔离结构31掩埋在内，且将所述缝隙34填满；然后，如图4d所示，去除部分的所述第二氧化层35，以保留所述缝隙34中的所述第二氧化层35。
按照步骤S5，形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。可以先采用化学气相沉积工艺沉积第二多晶硅层覆盖于所述衬底上，所述第二多晶硅层将所述第一氧化层、所述第二氧化层和所述浅沟槽隔离结构掩埋在内；再刻蚀去除所述衬底上的部分的所述第二多晶硅层，以备后续制备所需的所述半导体器件使用。
如图3e所示，当所述第一多晶硅层23形成于两个相邻的所述浅沟槽隔离结构21之间的所述衬底20上时，所述第二多晶硅层27将所述第一氧化层24、所述缝隙25中的所述第二氧化层26以及所述浅沟槽隔离结构21掩埋在内；可以对所述第二多晶硅层27进行刻蚀，以使得所述沟槽隔离结构21仅部分表面被所述第二多晶硅层27覆盖，以备后续制备所需的所述半导体器件使用。
如图4e所示，当所述第一多晶硅层32形成于所述浅沟槽隔离结构31上时，所述第二多晶硅层36将所述第一氧化层33、所述缝隙34中的所述第二氧化层35以及所述浅沟槽隔离结构31掩埋在内；可以对所述第二多晶硅层36进行刻蚀，以使得仅部分所述衬底30上覆盖有所述第二多晶硅层36，以备后续制备所需的所述半导体器件使用。
由于所述第一多晶硅层的底部边缘翘起形成的所述缝隙已被所述第二氧化层填满，使得在形成所述第二多晶硅层时，所述第二多晶硅层不会填充于所述缝隙中，使得所述第二多晶硅层不会形成鸟嘴缺陷，避免导致所述缝隙所在处的电场增强，进而避免降低击穿电压，从而避免导致半导体器件的失效。
另外，从上述步骤S1至步骤S5可知，形成的所述第一多晶硅层和所述第二多晶硅层均为图案化的膜层结构，部分所述第一多晶硅层或部分所述第二多晶硅层可以为CMOS元件的栅极或者DMOS元件的栅极。所述半导体器件的制造方法还可包括：在形成所述第一多晶硅层于所述衬底上之后，或者，在形成所述第一多晶硅层于所述衬底上之后且在形成所述第二多晶硅层于所述衬底上之前，以所述第一多晶硅层为掩膜，对所述衬底进行P型离子和/或N型离子的重掺杂，以形成包括CMOS元件的源漏区、DMOS元件的源漏区和双极晶体管的PN结中的至少一个；或者，所述半导体器件的制造方法还可包括：在形成所述第二多晶硅层于所述衬底上之后，以所述第二多晶硅层和所述第一多晶硅层为掩膜，对所述衬底进行P型离子和/或N型离子重掺杂，以形成包括CMOS元件的源漏区、DMOS元件的源漏区和双极晶体管的PN结中的至少一个。
另外，在形成所述第二多晶硅层于所述衬底上之后，所述半导体器件的制造方法还可包括：首先，形成第二介质层覆盖于所述第二多晶硅层上；然后，依次刻蚀所述第二介质层、所述第二多晶硅层以及所述第一氧化层，以形成暴露出所述第一多晶硅层的部分顶表面的第一接触孔，以及，刻蚀所述第二介质层，以形成暴露出所述第二多晶硅层的部分顶表面的第二接触孔；接着，填充金属于所述第一接触孔和所述第二接触孔中，以形成与所述第一多晶硅层电性连接的第一导电插栓，以及，形成与所述第二多晶硅层电性连接的第二导电插栓。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底；形成第一多晶硅层于部分所述衬底上；采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘翘起，以使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙；采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满；以及，形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。本发明的半导体器件的制造方法避免导致第二多晶硅层产生鸟嘴缺陷，进而避免降低击穿电压，从而避免导致半导体器件的失效。
本发明一实施例提供一种半导体器件，所述半导体器件可以采用本发明提供的所述半导体器件的制造方法制造，所述半导体器件可以包括PPS电容结构或PIP电容结构。
其中，所述PPS电容结构包括衬底、第一多晶硅层、第一氧化层和第二多晶硅层，所述衬底中具有至少两个浅沟槽隔离结构，所述第一多晶硅层形成于两个相邻的所述浅沟槽隔离结构之间的所述衬底上，所述第一多晶硅层与所述衬底之间还形成有第一介质层；所述第一氧化层形成于所述第-多晶硅层的表面，所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成一缝隙，所述缝隙中填满有第二氧化层；所述第二多晶硅层形成于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。所述PIP电容结构包括衬底、第一多晶硅层、第一氧化层和第二多晶硅层，所述衬底中具有至少一个浅沟槽隔离结构，所述第一多晶硅层形成于所述浅沟槽隔离结构上；所述第一氧化层形成于所述第一多晶硅层的表面，所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成一缝隙，所述缝隙中填满有第二氧化层；所述第二多晶硅层形成于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。
由于采用本发明提供的所述半导体器件的制造方法制造所述半导体器件，在制造所述半导体器件的过程中，采用热氧化工艺形成所述第一氧化层于所述第一多晶硅层的表面上时，由于所述第一多晶硅层的底部边缘氧化过快，使得所述第一多晶硅层的底部边缘翘起，进而导致在所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成所述缝隙。通过在所述缝隙中填满所述第二氧化层，使得在形成所述第二多晶硅层时，所述第二多晶硅层不会填充于所述缝隙中，进而使得所述第二多晶硅层不会形成鸟嘴缺陷，避免导致所述缝隙所在处的电场增强，进而避免降低击穿电压，从而避免导致半导体器件的失效。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底中具有至少两个浅沟槽隔离结构；
形成第一多晶硅层于两个相邻的所述浅沟槽隔离结构之间的所述衬底上；
采用热氧化工艺形成第一氧化层于所述第一多晶硅层的表面，所述热氧化工艺使得所述第一多晶硅层的底部边缘翘起，进而使得所述第一多晶硅层的底部边缘上的所述第一氧化层与所述衬底之间形成缝隙，所述第一氧化层的材质为二氧化硅；
采用化学气相沉积工艺形成第二氧化层，所述第二氧化层将所述缝隙填满，所述第二氧化层的材质为氮氧化硅；以及，
形成第二多晶硅层于至少部分所述衬底上，所述第二多晶硅层将所述第一氧化层和所述第二氧化层掩埋在内。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一多晶硅层与所述衬底之间还形成有第一介质层。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一多晶硅层中掺杂有杂质离子。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一氧化层还形成于所述浅沟槽隔离结构以外的所述衬底上。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，形成填满所述缝隙的所述第二氧化层的步骤包括：
采用化学气相沉积工艺形成第二氧化层覆盖于所述衬底上，所述第二氧化层将所述第一氧化层掩埋在内且将所述缝隙填满；以及，
去除部分的所述第二氧化层，以保留所述缝隙中的所述第二氧化层。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，采用湿法刻蚀去除部分的所述第二氧化层。
7.如权利要求1至6中任一项所述的半导体器件的制造方法，其特征在于，形成的所述第一多晶硅层和所述第二多晶硅层均为图案化的膜层结构，部分所述第一多晶硅层或部分所述第二多晶硅层为CMOS元件的栅极或者DMOS元件的栅极；
所述制造方法还包括：在形成所述第一多晶硅层于所述衬底上之后，或者，在形成所述第一多晶硅层于所述衬底上之后且在形成所述第二多晶硅层于所述衬底上之前，以所述第一多晶硅层为掩膜，对所述衬底进行P型离子和/或N型离子重掺杂，以形成包括CMOS元件的源漏区、DMOS元件的源漏区和双极晶体管的PN结中的至少一个；
或者，所述制造方法还包括：在形成所述第二多晶硅层于所述衬底上之后，以所述第二多晶硅层和所述第一多晶硅层为掩膜，对所述衬底进行P型离子和/或N型离子重掺杂，以形成包括CMOS元件的源漏区、DMOS元件的源漏区和双极晶体管的PN结中的至少一个。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，在形成所述第二多晶硅层于所述衬底上之后，所述半导体器件的制造方法还包括：
形成第二介质层覆盖于所述第二多晶硅层上；
依次刻蚀所述第二介质层、所述第二多晶硅层以及所述第一氧化层，以形成暴露出所述第一多晶硅层的部分顶表面的第一接触孔，以及，刻蚀所述第二介质层，以形成暴露出所述第二多晶硅层的部分顶表面的第二接触孔；以及，
填充金属于所述第一接触孔和所述第二接触孔中，以形成与所述第一多晶硅层电性连接的第一导电插栓，以及，形成与所述第二多晶硅层电性连接的第二导电插栓。
9.一种半导体器件，其特征在于，采用如权利要求1至8中任一项所述的半导体器件的制造方法制造。
CN202010116394.2A 2020-02-25 2020-02-25 半导体器件及其制造方法 Active CN111293038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010116394.2A CN111293038B (zh) 2020-02-25 2020-02-25 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010116394.2A CN111293038B (zh) 2020-02-25 2020-02-25 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111293038A CN111293038A (zh) 2020-06-16
CN111293038B true CN111293038B (zh) 2022-11-25

Family

ID=71023205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010116394.2A Active CN111293038B (zh) 2020-02-25 2020-02-25 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111293038B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
KR970060447A (ko) * 1996-01-11 1997-08-12 김주용 반도체 소자의 아이솔레이션 방법
US6001704A (en) * 1998-06-04 1999-12-14 Vanguard International Semiconductor Corporation Method of fabricating a shallow trench isolation by using oxide/oxynitride layers
US6137132A (en) * 1998-06-30 2000-10-24 Acer Semiconductor Manufacturing Inc. High density buried bit line flash EEPROM memory cell with a shallow trench floating gate
US6248641B1 (en) * 1999-02-05 2001-06-19 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6261926B1 (en) * 2000-05-11 2001-07-17 Mosel Vitelic, Inc. Method for fabricating field oxide
DE10234699A1 (de) * 2002-07-30 2004-02-12 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation
CN1917165A (zh) * 2005-08-19 2007-02-21 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
CN105914234A (zh) * 2016-06-28 2016-08-31 上海华虹宏力半导体制造有限公司 分离栅功率mos管结构及制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291243A (ja) * 1992-04-09 1993-11-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5970364A (en) * 1998-03-26 1999-10-19 United Semiconductor Circuit Corp. Method of nitride-sealed oxide-buffered local oxidation of silicon
KR20000002938A (ko) * 1998-06-24 2000-01-15 김영환 반도체 소자의 소자분리막 형성 방법
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
KR100418475B1 (ko) * 2001-11-28 2004-02-11 동부전자 주식회사 반도체소자의 샐로우 트렌치 아이솔레이션 방법
CN1825557A (zh) * 2005-02-22 2006-08-30 上海集成电路研发中心有限公司 减小浅沟槽隔离中边沟深度的方法
CN101866868B (zh) * 2009-04-17 2011-10-05 中芯国际集成电路制造(上海)有限公司 半导体工艺的监控方法
US20130161702A1 (en) * 2011-12-25 2013-06-27 Kun-Lung Chen Integrated mems device
CN102723262B (zh) * 2012-06-26 2016-09-07 上海华虹宏力半导体制造有限公司 半导体电容器的形成方法
CN103441061B (zh) * 2013-08-29 2017-11-24 上海华虹宏力半导体制造有限公司 电容器结构及其制作方法
CN103811307B (zh) * 2014-03-05 2017-04-26 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN105914138A (zh) * 2016-06-24 2016-08-31 上海华虹宏力半导体制造有限公司 Pip电容的工艺方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
KR970060447A (ko) * 1996-01-11 1997-08-12 김주용 반도체 소자의 아이솔레이션 방법
US6001704A (en) * 1998-06-04 1999-12-14 Vanguard International Semiconductor Corporation Method of fabricating a shallow trench isolation by using oxide/oxynitride layers
US6137132A (en) * 1998-06-30 2000-10-24 Acer Semiconductor Manufacturing Inc. High density buried bit line flash EEPROM memory cell with a shallow trench floating gate
US6248641B1 (en) * 1999-02-05 2001-06-19 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6261926B1 (en) * 2000-05-11 2001-07-17 Mosel Vitelic, Inc. Method for fabricating field oxide
DE10234699A1 (de) * 2002-07-30 2004-02-12 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation
CN1917165A (zh) * 2005-08-19 2007-02-21 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
CN105914234A (zh) * 2016-06-28 2016-08-31 上海华虹宏力半导体制造有限公司 分离栅功率mos管结构及制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
两步氧化工艺SOI新技术;T.L.Lin等;《微电子学》;19880425(第02期);全文 *

Also Published As

Publication number Publication date
CN111293038A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
JP3544833B2 (ja) 半導体装置及びその製造方法
DE112012004824B4 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und -Back-Gate-Kontakten
US6608354B2 (en) Semiconductor device and method of manufacturing the same
EP0242506A2 (en) Sidewall spacers for cmos circuits stress relief/isolation and method for making
CN101894741B (zh) 混合半导体基片的制造方法
EP0369336A2 (en) Process for fabricating bipolar and CMOS transistors on a common substrate
JP2001024200A (ja) 半導体装置及び半導体装置の製造方法
KR20020065375A (ko) 반도체장치 및 그 제조방법
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN112928019A (zh) 用于半导体器件的漂移区的制造方法
US20090152670A1 (en) Semiconductor device and method of fabricating the same
CN111293038B (zh) 半导体器件及其制造方法
CN116190421A (zh) 半导体结构及其制造方法
CN108695329B (zh) 半导体装置及其制造方法
US20210359094A1 (en) Semiconductor structure and method for forming same
CN115172269A (zh) 半导体结构及制备方法
US20050077559A1 (en) Trench capacitor and a method for manufacturing the same
US7402890B2 (en) Method for symmetric capacitor formation
CN113437149B (zh) 半导体结构及其形成方法
TWI392031B (zh) 功率金氧半導體場效電晶體的製造方法
CN113437148B (zh) 半导体结构及其形成方法
US20230307442A1 (en) Integrated circuit capacitor
KR100335800B1 (ko) 시모스(ｃｍｏｓ) 트랜지스터 및 그 제조 방법
KR100620196B1 (ko) 반도체 소자의 제조 방법
KR100675887B1 (ko) 반도체 소자의 트렌치 소자분리막 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant