KR100675887B1 - 반도체 소자의 트렌치 소자분리막 및 그 형성 방법 - Google Patents

반도체 소자의 트렌치 소자분리막 및 그 형성 방법 Download PDF

Info

Publication number
KR100675887B1
KR100675887B1 KR1020050034760A KR20050034760A KR100675887B1 KR 100675887 B1 KR100675887 B1 KR 100675887B1 KR 1020050034760 A KR1020050034760 A KR 1020050034760A KR 20050034760 A KR20050034760 A KR 20050034760A KR 100675887 B1 KR100675887 B1 KR 100675887B1
Authority
KR
South Korea
Prior art keywords
forming
layer
trench
semiconductor substrate
region
Prior art date
Application number
KR1020050034760A
Other languages
English (en)
Other versions
KR20060113826A (ko
Inventor
김호웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050034760A priority Critical patent/KR100675887B1/ko
Publication of KR20060113826A publication Critical patent/KR20060113826A/ko
Application granted granted Critical
Publication of KR100675887B1 publication Critical patent/KR100675887B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/0069—Other grinding machines or devices with means for feeding the work-pieces to the grinding tool, e.g. turntables, transfer means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/0076—Other grinding machines or devices grinding machines comprising two or more grinding tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B5/00—Machines or devices designed for grinding surfaces of revolution on work, including those which also grind adjacent plane surfaces; Accessories therefor
    • B24B5/18—Machines or devices designed for grinding surfaces of revolution on work, including those which also grind adjacent plane surfaces; Accessories therefor involving centreless means for supporting, guiding, floating or rotating work

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명인 반도체 소자의 트렌치 소자분리막 및 그 형성 방법은, 소자분리영역 및 소자분리영역에 의해 한정되는 활성영역을 갖는 반도체 기판과, 그리고 반도체 기판 내의 소자분리영역에서 구형으로 배치되는 트렌치 소자분리막을 포함한다.
공핍층, 리프레쉬, 펀치스루, 구형, 트렌치소자분리막

Description

반도체 소자의 트렌치 소자분리막 및 그 형성 방법{Trench isolation in semiconductor device and method of fabricating the same}
도 1은 종래기술에 따른 반도체 소자의 트렌치 소자분리막의 구조를 나타낸 단면도이다.
도 2 및 도 4는 본 발명의 실시예에 따른 반도체소자의 트렌치 소자분리막 및 그 형성 방법을 설명하기 위해 나타낸 단면도들이다.
-도면의 주요부분에 대한 부호의 설명-
200 : 반도체 기판 205 : 패드산화막
207 : 질화막 패턴 210 : 소자분리용 트렌치
215 : 트렌치 소자분리막 220 : 게이트산화막
230 : 게이트스택 260 : LDD구조의 소스/드레인영역
270 : 게이트스페이서막
본 발명은 트렌치 소자분리막 및 그 형성 방법에 관한 것으로써, 보다 상세하게는 반도체소자의 리프레쉬 특성을 향상시키기 위한 반도체소자의 트렌치 소자 분리막 및 그 형성 방법에 관한 것이다.
일반적으로 반도체 기판 상에 트랜지스터와 커패시터 등을 형성하는 공정에 있어서는, 반도체 기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다. 활성영역은 소자분리막(isolation layer)을 형성함으로써 정의된다. 소자분리막은 로코스(local oxidation of silicon) 소자분리막과 트렌치(trench) 소자분리막이 있다. 로코스 소자분리막은 반도체 기판에 산화막을 선택적으로 성장시킴으로써 이루어지고, 트렌치 소자분리막은 반도체 기판의 일부를 식각하여 트렌치를 형성한 다음, 트렌치 내부에 절연막을 매립함으로써 이루어진다.
그런데, 로코스 소자분리막은 반도체 기판에 성장된 산화막의 끝이 새부리(bird's beak) 모양과 같이 형성되는데, 새부리의 영역이 길어질수록 활성영역이 줄어들고 소자분리영역이 확장되어 소자의 집적도 저하를 가져오게 된다는 문제가 있다. 따라서, 최근에는 새부리 영역도 제거되고 채널 정지도핑이 필요 없어 활성영역이 좁아지는 현상이 없을 뿐 아니라, 작은 트렌치 영역 내에 산화막을 형성함으로써 소자 전체의 집적도를 향상시키는 효과가 있는 트렌치 소자분리막이 널리 사용되고 있다.
도 1은 종래기술에 따른 반도체소자의 트렌치 소자분리막의 구조를 나타낸 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(100) 내에 활성영역을 한정하는 트렌치 소자분리막(110)이 배치된다. 트렌치 소자분리막(110)은 절연막, 예컨대 산화막 으로 이루지며 상부면과 하부면 및 수직면을 가진다. 이와 같은 트렌치 소자분리막(110)에 의해 한정되는 활성영역 내에는 트랜지스터등의 소자가 배치될 수 있다. 도면에 나타낸 바와 같이, 트랜지스터의 경우를 예를 들면, 활성영역의 반도체 기판(100) 위에는 게이트스택(135)이 배치되며 게이트스택 측면에는 게이트스페이서막(141)이 배치된다. 그리고 게이트스택(135) 양측 반도체 기판(100) 내에는 LDD(Lightly Doped Drain)구조의 소스/드레인영역(170)이 배치된다. LDD구조의 소스/드레인영역(170)은, 드레인 연장영역(151) 및 깊은(deep) 드레인영역(152)을 포함하는 드레인영역(150)과, 소스 연장영역(161) 및 깊은 소스영역(162)를 포함하는 소스영역을 갖는다.
이와 같은 반도체소자의 트렌치 소자분리막(110)은, 앞서 설명한 바와 같이 반도체 기판(100) 내에 상부면과 하부면 및 수직면을 가지며 배치되기 때문에 경우에 따라서는 보다 좁은 면적으로 반도체 기판(100) 내에 배치되어 고집적화 되는 소자의 집적도를 향상킨다.
그러나, 트렌치 소자분리막(110)의 상부면과 하부면 및 수직면이 각각 접하면서 이루어지는 모서리부분('A')에 전계가 집중됨에 따라 항복전압(break voltage)이 낮아져 소자의 안정성이 저하된다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 소자의 전기적 특성을 향상시키기 위한 반도체 소자의 트렌치 소자분리막 구조를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 반도체 소자의 트렌치 소자분리막 구조를 형성하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트렌치 소자분리막은, 소자분리영역 및 상기 소자분리영역에 의해 한정되는 활성영역을 갖는 반도체 기판; 및 상기 반도체 기판 내의 상기 소자분리영역에서 구형으로 배치되는 트렌치 소자분리막을 포함하는 것을 특징으로 한다.
상기 트렌치 소자분리막은, 스핀온글래스로 이루어질 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체소자의 트렌치 소자분리막 형성 방법은, 반도체 기판 위에 패드산화막을 형성하는 단계; 상기 패드산화막 위에 트렌치 소자분리막 형성영역을 정의하는 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴을 식각마스크로 상기 패드산화막 및 반도체 기판을 일정깊이로 등방성 식각하여 구형의 소자분리용 트렌치를 형성하는 단계; 상기 마스크막 패턴을 제거하는 단계; 및 상기 구형의 소자분리용 트렌치 내부가 매립되도록 절연막을 형성하여 트렌치 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 절연막은 스핀온글래스를 사용하여 형성할 수 있다.
상기 등방성식각은, 불산, 불화암모늄, 질산 및 인산을 식각액으로 이용하여 수행할 수 있다.
본 발명에 있어서, 상기 트렌치 소자분리막을 형성하는 단계 이후에, 상기 트렌치 소자분리막이 형성된 반도체 기판 위에 게이트를 형성하는 단계; 상기 게이 트가 형성된 반도체 기판 내에 이온주입공정을 수행하여 저농도의 소스/드레인 연장영역을 형성하는 단계; 상기 게이트 측면에 게이트스페이서막을 형성하는 단계; 및 상기 게이트스페이서막이 형성된 반도체 기판 내에 이온주입공정을 수행하여 깊은 소스/드레인 영역을 형성하는 단계를 더 포함할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 4는 본 발명에 따른 반도체소자의 트렌치 소자분리막을 나타내 보인 단면도이다.
도 4를 참조하면, 소자분리영역에 의해 한정되는 활성영역을 갖는 반도체 기판(200)의 소자분리영역 내에 구형의 트렌치 소자분리막(215)이 배치된다. 트렌치 소자분리막(215)은 절연막, 즉 스핀온글래스(SOG; Spin On Glass)로 이루진다. 이와 같은 구형의 트렌치 소자분리막(215)에 의해 한정되는 활성영역 내에는 트랜지스터등의 소자가 배치될 수 있다. 도면에서 나타낸 바와 같이, 트랜지스터의 경우를 예를들면, 활성영역의 반도체 기판(200) 위에는 게이트스택(230)이 배치된다. 게이트스택(230) 측면에는 게이트스페이서막(270)이 배치된다. 그리고 게이트스택(230) 양측 반도체 기판(200) 내에는 LDD(Lightly Doped Drain)구조의 소스/드레인영역(260)이 배치된다. LDD구조의 소스/드레인영역(260)은 드레인 연장영역(241) 및 깊은 드레인영역(242)을 포함하는 드레인영역(240)과 소스 연장영역(251) 및 깊은 소스영역(252)을 포함하는 소스영역(250)을 갖는다.
이와 같은 구조에 있어서, 트렌치 소자분리막(215)은 구형으로 소자분리영역 내에 배치되기 때문에 기존의 트렌치 소자분리막에 비해 도면에서 'B'로 표시한 만큼 넓은 면적을 갖는다. 또한 트렌치 소자분리막(215)의 넓어진 면적 'B'에 의해서 LDD(Lightly Doped Drain)구조의 소스/드레인영역은 기존의 소스/드레인영역의 면적(W1)에 비해 작은 면적인 소스/드레인영역(W2)을 갖는다. 이와 같이 LDD(Lightly Doped Drain)구조의 소스/드레인영역이 감소되면 누설전류량이 감소하기 때문에 소자의 리프레쉬(refresh)특성을 향상시킬 수 있다. 또한 소스영역과 드레인영역의 공핍층이 드레인영역에 접하게 되어 특전전압을 가하지 않아도 전류가 흐르게 되는 펀치스루(punchthrough)현상을 개선할 수 있다.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체소자의 트렌치 소자분리막 형성 방법을 설명하기 위해 나타낸 단면도이다.
도 2를 참조하면, 먼저 반도체 기판(200) 위에 패드산화막(205)을 형성한다. 그리고 패드산화막(205) 위에 트렌치 소자분리막 형성영역을 정의하는 마스크막 패턴(207)으로 질화막 패턴을 형성한다. 이어서 마스크막 패턴(207)을 식각마스크로 패드산화막(205) 및 반도체 기판(200)을 순차적으로 등방성(isotropic) 식각, 예컨대 습식식각 하여 반도체 기판(200) 내에 구형의 소자분리용 트렌치(210)를 형성한다. 등방성식각은 불산(HF)용액, 불화암모늄(NH4F)용액, 질산(HNO3)용액 및 인산(H3PO4)용액으로 이루어진 그룹에서 선택된 하나의 용액 또는 둘 이상의 혼합 용액을 식각액으로 이용하여 수행한다. 이와 같이 등방성 식각을 이용하여 소자분리용 트렌치를 형성하기 때문에 구형의 소자분리용 트렌치(210)를 형성할 수 있다.
다음에 도 3을 참조하면, 구형의 소자분리용 트렌치(210)가 매립되도록 절연막을 형성하여 활성영역을 한정하는 트렌치 소자분리막(215)을 형성한다. 절연막은 스핀온글래스(SOG; Spin On Glass)를 사용하여 형성한다. 스핀온글래스는 식각공정을 수반하지 않으며 공극(Void)없이 소자분리용 트렌치(210)를 매립한다.
다음에 도 4를 참조하면, 질화막(207) 패턴 및 패드산화막(205)을 제거한 후 트렌치 소자분리막(215)이 형성된 반도체 기판(200)의 활성영역 위에 게이트산화막(220)을, 예컨대 산화막을 사용하여 형성하고, 그 위에 게이트도전막(미도시)을 형성한다. 다음에 게이트스택을 구성하는 금속실리사이드막(미도시)과 절연성 캡핑막(미도시)을 게이트도전막 위에 순차적으로 적층한 후에 패터닝 공정을 수행하여 게이트스택(230)을 형성한다. 게이트 도전막은 폴리실리콘막으로 형성할 수 있고, 금속실리사이드막은 텅스텐실리사이드막으로 형성할 수 있으며, 그리고 절연성 캡핑막은 질화막으로 형성할 수 있다.
다음에 저농도 소스/드레인 연장영역을 형성하기 위한 이온주입공정을 수행하여 저농도 구조의 드레인 연장영역(241)과 소스 연장영역(251)을 형성한다. 다음에 게이트스택(230) 측면에 식각 및 세정등의 후속공정으로부터 게이트스택(230)을 보호하기 위한 게이트스페이서막(260)을 형성하고, 고농도 소스/드레인을 형성하기 위한 이온주입공정을 수행하여 고농도의 깊은(deep) 드레인영역(242)과 소스영역(252)을 형성함으로써 LDD(Lightly Doped Drain)구조의 소스/드레인영역(260)을 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 트렌치 소자분리막 형성 방법에 따르면, 등방성 식각방법을 이용하여 활성영역의 반도체 기판 내에 구형의 소자분리용 트렌치를 형성한 다음, 스핀온글래스막으로 소자분리용 트렌치를 매립하여 활성영역을 한정하는 트렌치 소자분리막을 형성하였다. 이에 따라, 구형의 트렌치 소자분리막과 인접한 부분에 LDD구조의 소스/드레인 형성 면적이 감소됨으로써 누설전류로 인한 리프레쉬특성이 향상된다. 또한 드레인에 의한 공핍폭의 증가로 소스영역과 드레인영역의 공핍층이 드레인영역에 접하게 되어 특전전압을 가하지 않아도 전류가 흐르게 되는 펀치스루(punchthrough)현상이 개선되어 안정적이고 좋은 디램을 형성 할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리보호 범위에 속하는 것이다.

Claims (6)

  1. 소자분리영역 및 상기 소자분리영역에 의해 한정되는 활성영역을 갖는 반도체 기판; 및
    상기 반도체 기판 내의 상기 소자분리영역에서 구형으로 배치되며, 스핀온글래스로 이루어지는 트렌치 소자분리막을 포함하는 것을 특징으로 하는 반도체소자의 트렌치 소자분리막.
  2. 삭제
  3. 반도체 기판 위에 패드산화막을 형성하는 단계;
    상기 패드산화막 위에 트렌치 소자분리막 형성영역을 정의하는 마스크막 패턴을 형성하는 단계;
    상기 마스크막 패턴을 식각마스크로 상기 패드산화막 및 반도체 기판을 일정깊이로 등방성 식각하여 구형의 소자분리용 트렌치를 형성하는 단계;
    상기 마스크막 패턴을 제거하는 단계; 및
    스핀온글래스를 이용하여 상기 구형의 소자분리용 트렌치 내부가 매립되도록 절연막을 형성해 트렌치 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 트렌치 소자분리막 형성 방법.
  4. 삭제
  5. 제3항에 있어서,
    상기 등방성식각은, 불산, 불화암모늄, 질산 및 인산으로 이루어진 그룹에서 선택된 하나의 용액 또는 둘 이상의 혼합 용액을 식각액으로 이용하여 수행하는 것을 특징으로 하는 반도체소자의 트렌치 소자분리막 형성 방법.
  6. 제3항에 있어서,
    상기 트렌치 소자분리막을 형성하는 단계 이후에, 상기 트렌치 소자분리막이 형성된 반도체 기판 위에 게이트를 형성하는 단계;
    상기 게이트가 형성된 반도체 기판 내에 이온주입공정을 수행하여 저농도의 소스/드레인 연장영역을 형성하는 단계;
    상기 게이트 측면에 게이트스페이서막을 형성하는 단계; 및
    상기 게이트스페이서막이 형성된 반도체 기판 내에 이온주입공정을 수행하여 깊은 소스/드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 트렌치 소자분리막 형성 방법.
KR1020050034760A 2005-04-26 2005-04-26 반도체 소자의 트렌치 소자분리막 및 그 형성 방법 KR100675887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050034760A KR100675887B1 (ko) 2005-04-26 2005-04-26 반도체 소자의 트렌치 소자분리막 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050034760A KR100675887B1 (ko) 2005-04-26 2005-04-26 반도체 소자의 트렌치 소자분리막 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20060113826A KR20060113826A (ko) 2006-11-03
KR100675887B1 true KR100675887B1 (ko) 2007-02-02

Family

ID=37651822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050034760A KR100675887B1 (ko) 2005-04-26 2005-04-26 반도체 소자의 트렌치 소자분리막 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR100675887B1 (ko)

Also Published As

Publication number Publication date
KR20060113826A (ko) 2006-11-03

Similar Documents

Publication Publication Date Title
KR100618861B1 (ko) 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
KR101057651B1 (ko) 반도체 소자의 제조방법
KR100745917B1 (ko) 반도체 소자의 제조 방법
JP2005252268A (ja) ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
KR100378839B1 (ko) 반도체 장치 및 그 제조 방법
KR100920045B1 (ko) 반도체 소자 및 그의 제조방법
KR101809463B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100718248B1 (ko) 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
KR100920046B1 (ko) 반도체 소자 및 그의 제조방법
KR20070056749A (ko) 개선된 리프레쉬 특성을 가지는 리세스 채널 트랜지스터제조 방법
KR20060042460A (ko) 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
KR100675887B1 (ko) 반도체 소자의 트렌치 소자분리막 및 그 형성 방법
KR100733685B1 (ko) 반도체 소자의 트렌치 형성 방법
CN113345805B (zh) 半导体器件的制作方法及半导体器件
US20240006230A1 (en) Shallow trench isolation structure with nitride pullback by implantation treatment
KR20080087253A (ko) 리세스 게이트 전극 형성 방법
KR100467024B1 (ko) 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법
KR101012438B1 (ko) 반도체 소자의 제조방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100755058B1 (ko) 스텝게이트를 갖는 반도체소자 및 그 제조방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100606952B1 (ko) 반도체 소자의 트랜지스터 형성방법
JP2005032997A (ja) シャロートレンチ分離構造を有する半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee