KR20060042460A - 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 - Google Patents

반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 Download PDF

Info

Publication number
KR20060042460A
KR20060042460A KR1020040091044A KR20040091044A KR20060042460A KR 20060042460 A KR20060042460 A KR 20060042460A KR 1020040091044 A KR1020040091044 A KR 1020040091044A KR 20040091044 A KR20040091044 A KR 20040091044A KR 20060042460 A KR20060042460 A KR 20060042460A
Authority
KR
South Korea
Prior art keywords
recess
forming
semiconductor substrate
spacer
film
Prior art date
Application number
KR1020040091044A
Other languages
English (en)
Inventor
김병서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040091044A priority Critical patent/KR20060042460A/ko
Publication of KR20060042460A publication Critical patent/KR20060042460A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Abstract

반도체소자의 리세스 채널을 갖는 트랜지스터 제조 방법을 제공한다. 이 방법은 반도체 기판 상에 요부를 갖는 마스크 패턴을 형성하는 것을 구비한다. 요부의 가장자리 영역에 해당하는 기판을 먼저 제 1 깊이로 식각하고, 이어서 요부 내의 기판을 전면 식각하여 가장자리에 비해 중앙부가 상측으로 돌출된 저부를 갖는 제 2 깊이의 리세스를 형성한다. 리세스 내벽에 게이트 절연막을 형성하고, 리세스를 매립하는 게이트 전극을 게이트 절연막 상에 형성한다.
트랜지스터, 리세스 채널, 희생막, 스페이서막, 요부, 돌출부

Description

반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법{Method for manufacturing a transistor having a recess channel}
도 1 은 종래의 리세스 채널을 갖는 트랜지스터 형성 방법에서 발생되는 문제를 설명하기 위한 수직단면도이다.
도 2 내지 도 10은 본 발명의 바람직한 실시 예에 따른 리세스 채널을 갖는트랜지스터 형성방법을 설명하기 위한 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 리세스된 채널을 갖는 트랜지스터를 형성하는 방법에 관한 것이다.
반도체 소자의 집적도가 증가하면서 트랜지스터의 크기가 점차 작아질 것이 요구되어 왔다. 따라서, 종래의 트랜지스터는 소오스와 드레인 간의 채널의 길이가 점점 감소해져 소오스와 드레인의 공핍 영역이 채널속으로 침투하므로써 유효 채널 길이가 줄어들고, 문턱전압(threshold voltage)이 감소하여 트랜지스터에서 게이트 제어의 기능이 상실되는 숏채널 효과(short channel effect)가 발생하게 된다. 이에 따라 접합누설전류와 리프레쉬 같은 반도체 소자의 전기적 특성을 만족시키는데 한계에 이르고 있다. 한편, 도 1에 보이는 것처럼 솟채널 효과를 감소시키기 위한 방법으로 유효채널을 증가시키기 위하여 반도체 기판(1)을 식각하여 형성된 저부와 측부로 이루어진 리세스(3)에 게이트 절연막(5)과 게이트 전극(7)을 형성하고 소오스/드레인(9)을 기판(1)에 형성한 리세스 채널을 갖는 트랜지스터 (recessed channel transistor)가 제안되고 있다. 하지만, 반도체 장치의 집적도가 증가함에 따라 상기 리세스(3)의 폭은 좁아지게 되고 트랜지스터의 채널로 기여하는 소오스/드레인(9)의 사이의 상기 리세스(3)의 저부의 폭(d)도 함께 좁아지게 되어 트랜지스터의 유효 채널 길이가 줄어들며 이에 따라 숏채널 효과 등과 같은 트랜지스터의 전기적 특성 및 신뢰성의 저하 문제가 야기될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 바와 같은 전기적 특성열화 및 신뢰성 저하를 줄이기 위한 리세스 채널을 갖는 트랜지스터 제조 방법에 관한 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 반도체 기판상에 요부를 갖는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 측벽에 스페이서를 형성하는 단계; 상기 요부을 매립하는 희생막을 형성하는 단계; 상기 스페이서를 선택적으로 제거하고 상기 반도체 기판을 제1 깊이로 식각하는 단계; 상기 희생막을 제거하고 상기 반도체 기판을 상기 제 1 깊이 보다 깊은 제 2 깊이로 식각하여 그 저부가 상부로 돌출된 부위를 갖는 리세스를 형성하는 단계; 상기 리세스의 내벽에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 상기 리세스를 매립하는 게이트 전극을 형성하는 단계를 구비한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당 업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 2 내지 도 10은 본 발명의 바람직한 실시예에 따른 리세스 채널을 갖는 트랜지스터 형성 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 소자 분리막(미도시)에 의해 정의된 활성영역의 반도체 기판(10) 상에 패드 산화막(12) 및 하드 마스크 막(14)을 순차적으로 적층한다. 상기 패드 산화막(12)은 MTO(Medium Temperature Oxide) 막으로 약 100Å 내지 500Å정도의 두께를 갖도록 형성되고, 상기 하드 마스크막(14)은 약 300Å 내지 1000Å 정도 두께로 화학 기상 증착(Chemical Vapor Deposition: CVD) 방법을 사용하여 실리콘 산질화막(SiON)으로 형성할 수 있다. 한편 상기 패드 산화막(12)을 형성한 후에 상기 반도체 기판에 트랜지스터의 문턱전압 조절용 불순물로서 B 또는 BF2이온들을 10 내지 50KeV의 에너지를 이용하여 1×1012 내지 5×1014 ions/cm2 의 도우즈로 주입 할 수 있다.
도 3을 참조하면, 상기 반도체 기판에 포토레지스트 마스크 패턴(미도시)를 식각 마스크로 사용하여 상기 하드 마스크막(14) 및 패드 산화막(12)을 연속적으로 패터닝하여 상기 반도체기판(10)의 소정영역을 노출시키는 요(凹)부(16)를 갖는 하드 마스크막 패턴(14a) 및 패드 산화막 패턴(12a)으로 이루어진 리세스 용 마스크 패턴(15)을 형성한다. 이어서 상기 포토레지스트 마스크 패턴을 제거한다.
한편, 상기 하드 마스크막(14) 만을 식각하여 상기 패드 산화막(12)을 노출시키는 하드 마스크막 패턴(14a) 만을 형성할 수 있다. 즉, 상기 패드 산화막 패턴(12a)을 형성하기 위한 식각공정은 생략할 수 있다.
도 4를 참조하면, 상기 마스크 패턴(15)의 측벽, 즉 상기 요부(16)의 측벽상에 스페이서(18)를 형성한다. 상기 스페이서(18)는 상기 요부(16)를 갖는 상기 마스크 패턴(15)이 형성된 반도체 기판(10) 전면에 상기 하드 마스크막 패턴(14a)에 대하여 식각 선택비를 갖는 스페이서 절연막, 예를 들어 실리콘 산화막을 일정 두께로 증착하고 에치백하여 형성한다. 도 3에서 상기 패드 산화막 패턴(12a)을 형성하기 위한 식각 공정을 생략하는 경우에, 상기 패드 산화막(12)은 상기 스페이서 절연막을 에치백하는 동안 식각되어 상기 반도체기판(10)을 노출시킬 수 있다. 상기 스페이서(18)는 상기 요부(16)의 가장자리 부분을 덮는다.
도 5를 참조하면, 상기 스페이서(18)가 형성된 요부(16)를 매립하는 희생막(20)을 형성한다. 상기 희생막(20)은 상기 스페이서(18) 및 상기 하드 마스크막 패턴(14a)에 대하여 식각 선택비를 갖는 물질막, 예를 들어 실리콘게르마늄(Si-Ge)으 로 형성할 수 있다. 상기 희생막(20)은 상기 실리콘게르마늄(Si-Ge)막을 상기 요부(16)를 매립하도록 상기 반도체 기판(10) 상에 형성하고, 계속해서 에치백 공정, 또는 화학 기계적 연마(chemical mechanical polishing:CMP)법을 사용하여 상기 하드 마스크 패턴(14a)의 상부면이 노출될 때까지 상기 실리콘게르마늄(Si-Ge)막을 평탄화하여 형성한다. 추가로 에치백 공정을 더 진행하여 상기 희생막(20)을 상기 요부(16) 내로 더 리세스시킬 수 있다. 이 경우에, 도 5에 도시된 바와 같이 상기 스페이서(18)의 상부 측벽이 노출될 수 있다.
도 6을 참조하면, 상기 스페이서(18)를 선택적으로 제거하여 상기 요부(16)의 가장자리부에 해당하는 상기 반도체 기판(10)을 노출시킨다. 상기 스페이서(18)는 습식식각 공정에 의해 제거될 수 있다. 상기 하드마스크막 패턴(14a) 및 상기 희생막(20)은 상기 스페이서(18)에 대하여 식각 선택비를 가지므로 상기 스페이서(18)를 선택적으로 제거하는 것이 가능하다. 한편, 상기 스페이서(18)가 산화막일 경우에는 HF용액을 사용하여 습식식각하며 상기 스페이서(18)를 제거할 때 상기 패드산화막 패턴(12a)의 일부도 함께 제거될 수 있다. 상기 노출된 반도체 기판(10)을 상기 마스크 패턴(15)과 상기 희생막(20)을 식각 마스크로 사용하여 제 1 깊이, 예를 들어 100Å 내지 800Å의 깊이로 식각한다. 그 결과, 상기 반도체 기판(10) 내에 서로 이격된 제1 및 제2 덴트들(D1, D2)이 형성된다.
도 7을 참조하면, 상기 요부(16) 내에 형성된 상기 희생막(20)을 선택적으 로 제거하여 상기 제1 및 제2 덴트들(D1, D2) 사이의 상기 반도체기판(10)을 노출시킨다. 상기 희생막(20)은 상기 하드 마스크막 패턴(14a)에 대하여 식각 선택비를 가지므로 선택적으로 제거 가능하다. 상기 희생막(20)이 실리콘게르마늄(Si-Ge)막인 경우에 상기 희생막(20)은 초이온수 및 폴리 에천트의 혼합용액을 사용하여 선택적으로 제거할 수 있다. 이때, 상기 폴리 에천트는 질산, 불산 및 초산의 혼합용액이고, 상기 초이온수에 대한 상기 폴리 에천트의 부피비는 20% 내지 50%이다. 이와 같이 상기 희생막(20), 즉 실리콘 게르마늄막(Si-Ge)을 상기 초이온수 및 상기 폴리 에천트의 혼합용액을 사용하여 제거하면, 상기 실리콘게르마늄(Si-Ge)막을 제거하는 동안 상기 반도체 기판(10)이 손상되는 것을 방지할 수 있다.
계속해서, 상기 희생막(20)이 제거되어 상기 요부(16) 내에 노출된 반도체 기판(10)을 상기 마스크 패턴(15)을 식각 마스크로 사용하여 제 2 깊이, 예를 들어 500Å 내지 2000Å의 깊이로 이방성으로 전면 식각하여 상기 반도체기판(10) 내에 리세스(22)를 형성한다. 그 결과, 상기 리세스(22)의 바닥면은 도 7에 도시된 바와 같이 기판의 상부를 향하여 돌출된 볼록 형상의 표면을 갖는 중앙부(24)를 갖도록 형성된다. 이는 상기 요부(16)의 가장자리 영역에 해당하는 상기 반도체 기판(10)이 먼저 제 1 깊이로 식각되어 상기 희생막(20)에 의해 보호된 상기 반도체 기판(10)과 단차를 가짐으로 상기 반도체 기판(10)의 전면 식각 시에 결과적으로 상기 리세스(22)의 깊이는 영역에 따라 차이가 나기 때문이다. 따라서 상기 리세스(22)의 바닥면은 상기 돌출된 중앙부(24)와 상기 중앙부(24)에 비해 상대적으로 더 리세스된 가장자리부(25)를 갖도록 형성된다. 즉, 상기 리세스(22)의 저부의 가장자리부(25)가 상기 반도체기판(10)의 상부면으로부터 500Å 내지 2000Å의 깊이를 가질 때 상기 리세스(22)의 저부의 중앙부(24)는 상기 반도체 기판(10)의 상부면으 로부터 400Å 내지 1200Å의 깊이를 가질 수 있다. 따라서 후속 공정에서 형성되는 소오스와 드레인 사이의 유효채널 길이가 종래기술의 리세스 채널 길이보다도 상기 상부로 돌출된 중앙부(24) 영역에 의해 증가될 수 있다. 한편, 상기 리세스(22)가 형성된 반도체 기판(10)에 습식식각에 의한 등방성 식각을 진행하여 상기 리세스(22) 내의 각이 진 모서리부 들을 라운딩시킬 수 있다.
도 8을 참조하면, 상기 하드 마스크막 패턴(14a)과 패드산화막 패턴(12a)들을 제거하고 상기 리세스(22)를 갖는 반도체 기판(10) 상에 게이트 절연막(30)을 형성한다. 상기 게이트 절연막(30)은 상기 반도체 기판(10)을 열산화시켜 형성할 수 있다. 상기 게이트 절연막(30) 상에 하부 도전막(32)을 형성하여 상기 게이트 절연막(30)으로 둘러 싸여진 상기 리세스(22)를 매립한다. 상기 하부 도전막(32)으로는 우수한 단차 도포성을 갖는 물질, 예를 들어 도핑된 폴리실리콘막으로 형성할 수 있다. 이어서 화학 기계적 연마(chemical mechanical polishing:CMP) 기술을 활용하여 하부 도전막을 평탄화시킨다. 상기 평탄화된 하부 도전막(32) 상부에 상부 도전막(34)과 캡핑막(36)을 적층한다. 상기 상부 도전막(34)은 금속 실리사이드막, 예를 들어 텅스텐 실리사이드막으로 형성할 수 있다. 상기 캡핑막(36)은 실리콘 질화막일 수 있다.
도 9를 참조하면, 상기 캡핑막(36)과 상부도전막(34) 및 하부도전막(32)을 차례로 패터닝하여 캡핑막 패턴(36a)과 상부도전막 패턴(34a) 및 하부도전막 패턴(32a)들을 형성한다. 여기서 상기 상부도전막 패턴(34a)과 상기 하부도전막 패턴(32a)은 게이트 전극(40)을 구성한다. 이어서 상기 캡핑막 패턴(36a)을 이온주입 마스크로 사용하여 상기 반도체 기판(10)에 저농도 불순물 이온들, 예를 들어 N형의 저농도 불순물 이온들을 주입하여 저농도 불순물 도핑영역(42)을 형성할 수 있다.
도 10을 참조하면, 상기 게이트 전극(40)을 갖는 반도체 기판(10) 전면에 게이트 스페이서 용 절연막을 증착하고 전면 식각하여 상기 게이트 전극(40)의 측벽에 게이트 스페이서(44)을 형성한다. 상기 게이트 스페이서 용 절연막(44)은 실리콘 질화막 또는 실리콘 산화막으로 형성할 수 있다. 상기 캡핑막 패턴(36a)과 게이트 스페이서(44)를 이온주입 마스크로 사용하여 상기 반도체 기판(10)에 고농도 불순물 이온들, 예를 들어 N형의 고농도 불순물 이온들을 주입하여 고농도 불순물 도핑 영역(46)을 형성할 수 있다. 따라서, 상기 저농도 불순물 도핑영역(42)과 상기 고농도 불순물 도핑 영역(46)을 갖는 소오스 영역(50) 및 드레인 영역(60)들이 형성된다. 결국, 상기 리세스(22)의 저부의 중앙부(24)가 돌출되므로써 상기 소오스 영역(50)과 드레인 영역(60) 사이의 리세스 채널 길이는 종래 기술에 비해 증가될 수 있다.
상술한 바와 같이 본 발명에 따르면, 가장자리에 비해 중앙부가 상부로 돌출된 저부를 갖는 리세스를 형성하므로써 트랜지스터의 유효채널 길이를 증가시킬 수 있다. 따라서, 트랜지스터의 숏채널 효과를 억제할 수 있어 트랜지스터의 전기적 특성 및 신뢰성을 개선시킬 수 있다.

Claims (7)

  1. 반도체 기판 상에 요부를 갖는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 측벽에 스페이서를 형성하는 단계; 상기 요부를 매립하는 희생막을 형성하는 단계; 상기 스페이서를 선택적으로 제거하고 상기 반도체 기판을 제 1 깊이로 식각하는 단계; 상기 희생막을 제거하고 상기 반도체 기판을 상기 제 1 깊이보다 깊은 제 2 깊이로 식각하여 그 저부가 상부로 돌출된 부위를 갖는 리세스를 형성하는 단계; 상기 리세스의 내벽에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 상기 리세스를 매립하는 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
  2. 제 1 항에 있어서,
    상기 마스크 패턴을 형성하는 단계는 상기 반도체 기판 상에 패드 산화막 및 하드 마스크막을 순차적으로 적층하고, 상기 하드 마스크막이 형성된 반도체 기판 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 하드 마스크막과 상기 패드 산화막을 식각하여 상기 반도체 기판을 노출시키는 상기 요부를 갖는 하드마스크막 패턴과 패드 산화막 패턴을 형성하는 것을 구비하는 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
  3. 제 1 항에 있어서,
    상기 스페이서를 형성하는 단계는 상기 요부를 갖는 상기 마스크 패턴이 형성된 상기 반도체 기판 상에 일정두께로 스페이서 절연막을 증착하고, 상기 스페이서 절연막을 에치백하여 상기 마스크 패턴의 측벽 상에 상기 스페이서 절연막을 남기는 것을 구비하는 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
  4. 제 3 항에 있어서,
    상기 스페이서 절연막은 실리콘 산화막인 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
  5. 제 1 항에 있어서,
    상기 희생막을 형성하는 단계는 상기 스페이서가 형성된 상기 반도체 기판 상에 상기 스페이서에 대하여 식각 선택비를 갖는물질막으로 상기 요부를 매립하도록 형성하고, 상기 물질막을 평탄화하는 것을 구비하는 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
  6. 상기 5항에 있어서,
    상기 스페이서에 대하여 식각 선택비를 갖는 물질막은 실리콘게르마늄(Si-Ge)막인 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
  7. 상기 1항에 있어서,
    상기 리세스의 상기 돌출된 부위는 상기 리세스의 저부의 중앙부에 위치하도록 형성되는 것을 특징으로 하는 리세스 채널을 갖는 트랜지스터 형성방법.
KR1020040091044A 2004-11-09 2004-11-09 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 KR20060042460A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040091044A KR20060042460A (ko) 2004-11-09 2004-11-09 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091044A KR20060042460A (ko) 2004-11-09 2004-11-09 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR20060042460A true KR20060042460A (ko) 2006-05-15

Family

ID=37148324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091044A KR20060042460A (ko) 2004-11-09 2004-11-09 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR20060042460A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596807B1 (ko) * 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성방법
KR100668741B1 (ko) * 2005-11-10 2007-01-29 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 형성 방법
KR100729364B1 (ko) * 2006-05-18 2007-06-15 삼성전자주식회사 리세스된 채널 영역을 갖는 반도체 장치 및 그 제조 방법
KR100909763B1 (ko) * 2006-07-27 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
WO2019005001A1 (en) * 2017-06-27 2019-01-03 Intel Corporation DETERMINING THE TRENCH ISOLATION PROFILE FOR III-N DEVICE COMPONENTS
CN113471201A (zh) * 2021-07-02 2021-10-01 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
WO2023272875A1 (zh) * 2021-07-02 2023-01-05 长鑫存储技术有限公司 半导体结构及其制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596807B1 (ko) * 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성방법
KR100668741B1 (ko) * 2005-11-10 2007-01-29 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 형성 방법
KR100729364B1 (ko) * 2006-05-18 2007-06-15 삼성전자주식회사 리세스된 채널 영역을 갖는 반도체 장치 및 그 제조 방법
US7626230B2 (en) 2006-05-18 2009-12-01 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US7825461B2 (en) 2006-05-18 2010-11-02 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US8012829B2 (en) 2006-05-18 2011-09-06 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR100909763B1 (ko) * 2006-07-27 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
WO2019005001A1 (en) * 2017-06-27 2019-01-03 Intel Corporation DETERMINING THE TRENCH ISOLATION PROFILE FOR III-N DEVICE COMPONENTS
CN113471201A (zh) * 2021-07-02 2021-10-01 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
WO2023272787A1 (zh) * 2021-07-02 2023-01-05 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
WO2023272875A1 (zh) * 2021-07-02 2023-01-05 长鑫存储技术有限公司 半导体结构及其制作方法
CN113471201B (zh) * 2021-07-02 2024-03-29 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Similar Documents

Publication Publication Date Title
KR100282452B1 (ko) 반도체 소자 및 그의 제조 방법
US6069058A (en) Shallow trench isolation for semiconductor devices
KR20000075409A (ko) 티(ｔ)형 소자분리막 형성방법, 이를 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 티(ｔ)형 소자분리막을 가지는 반도체 소자
US7265011B2 (en) Method of manufacturing a transistor
US20080079071A1 (en) Semiconductor device for preventing reciprocal influence between neighboring gates and method for manufacturing the same
US6815300B2 (en) Method for manufacturing semiconductor device having increased effective channel length
US20080032483A1 (en) Trench isolation methods of semiconductor device
US8378395B2 (en) Methods of fabricating field effect transistors having protruded active regions
US7569480B2 (en) Semiconductor devices and methods of fabricating the same
US20020090787A1 (en) Self-aligned elevated transistor
KR100718248B1 (ko) 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
KR100681286B1 (ko) 리세스된 채널을 갖는 반도체 장치의 제조 방법
KR20060042460A (ko) 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법
US6569737B2 (en) Method of fabricating a transistor in a semiconductor device
KR20040013529A (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
US7279741B2 (en) Semiconductor device with increased effective channel length and method of manufacturing the same
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR100521451B1 (ko) 모스 전계효과 트랜지스터의 트랜치 아이솔레이션막 형성방법
KR100724473B1 (ko) 실리콘 산화막으로 격리된 소오스/드레인 형성방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR20010018687A (ko) 반도체장치의 제조방법
KR20060046909A (ko) 리세스 채널을 갖는 트랜지스터 제조방법
JP2000150870A (ja) 半導体装置およびその製造方法
KR100606952B1 (ko) 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination