CN113471201A - 半导体结构及其形成方法、存储器 - Google Patents

半导体结构及其形成方法、存储器 Download PDF

Info

Publication number
CN113471201A
CN113471201A CN202110750964.8A CN202110750964A CN113471201A CN 113471201 A CN113471201 A CN 113471201A CN 202110750964 A CN202110750964 A CN 202110750964A CN 113471201 A CN113471201 A CN 113471201A
Authority
CN
China
Prior art keywords
channel
sacrificial layer
forming
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110750964.8A
Other languages
English (en)
Other versions
CN113471201B (zh
Inventor
宛伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110750964.8A priority Critical patent/CN113471201B/zh
Priority to PCT/CN2021/106500 priority patent/WO2023272787A1/zh
Priority to US17/486,696 priority patent/US20230005929A1/en
Publication of CN113471201A publication Critical patent/CN113471201A/zh
Application granted granted Critical
Publication of CN113471201B publication Critical patent/CN113471201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例公开了一种半导体结构及其形成方法、存储器。其中，半导体结构，包括：衬底；沟道，位于所述衬底内，所述沟道内用于形成栅极结构；凸部，设于所述沟道的内壁。本申请实施例能够增大沟道长度、解决短沟道效应。

Description

半导体结构及其形成方法、存储器
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体结构及其形成方法、存储器。
背景技术
本申请对于背景技术的描述属于与本申请相关的相关技术，仅仅是用于说明和便于理解本申请的申请内容，不应理解为申请人明确认为或推定申请人认为是本申请在首次提出申请的申请日的现有技术。
动态随机存储器(Dynamic Random Access Memory，简称:DRAM)是一种广泛应用于手机、电脑、汽车等电子产品中的半导体存储器。DRAM制程的难易与尺寸有关，尺寸越来越小，难度也越来越大。未来DRAM制程技术将在10-15nm左右，这对产品电性要求非常严格。DRAM有源区的栅极采用埋入式，埋入式栅极一般尺寸小，尺寸越小越容易出现短沟道效应。
当金属氧化物半导体场效应管的导电沟道长度降低到十几纳米、甚至几纳米量级时，晶体管会出现阈值电压减小，这是因为当沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小。
发明内容
本申请实施例提供了一种半导体结构及其形成方法、存储器，能够增大沟道长度、解决短沟道效应。
第一方面，本申请实施例提供了一种半导体结构，包括：
衬底；
沟道，位于所述衬底内，所述沟道内用于形成栅极结构；
凸部，设于所述沟道的内壁。
可选实施例中，所述凸部包括设于所述沟道的底壁的第一凸部，所述第一凸部与所述沟道的两侧壁之间分别形成浅沟槽。
可选实施例中，所述第一凸部为至少两个，至少两个所述第一凸部在垂直于所述沟道的两侧壁的方向上间隔设置。
可选实施例中，所述凸部包括设于所述沟道的侧壁的第二凸部，所述沟道的至少一个侧壁设有所述第二凸部。
可选实施例中，每一侧壁上的所述第二凸部为至少两个，每一侧壁上的至少两个所述第二凸部在所述沟道的深度方向上间隔设置。
可选实施例中，所述沟道的两个侧壁分别设有所述第二凸部，所述沟道的两个侧壁上的所述第二凸部相对设置。
可选实施例中，所述第一凸部凸出于所述沟道的底壁10-30nm，所述第一凸部的宽度为5-10nm。
可选实施例中，所述第二凸部凸出于所述沟道的侧壁2-6nm，所述第二凸部在所述沟道深度方向的尺寸为20-60nm；所述第二凸部距离所述衬底表面10-60nm。
第二方面，本申请实施例提供了一种半导体结构的形成方法，包括：
提供衬底；
在所述衬底上形成沟道；
在所述沟道的内壁上形成凸部。
可选实施例中，在所述沟道的内壁上形成凸部包括：
在所述沟道的底壁上形成第一凸部，所述第一凸部与所述沟道的两侧壁之间分别形成浅沟槽。
可选实施例中，在所述沟道的内壁上形成凸部包括：
在所述沟道的至少一个侧壁上形成第二凸部。
可选实施例中，在所述沟道的底壁上形成第一凸部包括：
在所述沟道的内壁形成一层第一牺牲层；
去除底部的所述第一牺牲层，露出所述沟道的底壁；
在所述露出的所述底壁形成第一延伸层；
去除部分所述第一延伸层，使剩余的所述第一延伸层凸出于所述沟道的底壁第一高度；
去除所述第一牺牲层。
可选实施例中，去除底部的所述第一牺牲层，露出所述沟道的底壁，包括：
间隔去除底部的所述第一牺牲层，使所述第一牺牲层在垂直于所述沟道的两侧壁的方向上间隔形成至少两个露出所述沟道的底壁的缺口。
可选实施例中，在所述沟道的底壁上形成第一凸部之后，还包括：
在所述沟道的底部形成第二高度的第二牺牲层，所述第二高度大于所述第一高度；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使沟道侧壁剩余的所述第二延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除第二牺牲层。
可选实施例中，在所述沟道的底壁上形成第一凸部之后，还包括：
在所述沟道的底部形成第二高度的第二牺牲层，所述第二高度大于所述第一高度；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使所述沟道的侧壁剩余的所述第二延伸层沿所述沟道的深度方向的尺寸达到设计尺寸；
在所述沟道内的第二牺牲层上形成第三牺牲层，使填充于所述沟道内的所述第三牺牲层覆盖剩余的所述第二延伸层；
在所述沟道内壁形成第三延伸层；
去除底部的所述第三延伸层，露出所述第三牺牲层，以及去除侧壁上的部分所述第三延伸层，使沟道侧壁剩余的所述第三延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除第三牺牲层和第二牺牲层。
可选实施例中，在所述沟道的至少一个侧壁上形成第二凸部包括：
在所述沟道的底部形成第三高度的第二牺牲层；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使沟道侧壁剩余的所述第二延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除第二牺牲层。
在所述沟道的至少一个侧壁上形成第二凸部包括：
在所述沟道的底部形成第三高度的第二牺牲层；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使所述沟道的侧壁剩余的所述第二延伸层沿所述沟道的深度方向的尺寸达到设计尺寸；
在所述沟道内形成第三牺牲层，使填充于所述沟道内的所述第三牺牲层覆盖剩余的所述第二延伸层；
在所述沟道内壁形成第三延伸层；
去除底部的所述第三延伸层，露出所述第三牺牲层，以及去除侧壁上的部分所述第三延伸层，使沟道侧壁剩余的所述第三延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除所述第三牺牲层和所述第二牺牲层。
第三方面，本申请实施例提供了一种存储器，其包括上述任一实施例所述的半导体结构。
本申请实施例提供一种半导体结构，该半导体结构包括衬底，衬底内部具有沟道，所述沟道用于形成埋入式栅极结构，在沟道的内壁上形成有凸部。在沟道深度不变的条件下，凸部能够增加沟道长度，在满足小尺寸的发展方向的同时，解决了短沟道效应，从而解决由于短沟道效应引起的阈值电压降低等问题，进一步提高了器件的稳定性以及电学性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图6分别示出了本申请实施例的半导体结构的不同实施例的剖面结构示意图；
图7至图25示出了本申请实施例的半导体结构形成过程中各阶段的剖面结构示意图；
图26示出了本申请实施例的半导体结构的形成方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
如图1至图6所示，本申请实施例提供了一种半导体结构，包括：
衬底100；
沟道105，位于衬底100内，沟道105内用于形成栅极结构；
凸部，设于沟道105的内壁。
本申请实施例提供一种半导体结构，该半导体结构包括衬底，衬底内部具有沟道，沟道用于形成埋入式栅极结构，在沟道的内壁上形成有凸部。在沟道深度不变的条件下，凸部能够增加沟道长度，在满足小尺寸的发展方向的同时，解决了短沟道效应，从而解决由于短沟道效应引起的阈值电压降低等问题，进一步提高了器件的稳定性以及电学性能。
具体来说，参见图1，衬底100可以是但不限于硅衬底。例如，衬底100所采用的的材料是硅晶体、锗晶体、绝缘体上硅结构、硅上外延层结构、化合物半导体、合金半导体中的任意一种或几种混合物。其中，化合物半导体为碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、镝化铟中的任意一种或几种混合物，合金半导体为SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP中的任意一种或几种混合物。本具体实施方式以衬底100为硅衬底为例进行说明。
衬底100中还具有隔离区101。衬底100的表面具有氧化层102和SIN层103。
本申请实施例中，凸部设于沟道105的内壁。沟道105的内壁包括底壁和侧壁。图2和图3分别示出了凸部设于底壁的半导体结构的实施例。参见图2和图3，凸部可以是仅设于沟道105的底壁。或者，图4和图5分别示出了凸部设于侧壁的半导体结构的实施例。参见图4和图5，凸部也可以是仅设于沟道105的侧壁。再或者，图1和图6分别示出了凸部设于侧壁和底壁的半导体结构的实施例。参见图1和图6，也可以是沟道105的底壁和侧壁均设于凸部。
本申请实施例中，凸部的数量也不做具体限定。例如，参见图1和图2，底壁上的凸部可以是一个。或者，参见图3和图6，底壁上的凸部也可以是间隔设置的多个。同样，参见图1和图4，侧壁上的凸部可以是一个，或者，参见图5和图6，侧壁上的凸部也可以是多个。沟道105的内壁的一个壁面(例如底壁或侧壁)上凸部是多个时，多个凸部间隔设置。凸部之间的间距可以相等。一些实施例中，参见图1至图3和图6，凸部包括设于沟道105的底壁的第一凸部170，第一凸部170与沟道105的两侧壁之间分别形成浅沟槽。在沟道105的深度不变化的条件下，设于底壁的第一凸部170能够使沟道长度增加两个第一凸部170的高H2。
一些实施例中，参见图3和图6，第一凸部170为至少两个。一个第一凸部170能够使沟道长度增加两个第一凸部170的高H2，每增设一个第一凸部170，就可以使沟道长度增加两个第一凸部170的高H2，第一凸部170设置为多个时，能够在不增加沟道深度的同时，更大限定的增加沟道长度。至少两个第一凸部170在垂直于沟道的两侧壁的方向上间隔设置。至少两个第一凸部170可以是等间距设置。示例性实施例中，侧壁与相邻的第一凸部170之间的距离和相邻两个第一凸部170之间的距离可以相等。至少两个第一凸部170的尺寸可以相同，也可以不同。例如，所有的第一凸部170可以具体统一的高H2和宽W3。形成第一凸部170时，可以采用相同的工艺条件同时进行，简化制备工艺，提高制备效率。
一些实施例中，参见图1以及图4至图6，凸部包括设于沟道105的侧壁的第二凸部190。第二凸部190凸出于沟道的侧壁的距离W2(第二凸部190的宽)增加了沟道105长度。在沟道105的深度不变化的条件下，一侧的第二凸部190能够使沟道长度增加两个W2。沟道105的至少一个侧壁设有第二凸部190。
一些实施例中，参见图5和图6，每一侧壁上的第二凸部190为至少两个。图中示意的一个第二凸部190能够使沟道长度增加两个第二凸部190的宽W2，每增设一个第二凸部190，就可以使沟道长度增加两个第二凸部190的宽W2，第二凸部190设置为多个时，能够在不增加沟道深度的同时，更大限定的增加沟道长度。每一侧壁上的至少两个第二凸部190在沟道的深度方向上间隔设置。至少两个第二凸部190可以是等间距设置。至少两个第二凸部190的尺寸可以相同，也可以不同。例如，所有的第二凸部190可以具体统一的高H1和宽W2。
一些实施例中，沟道105的两个侧壁分别设有第二凸部190。沟道105的两个侧壁上分别设有第二凸部190，可以进一步增加沟道长度。沟道105的两个侧壁上的第二凸部190相对设置。两个侧壁上的第二凸部190相对设置，可以保持对称。形成第二凸部190时，可以采用相同的工艺条件同时进行，无需额外的工序，提高制备效率。
一些实施例中，参见图1，第一凸部170的截面形状为矩形时的实施例中，第一凸部170凸出于沟道的底壁的距离称为第一凸部的高H2。第一凸部的高H2具体可以是10-30nm。第一凸部170的高H2在10nm以上，可以有效增加沟道长度，控制第一凸部170的高H2在30nm以下，可以避免影响半导体结构的其他性能。第一凸部170在垂直于两侧壁方向上的距离可以称为第一凸部170的宽W3，第一凸部170的宽W3具体可以为5-10nm。
一些实施例中，参见图1，第二凸部190的截面形状为矩形时的实施例中，第二凸部190凸出于沟道105的侧壁的距离称为第二凸部190的宽W2，第二凸部190的宽W2具体可以为2-6nm。第二凸部190在沟道105深度方向的尺寸称为第二凸部190的高H1，第二凸部190的高H1具体可以为20-60nm。第二凸部190至衬底100表面的距离H3具体可以是10-60nm。
本申请实施例的半导体结构未提及的其他部分均可采用现有技术，在此不再一一赘述。例如，一些实施例中，半导体结构还包括栅极结构。具体的，栅极结构可以包括设于沟道内壁面的栅介质层和位于栅介质层上的栅电极层。在栅电极层表面还可以覆盖有绝缘层。
本申请实施例提供了一种半导体结构的形成方法，该方法能够得到上述任一实施例所述的半导体结构。下述方法的实施例可以用于理解上述半导体结构，上述半导体结构的实施例也可以用来理解下述半导体结构的形成方法。图26示出了本申请的半导体结构的形成方法的一实施例的流程图。参见图26，该形成方法包括：
S100，提供衬底；
S200，在衬底上形成沟道；
S300，在沟道的内壁上形成凸部。
本申请实施例提供的半导体结构的形成方法中，在用于形成埋入式栅极结构的沟道的内壁上形成有凸部。在沟道深度不变的条件下，凸部能够增加沟道长度，在满足小尺寸的发展方向的同时，解决了短沟道效应，从而解决由于短沟道效应引起的阈值电压降低等问题，进一步提高了器件的稳定性以及电学性能。
图7至图21示出了本申请实施例的半导体结构形成过程中不同阶段的剖面结构示意图。下面结合图1至图21对本申请实施例的半导体结构的形成方法进一步说明。
参见图7，图7中示出的步骤S100提供的衬底100形成有隔离区101，衬底100的表面依次具有氧化层102、SIN层103和第二牺牲层104，在第二牺牲层上设置光阻层200。
步骤S200在衬底上形成沟道的具体实施中，在硅衬底100上定义图形201，并以光阻层200、第二牺牲层104、SIN层103和氧化层102为蚀刻阻挡层刻蚀硅衬底，并去除多余的刻蚀阻挡层，在衬底上形成沟道105，得到如图8所示结构。本结构定义的图形201可以通过光照直接定义，也可以光照先定义图形再通过pitch double(间距倍增)方法实现，具体实施哪种方法可以根据埋入式栅极的宽度W1决定。埋入式栅极的宽度W1具体可以是5-80nm。
蚀刻阻挡层的厚度可以是在20-250nm之间。理论上选择比达到要求的材料都可以用来做蚀刻阻挡层，在此不再一一赘述。
一些实施例中，步骤S300在沟道的内壁上形成凸部包括：
S310，在沟道的底壁上形成第一凸部170，第一凸部170与沟道的两侧壁之间分别形成浅沟槽。
参见图9至图13，具体实施中，S310在沟道的底壁上形成第一凸部170包括：
S311，在沟道的内壁形成一层第一牺牲层106；第一牺牲层106覆盖在沟道105的侧壁和底壁上；得到的结构如图9所示。
S312，去除底部的第一牺牲层106，露出沟道的底壁；具体实施中，可以是对第一牺牲层106进行回刻蚀，去除底部的第一牺牲层106，保留侧壁上的第一牺牲层106，得到的结构如图10所示。参见图10，该具体实施中，对第一牺牲层106进行回刻蚀时，沿两侧壁上的第一牺牲层106将底部的第一牺牲层全部去除，露出沟道105的底壁。
S313，在露出的底壁上形成第一延伸层107；具体实施中，可以通过外延生长的方式，从露出的底壁开始，在第一牺牲层106之间形成第一延伸层107，得到的结构如图11所示。
S314，去除部分第一延伸层107，使剩余的第一延伸层107凸出于沟道的底壁第一高度；具体实施中，对沉积于第一牺牲层106之间的第一延伸层107进行回刻蚀，去除上部的部分第一延伸层107，回刻的深度与蚀刻时间有关，通过控制蚀刻时间，使剩余的第一延伸层107的高度为设计高度H2，得到的结构如图12所示。
S315，去除第一牺牲层106，即在沟道105的底壁上形成第一凸部170。具体实施中，去除第一牺牲层106可以是湿法去除或者干法去除，得到结构参见图13。
除上述S311-S312所描述的方式之外，也可以采取其他适当的方式，在沟道105的侧壁上形成第一牺牲层106，露出沟道105的底壁。然后实施S313，在形成于侧壁上的第一牺牲层106之间露出的沟道105的底壁上形成第一延伸层107。
图13示出的半导体结构的实施例中，仅在底壁上形成有一个第一凸部170。其他实施例中，可以在底壁上形成有多个第一凸部170。在底壁上形成有多个第一凸部170的具体方式可通过下述实施例进行示例性说明。
另外的具体实施中，参见图19，图19示出了去除底部的第一牺牲层106的另一实施例得到的结构示意图。去除底部的第一牺牲层106，露出沟道105的底壁，包括：
间隔去除底部的第一牺牲层106，使第一牺牲层106在垂直于沟道105的两侧壁的方向上间隔形成至少两个露出沟道105的底壁的缺口。具体实施中，可以对第一牺牲层106进行回刻蚀，间隔去除底部的第一牺牲层106，形成露出沟道105的底壁的至少两个缺口。得到的结构参见图19。
在上述实施例得到的结构上继续进行形成第一凸部170的其他步骤，可得到在沟道105的底壁上形成有至少两个第一凸部170的半导体结构。
示例性性实施例中，在沟道105的底壁上形成至少两个第一凸部170包括：
S321，在沟道的内壁形成一层第一牺牲层106；第一牺牲层106覆盖在沟道105的侧壁和底壁上；得到的结构参见图9。
S322，间隔去除底部的第一牺牲层106，使第一牺牲层106在垂直于沟道105的两侧壁的方向上间隔形成至少两个露出沟道105的底壁的缺口。具体实施中，可以对第一牺牲层106进行回刻蚀，形成露出沟道105的底壁的至少两个缺口。得到的结构参见图19。
S323，在露出的底壁上形成第一延伸层107。具体实施中，可以通过外延生长的方式，从露出的底壁开始，在第一牺牲层106之间形成第一延伸层107。第一延伸层107填充露出底壁的缺口，第一延伸层107的高度一般高于第一凸部170的设计高度。例如，得到的结构可参考图20。
S324，去除部分第一延伸层107，使剩余的第一延伸层107凸出于沟道105的底壁第一高度(即第一凸部170的设计高度)。具体实施中，对第一延伸层107进行回刻蚀，去除上部的部分第一延伸层107，回刻的深度与蚀刻时间有关，通过控制蚀刻时间，使剩余的第一延伸层107的高度为设计高度H2，得到的结构如图21所示。
S325，去除第一牺牲层106，即在沟道105的底壁上形成第一凸部170。具体实施中，去除第一牺牲层106可以是湿法去除或者干法去除，得到结构参见图3。
另外的具体实施中，在底壁上形成至少两个第一凸部170也可以是在S314去除部分第一延伸层107的步骤中，采用适当的图形对第一延伸层107进行回刻蚀，从而在底壁上形成多个第一凸部170。
或者在另外的具体实施中，也可以是重复执行S311-S315中的全部或部分步骤，每次形成一个第一凸部170，从而在底壁上形成至少两个第一凸部170。
通过上述制程可以在沟道105的底壁上形成有第一凸部170。后续可以进行形成栅极结构的相关制程。或者，进一步进行在侧壁上形成凸部的制程，以在沟道105的底壁和侧壁均形成有凸部。
一些实施例中，在沟道105的内壁上形成凸部包括：在沟道105的至少一个侧壁上形成第二凸部190。
在示例性实施例中，在沟道105的侧壁上形成第二凸部190，可以是在形成沟道之后直接形成第二凸部190，该具体实施中，可以仅在沟道105的侧壁上形成第二凸部190。
另外的示例性实施例中，也可以是在底壁上形成第一凸部170之后，继续在侧壁上形成第二凸部190。该具体实施中，可以在沟道105的侧壁和底壁上均形成凸部。
具体实施中，形成第二凸部190是在形成第一凸部170之后。具体的，在沟道105的底壁上形成第一凸部170之后还包括：
S316在沟道105的底部形成第二高度的第二牺牲层108，第二高度大于第一高度。第二牺牲层108覆盖形成于底壁上的第一凸部170，以便在后续步骤中不影响第一凸部170。形成于底壁上的第一凸部170可以是一个也可以是至少两个。
示例性实施例中，S316中，形成第二高度的第二牺牲层108可以包括：S3161在沟道内沉积第二牺牲层108。以在S315得到的结构的基础上形成第二牺牲层108为例，得到的结构如图14所示。S3162去除部分第二牺牲层108，使剩余的第二牺牲层108的高度为第二高度。例如，对沉积的第二牺牲层108进行回刻蚀，可以通过蚀刻时间来控制回刻蚀的深度，使剩余的第二牺牲层108的高度为第二高度，第二牺牲层108覆盖第一凸部170，得到的结构如图15所示。第二高度即为第二凸部190至沟道底壁的距离。
S317在形成有第二牺牲层108的沟道105内壁形成第二延伸层109。具体的，在沟道105的侧壁和底部的第二牺牲层108的表面沉积第二延伸层109，得到的结构如图16所示。
S318去除底部的第二延伸层109，露出第二牺牲层108，以及去除侧壁上的部分第二延伸层109，使沟道105侧壁剩余的第二延伸层109沿沟道深度方向的尺寸达到设计尺寸(H1)。具体的，对沉积的第二延伸层109进行回刻蚀，可以通过蚀刻时间来控制侧壁上的第二延伸层109回刻蚀的深度，得到的结构如图17所示。
或者通过外延生长的方式在沟道107的侧壁上形成第二延伸层109。然后去除侧壁上的部分第二延伸层109，使沟道105侧壁剩余的第二延伸层109沿沟道深度方向的尺寸达到设计尺寸(H1)。
S319去除第二牺牲层108，即可在沟道105侧壁上形成第二凸部190。具体的，可以是干法去除第二牺牲层108，得到的结构如图18所示。
上述实施例中，在沟道105的侧壁上形成一个第二凸部190。通过重复包括S317、S318在内的部分步骤，可以在沟道105的侧壁上形成至少两个第二凸部190。
具体实施中，在沟道105的侧壁上形成至少两个第二凸部190包括：
S336在沟道105的底部形成第二高度的第二牺牲层108，第二高度大于第一高度。第二牺牲层108覆盖形成于底壁上的第一凸部170，以便在后续步骤中不影响第一凸部170。形成于底壁上的第一凸部170可以是一个也可以是至少两个。
S331的具体步骤可参考S316，例如，形成第二高度的第二牺牲层108可以包括：在沟道内沉积第二牺牲层108。以在S315得到的结构的基础上形成第二牺牲层108为例，得到的结构如图14所示。去除部分第二牺牲层108，使剩余的第二牺牲层108的高度为第二高度。例如，对沉积的第二牺牲层108进行回刻蚀，可以通过蚀刻时间来控制回刻蚀的深度，使剩余的第二牺牲层108的高度为第二高度，第二牺牲层108覆盖第一凸部170，得到的结构如图15所示。第二高度即为第二凸部190至沟道底壁的距离。
S332在形成有第二牺牲层108的沟道105内壁形成第二延伸层109。具体的可参考S317，在沟道105的侧壁和底部的第二牺牲层108的表面沉积第二延伸层109，得到的结构如图16所示。
S333去除底部的第二延伸层109，露出第二牺牲层108，以及去除侧壁上的部分第二延伸层109，使沟道105侧壁剩余的第二延伸层109沿沟道深度方向的尺寸达到设计尺寸(H1)。具体的可参考S318，对沉积的第二延伸层109进行回刻蚀，可以通过蚀刻时间来控制侧壁上的第二延伸层109回刻蚀的深度，得到的结构如图17所示。
S334在沟道105内的第二牺牲层108上形成第三牺牲层108a，使填充于沟道105内的第三牺牲层108a覆盖剩余的第二延伸层109。形成第三牺牲层108a的具体方法可参考S316，在此不在赘述。得到的结构参考图22。
S335在沟道105内壁形成第三延伸层109a。形成第三延伸层109a的方法具体的可参考S317，在此不在赘述。得到的结构参考图23。
S336去除底部的第三延伸层109a，露出第三牺牲层108a，以及去除侧壁上的部分第三延伸层109a，使沟道侧壁剩余的第三延伸层沿沟道深度方向的尺寸达到设计尺寸；S336中去除底部及侧壁上的部分第三延伸层109a的方法具体的可参考S318，在此不在赘述。得到的结构参考图24。
S337去除第三牺牲层108a和第二牺牲层108。具体的，可以参考S319，得到的结构如图25所示。
上述实施例中通过重复形成单个第二凸部190的步骤，可以在沟道105的侧壁上形成多个第二凸部190。
示例性实施例中，形成第二凸部190是在形成沟道105之后，可以得到仅在沟道105的侧壁上形成有第二凸部190的半导体结构。形成第二凸部190的方式可以参考上一实施例的S316-S319。具体的，在衬底100上形成沟道105之后，在沟道105的至少一个侧壁上形成第二凸部190包括：
S346，在沟道105的底部形成第三高度的第二牺牲层108。具体的，可以是先在沟道105内沉积第二牺牲层108。对沉积的第二牺牲层108进行回刻蚀，可以通过蚀刻时间来控制回刻蚀的深度，使剩余的第二牺牲层108的高度为第二高度。第二高度即为第二凸部190至沟道底壁的距离。具体步骤可参考S316，在此不在赘述。
S347，在形成有第二牺牲层108的沟道105内壁形成第二延伸层。具体的可参考S317，在沟道105的侧壁和底部的第二牺牲层108的表面沉积第二延伸层109。
S348，去除底部的第二延伸层109，露出第二牺牲层108，以及去除侧壁上的部分第二延伸层108，使沟道105侧壁剩余的第二延伸层109沿沟道深度方向的尺寸达到设计尺寸(H1)。具体可参考S318，对沉积的第二延伸层109进行回刻蚀，可以通过蚀刻时间来控制侧壁上的第二延伸层109回刻蚀的深度。
S349，去除第二牺牲层，即可在沟道105侧壁上形成第二凸部190。具体的，可以是干法去除第二牺牲层108。
仅在沟道105的侧壁上形成至少两个第二凸部190的具体方法可参考上述实施例的步骤S331-S337。具体实施中，在沟道105的侧壁上形成至少两个第二凸部190包括：
在沟道的底部形成第三高度的第二牺牲层；具体参考S331，在此不再赘述。
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；具体参考S332，在此不再赘述。
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使所述沟道的侧壁剩余的所述第二延伸层沿所述沟道的深度方向的尺寸达到设计尺寸；具体参考S333，在此不再赘述。
在所述沟道内形成第三牺牲层，使填充于所述沟道内的所述第三牺牲层覆盖剩余的所述第二延伸层；具体参考S334，在此不再赘述。
在所述沟道内壁形成第三延伸层；具体参考S335，在此不再赘述。
去除底部的所述第三延伸层，露出所述第三牺牲层，以及去除侧壁上的部分所述第三延伸层，使沟道侧壁剩余的所述第三延伸层沿沟道深度方向的尺寸达到设计尺寸；具体参考S336，在此不再赘述。
去除所述第三牺牲层和所述第二牺牲层。具体参考S337，在此不再赘述。
本申请实施例中，对牺牲层(包括第一牺牲层、第二牺牲层、第三牺牲层)的材料不做限制，可以为氧化层、氮化层、碳层等等。对延伸层(包括第一延伸层、第二延伸层、第三延伸层)的材质及形成方式不做限定。形成延伸层可以是外延生长或沉积。具体的，可以是采用分子束外延生长或原子层沉积。
第三方面，本申请实施例提供了一种存储器，其包括上述任一实施例的半导体结构。
以上所述者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践这里的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的范围和精神由权利要求限定。

Claims (18)

1.一种半导体结构，其特征在于，包括：
衬底；
沟道，位于所述衬底内，所述沟道内用于形成栅极结构；
凸部，设于所述沟道的内壁。
2.根据权利要求1所述的半导体结构，其中，所述凸部包括设于所述沟道的底壁的第一凸部，所述第一凸部与所述沟道的两侧壁之间分别形成浅沟槽。
3.根据权利要求2所述的半导体结构，其中，所述第一凸部为至少两个，至少两个所述第一凸部在垂直于所述沟道的两侧壁的方向上间隔设置。
4.根据权利要求1或2所述的半导体结构，其中，所述凸部包括设于所述沟道的侧壁的第二凸部，所述沟道的至少一个侧壁设有所述第二凸部。
5.根据权利要求4所述的半导体结构，其中，每一侧壁上的所述第二凸部为至少两个，每一侧壁上的至少两个所述第二凸部在所述沟道的深度方向上间隔设置。
6.根据权利要求4所述的半导体结构，其中，所述沟道的两个侧壁分别设有所述第二凸部，所述沟道的两个侧壁上的所述第二凸部相对设置。
7.根据权利要求2所述的半导体结构，其中，所述第一凸部凸出于所述沟道的底壁10-30nm，所述第一凸部的宽度为5-10nm。
8.根据权利要求4所述的半导体结构，其中，所述第二凸部凸出于所述沟道的侧壁2-6nm；所述第二凸部在所述沟道深度方向的尺寸为20-60nm；所述第二凸部距离所述衬底表面10-60nm。
9.一种存储器，其特征在于，其包括权利要求1-8任一项所述的半导体结构。
10.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成沟道；
在所述沟道的内壁上形成凸部。
11.根据权利要求10所述的方法，其中，在所述沟道的内壁上形成凸部包括：
在所述沟道的底壁上形成第一凸部，所述第一凸部与所述沟道的两侧壁之间分别形成浅沟槽。
12.根据权利要求10或11所述的方法，其中，在所述沟道的内壁上形成凸部包括：
在所述沟道的至少一个侧壁上形成第二凸部。
13.根据权利要求11所述的方法，其中，在所述沟道的底壁上形成第一凸部包括：
在所述沟道的内壁形成一层第一牺牲层；
去除底部的所述第一牺牲层，露出所述沟道的底壁；
在露出的所述底壁上形成第一延伸层；
去除部分所述第一延伸层，使剩余的所述第一延伸层凸出于所述沟道的底壁第一高度；
去除所述第一牺牲层。
14.根据权利要求13所述的方法，其中，去除底部的所述第一牺牲层，露出所述沟道的底壁，包括：
间隔去除底部的所述第一牺牲层，使所述第一牺牲层在垂直于所述沟道的两侧壁的方向上间隔形成至少两个露出所述沟道的底壁的缺口。
15.根据权利要求13所述的方法，其中，在所述沟道的底壁上形成第一凸部之后，还包括：
在所述沟道的底部形成第二高度的第二牺牲层，所述第二高度大于所述第一高度；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使沟道侧壁剩余的所述第二延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除第二牺牲层。
16.根据权利要求13所述的方法，其中，在所述沟道的底壁上形成第一凸部之后，还包括：
在所述沟道的底部形成第二高度的第二牺牲层，所述第二高度大于所述第一高度；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使所述沟道的侧壁剩余的所述第二延伸层沿所述沟道的深度方向的尺寸达到设计尺寸；
在所述沟道内的第二牺牲层上形成第三牺牲层，使填充于所述沟道内的所述第三牺牲层覆盖剩余的所述第二延伸层；
在所述沟道内壁形成第三延伸层；
去除底部的所述第三延伸层，露出所述第三牺牲层，以及去除侧壁上的部分所述第三延伸层，使沟道侧壁剩余的所述第三延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除第三牺牲层和第二牺牲层。
17.根据权利要求12所述的方法，其中，在所述沟道的至少一个侧壁上形成第二凸部包括：
在所述沟道的底部形成第三高度的第二牺牲层；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使沟道侧壁剩余的所述第二延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除所述第二牺牲层。
18.根据权利要求12所述的方法，其中，在所述沟道的至少一个侧壁上形成第二凸部包括：
在所述沟道的底部形成第三高度的第二牺牲层；
在形成有所述第二牺牲层的沟道内壁形成第二延伸层；
去除底部的所述第二延伸层，露出所述第二牺牲层，以及去除侧壁上的部分所述第二延伸层，使所述沟道的侧壁剩余的所述第二延伸层沿所述沟道的深度方向的尺寸达到设计尺寸；
在所述沟道内形成第三牺牲层，使填充于所述沟道内的所述第三牺牲层覆盖剩余的所述第二延伸层；
在所述沟道内壁形成第三延伸层；
去除底部的所述第三延伸层，露出所述第三牺牲层，以及去除侧壁上的部分所述第三延伸层，使沟道侧壁剩余的所述第三延伸层沿沟道深度方向的尺寸达到设计尺寸；
去除所述第三牺牲层和所述第二牺牲层。
CN202110750964.8A 2021-07-02 2021-07-02 半导体结构及其形成方法、存储器 Active CN113471201B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110750964.8A CN113471201B (zh) 2021-07-02 2021-07-02 半导体结构及其形成方法、存储器
PCT/CN2021/106500 WO2023272787A1 (zh) 2021-07-02 2021-07-15 半导体结构及其形成方法、存储器
US17/486,696 US20230005929A1 (en) 2021-07-02 2021-09-27 Semiconductor structure, formation method thereof and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110750964.8A CN113471201B (zh) 2021-07-02 2021-07-02 半导体结构及其形成方法、存储器

Publications (2)

Publication Number Publication Date
CN113471201A true CN113471201A (zh) 2021-10-01
CN113471201B CN113471201B (zh) 2024-03-29

Family

ID=77877565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110750964.8A Active CN113471201B (zh) 2021-07-02 2021-07-02 半导体结构及其形成方法、存储器

Country Status (3)

Country Link
US (1) US20230005929A1 (zh)
CN (1) CN113471201B (zh)
WO (1) WO2023272787A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060026262A (ko) * 2004-09-20 2006-03-23 삼성전자주식회사 리세스 셀 어레이 트랜지스터의 게이트 형성 방법 및 이에따른 게이트 구조
KR20060042460A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법
KR100724572B1 (ko) * 2006-02-14 2007-06-04 삼성전자주식회사 리세스된 게이트 전극을 갖는 트랜지스터의 제조방법
CN101009279A (zh) * 2006-01-23 2007-08-01 海力士半导体有限公司 半导体器件及制造其的方法
US20080087948A1 (en) * 2006-10-16 2008-04-17 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20080128800A1 (en) * 2006-12-04 2008-06-05 Samsung Electronics Co., Ltd. Field effect transistors including recessed forked gate structures and methods of fabricating the same
KR100909763B1 (ko) * 2006-07-27 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674883B1 (ko) * 2018-12-21 2024-06-14 에스케이하이닉스 주식회사 적층된 셀 트랜지스터들을 포함하는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060026262A (ko) * 2004-09-20 2006-03-23 삼성전자주식회사 리세스 셀 어레이 트랜지스터의 게이트 형성 방법 및 이에따른 게이트 구조
KR20060042460A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법
CN101009279A (zh) * 2006-01-23 2007-08-01 海力士半导体有限公司 半导体器件及制造其的方法
KR100724572B1 (ko) * 2006-02-14 2007-06-04 삼성전자주식회사 리세스된 게이트 전극을 갖는 트랜지스터의 제조방법
KR100909763B1 (ko) * 2006-07-27 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20080087948A1 (en) * 2006-10-16 2008-04-17 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20080128800A1 (en) * 2006-12-04 2008-06-05 Samsung Electronics Co., Ltd. Field effect transistors including recessed forked gate structures and methods of fabricating the same

Also Published As

Publication number Publication date
WO2023272787A1 (zh) 2023-01-05
US20230005929A1 (en) 2023-01-05
CN113471201B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
CN102446972B (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
KR101095188B1 (ko) 벌크 기판상에 평면 및 비평면 ｃｍｏｓ 트랜지스터를집적하는 프로세스 및 그에 의하여 제조된 물품
US9093533B2 (en) FinFET structures having silicon germanium and silicon channels
US9406545B2 (en) Bulk semiconductor fins with self-aligned shallow trench isolation structures
CN100527351C (zh) 多结构的硅鳍形及制造方法
US8586449B1 (en) Raised isolation structure self-aligned to fin structures
US20100264472A1 (en) Patterning method, and field effect transistors
TW201435985A (zh) 半導體元件及其製造方法
US7187022B2 (en) Semiconductor device having a multi-bridge-channel and method for fabricating the same
CN113471201B (zh) 半导体结构及其形成方法、存储器
US8236665B2 (en) Method for manufacturing semiconductor device with SEG film active region
JP3022714B2 (ja) 半導体装置およびその製造方法
CN110265358B (zh) 半导体器件沟道的制作方法、半导体器件及其制造方法
CN111477548B (zh) 鳍式场效应晶体管的形成方法
KR102589730B1 (ko) 전계효과 트랜지스터 및 그 제조 방법
JP2005116952A (ja) トレンチキャパシタ及びその製造方法
KR19990000763A (ko) 반도체장치의 제조방법
EP3640995A1 (en) A method for forming a tmd - iii-v heterostructure and a tfet device
KR20210056154A (ko) 액티브 패턴 구조물 및 이를 포함하는 반도체 장치
US11456218B2 (en) Semiconductor device and method for manufacturing the same
US20230282698A1 (en) Semiconductor device and manufacturing methods thereof
RU2807501C1 (ru) Полупроводниковая структура и способ ее изготовления
CN116031284B (zh) 半导体结构及其形成方法
CN114068691B (zh) 半导体结构的形成方法
US20230230841A1 (en) Semiconductor structure and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant