KR100671661B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100671661B1 KR100671661B1 KR1020040033215A KR20040033215A KR100671661B1 KR 100671661 B1 KR100671661 B1 KR 100671661B1 KR 1020040033215 A KR1020040033215 A KR 1020040033215A KR 20040033215 A KR20040033215 A KR 20040033215A KR 100671661 B1 KR100671661 B1 KR 100671661B1
- Authority
- KR
- South Korea
- Prior art keywords
- density plasma
- oxide film
- plasma oxide
- high density
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 55
- 238000000151 deposition Methods 0.000 claims abstract description 32
- 230000008021 deposition Effects 0.000 claims abstract description 21
- 238000005137 deposition process Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000011066 ex-situ storage Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 150000004767 nitrides Chemical group 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011800 void material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 쉘로우 트렌치 아이소레이션 공정으로 트렌치를 형성한 후 고밀도 플라즈마(HDP) 산화막을 증착함에 있어, 고밀도 플라즈마 산화막을 일정 두께로 증착하고, 증착된 산화막의 스텝 커버리지가 개선되도록 등방성 식각 공정으로 증착된 산화막의 표면을 일정 두께 식각하고, 트렌치가 완전히 채워지도록 고밀도 플라즈마 산화막을 최종 증착하거나, 이러한 증착 및 식각 공정들을 반복 실시하므로, 애스펙트 비가 큰 트렌치에도 보이드 발생 없이 고밀도 플라즈마 산화막을 갭-필 할 수 있다.
소자 분리막, STI, SASTI, HDP, 갭-필
Description
도 1a 및 도 1b는 종래 고밀도 플라즈마 산화막 증착 장치의 구성도;
도 2a 내지 도 2e는 종래 낸드 플래쉬 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도;
도 3a 및 도 3b는 본 발명의 실시예에 따른 고밀도 플라즈마 산화막 증착 장치의 구성도; 및
도 4a 내지 도4g는 본 발명의 실시예에 따른 낸드 플래쉬 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 30: 공정 챔버 11, 31: ICP 코일
12, 32: 플라즈마 생성용 발전기 13, 33: 서셉터
14, 34: 고주파 발생용 발전기 15, 35: 냉각기
16, 36: 가스 입력 라인 17, 37: 웨이퍼
20, 40: 트랜스퍼 챔버 21, 41: 로드 록
300: 등방성 식각 챔버 211, 411: 반도체 기판
212, 412: 게이트 산화막 213, 413: 패드 폴리실리콘막
214, 414: 식각 배리어막 215, 415: 포토레지스트 패턴
216, 416: 트렌치 217, 417: 웰 산화막
218, 418a, 418b: 고밀도 플라즈마 산화막
200, 400: 소자 분리막 A: 보이드
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 쉘로우 트렌치 아이소레이션(shallow trench isolation; STI) 공정을 적용하는 소자 분리막 형성에서 트렌치에 보이드(void) 발생 없이 고밀도 플라즈마(HDP) 산화막을 갭-필(gap-fill) 할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 소자 분리막은 LOCOS(LOCal Oxidation of Silicon) 방법, PBL(Poly Buffered LOCOS) 방법 및 STI(Shallow Trench Isolation) 방법 등으로 형성시키고 있다.
LOCOS 방법이나 PBL 방법은 열 산화에 의해 산화막을 성장시키는 것으로, 이 방법들은 수직적 절연을 위한 산화시 수평으로의 산화가 일어나 소자 분리막의 반 도체 기판 내로의 깊이를 깊게 하는데 한계가 있고, 또한 기판 표면 위쪽으로도 소자 분리막이 성장되어 이후의 평탄화 공정에 악영향을 끼친다. 이로 인하여 고집적 반도체 소자 제조에 LOCOS 방법이나 PBL 방법을 적용하는데 어려움이 있다. 이를 해결하기 위하여 트렌치 형성 공정, 산화막 매립 공정 및 화학적 기계적 연마 공정을 적용하는 STI 방법을 고집적 반도체 소자의 제조 공정에 적용하고 있다.
낸드 플래쉬 반도체 소자의 경우 최근 셀프 얼라인 쉘로우 트렌치 아이소레이션(self aligned STI; SASTI) 공정을 이용하고 있는데, SASTI 공정으로 형성되는 소자 분리막용 트렌치는 일반적인 DRAM과 같은 반도체 소자에 적용하고 있는 STI 공정으로 형성되는 트렌치보다 게이트 산화막 및 플로팅 게이트용 패드 폴리실리콘막의 두께만큼 애스펙트 비(aspect ratio)가 더 크다.
도 1a 및 도 1b는 종래 고밀도 플라즈마 산화막 증착 장치의 구성도이다.
먼저, 도 1a는 종래 고밀도 플라즈마 산화막 증착 장치의 공정 챔버(process chamber)의 구성도를 도시한 것인데, 고밀도 플라즈마 산화막 증착 장치의 공정 챔버(10)는 챔버(10)의 상부 외벽에 플라즈마 생성을 위해 배치되며 플라즈마 생성용 발전기(12)에 연결되는 ICP 코일(11)과, 챔버(10) 내에 웨이퍼(17)를 고정시키며 고주파 전극으로 사용하기 위해 고주파 발생용 발전기(14)에 연결되는 서셉터(13)와, 서셉터(13)에 연결되는 냉각기(15)와, 챔버(10) 내에 반응 가스를 공급하는 가스 입력 라인(16)을 포함하여 구성된다. 여기서 플라즈마 생성용 발전기(12)를 통해 ICP 코일(11)에 RF 전력(power)을 인가하여 턴 온(turn on)시키고, 서셉터(13)에 연결된 고주파 발생용 발전기(14)를 통한 버텀 전력(bottom power)을 이용하여 증착 방향성과 스퍼터링(sputtering)을 동시에 유도하여 갭-필 효율을 증대시킨다. 그리고 고밀도 플라즈마 산화막을 형성하기 위해 사용하는 가스는 SiH4, HF, Ar, O2 가스를 일반적으로 사용한다.
도 1b는 종래 고밀도 플라즈마 산화막 증착 장치의 시스템 배열(system configuration)을 도시한 것으로, 고밀도 플라즈마 산화막을 증착할 수 있는 공정 챔버(10)가 트랜스퍼 챔버(transfer chamber; 20)에 다중(multi)으로 연결 구성되어 있다. 미설명부호 21은 로드 록(load lock)이다.
도 2a 내지 도 2e는 상기한 장치를 이용한 종래 낸드 플래쉬 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(211)상에 게이트 산화막(212) 및 플로팅 게이트용 패드 폴리실리콘막(213)을 형성한다. 패드 폴리실리콘막(213) 상에 식각 배리어막(etch barrier film; 214)을 형성하고, 식각 배리어막(214) 상에 소자 분리막 형성용 포토레지스트 패턴(215)을 형성한다. 식각 배리어막(214)은 주로 질화물로 형성한다.
도 2b를 참조하면, 포토레지스트 패턴(215)을 식각 마스크로 한 식각 공정으로 식각 배리어막(214), 패드 폴리실리콘막(213), 게이트 산화막(212) 및 반도체 기판(211)을 순차적으로 식각하여 소자 분리막용 트렌치(216)를 형성한다. 포토레지스트 패턴(215)을 제거한 후, LET(light etch treatment) 공정을 진행한다.
도 2c를 참조하면, 웰 산화 공정(wall oxidation process) 공정을 진행하여 노출된 트렌치(216) 표면에 웰 산화막(217)을 형성한다.
도 2d를 참조하면, 고밀도 플라즈마 산화막(218)을 증착하여 트렌치(216)를 완전히 매립한다.
도 2e를 참조하면, 화학적 기계적 연마(CMP) 공정으로 고밀도 플라즈마 산화막(218)을 연마하고, 이후 식각 배리어막(214) 제거 공정을 진행하여 트렌치(216) 내에 고밀도 플라즈마 산화막(218)으로 된 소자 분리막(200)을 형성한다.
상기한 종래 방법에서, 0.1㎛급 이하의 디자인 룰(design rule)을 갖는 낸드 플래쉬 반도체 소자의 경우 SASTI 방법으로 형성된 트렌치에 매립되는 고밀도 플라즈마 산화막은 스텝 커버리지(step coverage) 불량으로, 도 2d에 도시된 바와 같이, 고밀도 플라즈마 산화막(218) 내부에 보이드(A)가 발생되어 갭-필이 완전히 되지 않는 문제가 있고, 보이드(A)가 발생된 상태에서, 도 2e에 도시된 바와 같이, 화학적 기계적 연마 공정 및 식각 배리어막(214)을 제거하면 소자 분리막(200)의 표면에 단차가 발생되어 후속 공정 진행시 게이트 브릿지(gate bridge) 현상을 유발시키는 등 소자의 수율 저하를 초래하게 된다. 이러한 문제를 해결하기 위하여 최근에는 고밀도 플라즈마 증착 장치를 개조(modify)해서 갭-필 능력을 극대화 시키는 등의 노력이 있으나, 아직까지 소자의 축소(shrink)에 따른 갭-필 이슈(gap-fill issue)를 완전히 해결하는 장치와 방법이 제시 되지 않고 있다.
따라서, 본 발명은 애스팩트 비가 큰 트렌치를 고밀도 플라즈마 산화막으로 매립할 때 보이드 발생을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 측면에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 식각 배리어막을 형성한 후, 상기 식각 배리어막 및 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 제 1 고밀도 플라즈마 산화막을 일정 두께 증착하여 상기 트렌치를 일부 매립하는 단계; 등방성 식각으로 상기 제 1 고밀도 플라즈마 산화막을 일부 식각하는 단계; 상기 제 1 고밀도 플라즈마 산화막 상에 제 2 고밀도 플라즈마 산화막을 증착하여 상기 트렌치를 매립하는 단계; 화학적 기계적 연마 공정 및 상기 식각 배리어막 제거 공정을 실시하는 단계를 포함하며, 상기 제 1 및 제 2 고밀도 플라즈마 산화막의 증착 공정 및 상기 등방성 식각 공정은 공정 챔버와 다운스트림 방식의 등방성 식각 챔버로 구성되는 클러스터 타입의 증착 장치에서 형성한다.
상기 반도체 기판과 상기 식각 배리어막 사이에 게이트 산화막 및 플로팅 게이트용 패드 폴리실리콘막을 형성하는 단계를 더 포함한다.
상기 트렌치를 형성한 후 LET 공정을 진행하는 단계를 더 포함한다.
상기 트렌치를 형성한 후, 웰 산화 공정 공정을 진행하여 노출된 상기 트렌치 표면에 웰 산화막을 형성하는 단계를 더 포함한다.
상기 제 1 고밀도 플라즈마 산화막의 증착 공정은 SiH4, HF, Ar, O2 가스를 사용하여 공정 챔버에서 진행한다.
삭제
상기 등방성 식각 공정은 상기 제 1 고밀도 플라즈마 산화막의 증착 공정이 진행된 공정 챔버에 NF3가스 또는 CF4 + O2가스를 추가로 주입하여 인-시튜로 진행한다.
상기 등방성 식각 공정은 상기 제 1 고밀도 플라즈마 산화막의 증착 공정이 진행된 공정 챔버로부터 등방성 식각 챔버로 웨이퍼를 옮겨 상기 등방성 식각 챔버에 NF3가스 또는 CF4 + O2가스를 주입하여 익스-시튜로 진행한다.
상기 제 2 고밀도 플라즈마 산화막의 증착 공정은 상기 등방성 식각 공정이 인-시튜로 진행된 경우에 공정 챔버에 NF3가스 또는 CF4 + O2가스의 주입을 중단하고 SiH4, HF, Ar, O2 가스를 사용하여 진행한다.
상기 제 2 고밀도 플라즈마 산화막의 증착 공정은 상기 등방성 식각 공정이 익스-시튜로 진행된 경우에 등방성 식각 챔버로부터 공정 챔버로 웨이퍼를 옮겨 SiH4, HF, Ar, O2 가스를 사용하여 진행한다.
상기 제 1 고밀도 플라즈마 산화막의 증착 공정과 상기 등방성 식각 공정을 수 차례 반복 실시한 후 최종적으로 상기 제 2 고밀도 플라즈마 산화막의 증착 공정을 수행하는 것을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상의 동일 부호는 동일 요소를 지칭한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 고밀도 플라즈마 산화막 증착 장치의 구성도이다.
먼저, 도 3a는 본 발명의 실시예에 따른 고밀도 플라즈마 산화막 증착 장치의 공정 챔버(process chamber)의 구성도를 도시한 것인데, 고밀도 플라즈마 산화막 증착 장치의 공정 챔버(30)는 챔버(30)의 상부 외벽에 플라즈마 생성을 위해 배치되며 플라즈마 생성용 발전기(32)에 연결되는 ICP 코일(31)과, 챔버(30) 내에 웨이퍼(37)를 고정시키며 고주파 전극으로 사용하기 위해 고주파 발생용 발전기(34)에 연결되는 서셉터(33)와, 서셉터(33)에 연결되는 냉각기(35)와, 챔버(30) 내에 반응 가스를 공급하는 가스 입력 라인(36)을 포함하여 구성된다. 여기서 플라즈마 생성용 발전기(32)를 통해 ICP 코일(31)에 RF 전력(power)을 인가하여 턴 온(turn on)시키고, 서셉터(33)에 연결된 고주파 발생용 발전기(34)를 통한 버텀 전력(bottom power)을 이용하여 증착 방향성과 스퍼터링(sputtering)을 동시에 유도하여 갭-필 효율을 증대시키는 것은 기존 장치(도 1a)와 동일하나, 이 장치에서 고밀도 플라즈마 산화막을 형성하기 위해 사용하는 가스는 SiH4, HF, Ar, O2 가스 이외에 NF3가스 또는 CF4 + O2가스를 추가 사용하는 것에 특징이 있다. NF3가스 또는 CF4 + O2가스는 추후 소자 분리막 형성 방법에서 설명되겠지만, 고밀도 플라즈마 산화막을 일부 증착한 후에 등방성 부분 식각(isotropic partial etch)을 진행하는데 사용된다.
도 3b는 본 발명의 실시예에 따른 고밀도 플라즈마 산화막 증착 장치의 시스템 배열(system configuration)을 도시한 것으로, 고밀도 플라즈마 산화막을 증착할 수 있는 공정 챔버(30)와 다운스트림(downstream) 방식의 등방성 식각 챔버(300)가 트랜스퍼 챔버(transfer chamber; 40)에 다중(multi)으로 연결 구성되어 있다. 미설명부호 41은 로드 록(load lock)이다.
도 3a 및 도 3b를 참조하면, 본 발명의 고밀도 플라즈마 산화막 증착 장치는 공정 챔버(30)와 다운스트림 방식의 등방성 식각 챔버(300)로 구성되는 클러스터 타입(cluster type)이다.
도 4a 내지 도 4g는 상기한 장치를 이용한 본 발명의 실시예에 따른 낸드 플 래쉬 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.
도 4a를 참조하면, 반도체 기판(411)상에 게이트 산화막(412) 및 플로팅 게이트용 패드 폴리실리콘막(413)을 형성한다. 패드 폴리실리콘막(413) 상에 식각 배리어막(etch barrier film; 414)을 형성하고, 식각 배리어막(414) 상에 소자 분리막 형성용 포토레지스트 패턴(415)을 형성한다. 식각 배리어막(414)은 주로 질화물로 형성한다.
도 4b를 참조하면, 포토레지스트 패턴(415)을 식각 마스크로 한 식각 공정으로 식각 배리어막(414), 패드 폴리실리콘막(413), 게이트 산화막(412) 및 반도체 기판(411)을 순차적으로 식각하여 소자 분리막용 트렌치(416)를 형성한다. 포토레지스트 패턴(415)을 제거한 후, LET(light etch treatment) 공정을 진행한다.
도 4c를 참조하면, 웰 산화 공정(wall oxidation process) 공정을 진행하여 노출된 트렌치(416) 표면에 웰 산화막(417)을 형성한다.
도 4d를 참조하면, 제 1 고밀도 플라즈마 산화막(418a)을 일정 두께 증착하여 트렌치(416)를 일부 매립한다. 제 1 고밀도 플라즈마 산화막(418a)은 스텝 커버리지 불량으로 트렌치(416)의 모서리 및 바깥부분이 두꺼워 지는데, 이에 따라 제 1 고밀도 플라즈마 산화막(418a)을 일정 두께 이상으로 증착할 경우 스텝 커버리지 불량에 의해 종래와 같이 보이드가 발생될 가능성이 높아진다. 따라서, 제 1 고밀도 플라즈마 산화막(418a)은 막의 스텝 커버리지 특성 및 트렌치(416)의 애스펙트 비를 고려하여 그 증착 두께가 결정된다.
상기에서, 제 1 고밀도 플라즈마 산화막(418a)의 증착 공정은 SiH4, HF, Ar, O2 가스를 사용하여 도 3의 공정 챔버(30)에서 진행된다.
도 4e를 참조하면, 등방성 식각(isotropic etch) 공정을 진행하여 제 1 고밀도 플라즈마 산화막(418a)을 일부 식각하여 스텝 커버리지를 개선시키며, 특히 상단 모서리(top corner) 부분이 많이 개선된다.
상기에서, 등방성 식각 공정은 제 1 고밀도 플라즈마 산화막(418a)을 형성한 후 SiH4, HF, Ar, O2 가스가 주입된 도 3의 공정 챔버(30)에 NF3가스 또는 CF4 + O2가스를 추가로 주입하여 인-시튜(in-situ)로 진행하거나, 도 3의 공정 챔버(30)로부터 등방성 식각 챔버(300)로 제 1 고밀도 플라즈마 산화막(418a)이 형성된 웨이퍼를 옮겨 등방성 식각 챔버(300)에 NF3가스 또는 CF4 + O2가스를 주입하여 익스-시튜(ex-situ)로 진행한다.
도 4f를 참조하면, 등방성 식각이 이루어진 제 1 고밀도 플라즈마 산화막(418a) 상에 제 2 고밀도 플라즈마 산화막(418b)을 증착하여 트렌치(416)가 완전히 매립되도록 한다.
상기에서, 제 2 고밀도 플라즈마 산화막(418b)의 증착 공정은 등방성 식각 공정이 인-시튜로 진행된 경우에 도 3의 공정 챔버(30)에 NF3가스 또는 CF4 + O2
가스의 주입을 중단하고 SiH4, HF, Ar, O2 가스를 사용하여 진행되며, 등방성 식각 공정이 익스-시튜로 진행된 경우에 도 3의 등방성 식각 챔버(300)로부터 공정 챔버(30)로 웨이퍼를 옮겨 SiH4, HF, Ar, O2 가스를 사용하여 진행된다.
상기한 도 4d, 도 4e 및 도 4f를 참조하여 설명한 바와 같이, 본 발명의 고밀도 플라즈마 산화막 형성 공정은 공정 챔버(30)에서 SiH4, HF, Ar, O2 가스를 사용하여 고밀도 플라즈마 산화막(418a)을 1차 증착하고, 공정 챔버(30)에 NF3가스 또는 CF4 + O2가스를 추가로 주입하여 1차 증착된 고밀도 플라즈마 산화막(418a)을 등방성 식각하고, 다시 공정 챔버(30)에서 SiH4, HF, Ar, O2 가스를 사용하여 고밀도 플라즈마 산화막(418b)을 2차 증착하는 멀티 스텝 레시피(multi step recipe)로 진행하거나, 공정 챔버(30)에서 SiH4, HF, Ar, O2 가스를 사용하여 고밀도 플라즈마 산화막(418a)을 1차 증착하고, 다운스트림 방식의 등방성 식각 챔버(300)에서 NF3가스 또는 CF4 + O2가스를 사용하여 1차 증착된 고밀도 플라즈마 산화막(418a)을 등방성 식각하고, 다시 공정 챔버(30)에서 SiH4, HF, Ar, O2 가스를 사용하여 고밀도 플라즈마 산화막(418b)을 2차 증착하는 멀티 프로세스(multi process)로 진행한다. 본 발명의 고밀도 플라즈마 산화막 형성 공정은 상기한 바와 같이 1차 고밀도 플라즈마 산화막 증착 공정, 등방성 식각 공정 및 2차 고밀도 플라즈마 산화막 증착 공정의 3단계 공정을 설명하였지만, 고밀도 플라즈마 산화막 증착 공정과 등방성 식각 공정을 순차적으로 수 차례 실시한 후 최종적으로 고밀도 플라즈마 산화막 증착 공정을 수행하여 본 발명에서 원하는 고밀도 플라즈마 산화막을 형성할 수 있다.
도 4g를 참조하면, 화학적 기계적 연마(CMP) 공정으로 제 1 및 제 2 고밀도 플라즈마 산화막(418a 및 418b)을 연마하고, 이후 식각 배리어막(414) 제거 공정을 진행하여 트렌치(416) 내에 제 1 및 제 2 고밀도 플라즈마 산화막(418a 및 418b)으로 된 소자 분리막(400)을 형성한다.
상기한 본 발명의 방법에 의하면, 0.1㎛급 이하의 디자인 룰(design rule)을 갖는 낸드 플래쉬 반도체 소자에서 SASTI 방법으로 형성된 트렌치에 매립되는 고밀도 플라즈마 산화막의 스텝 커버리지가 개선되어 고밀도 플라즈마 산화막 내부에 보이드가 발생되는 문제없이 갭-필이 완전히 이루어진다.
한편, 상기한 본 발명의 실시예는 SASTI 방법이 적용되는 낸드 플래쉬 메모리 소자를 설명하였지만, SASTI 방법뿐만 아니라 STI 방법이 적용되는 모든 반도체 소자에도 적용할 수 있다.
상술한 바와 같이, 본 발명은 고밀도 플라즈마 산화막 증착 공정 및 등방성 식각 공정을 반복 실시하므로, 애스펙트 비가 큰 트렌치에도 보이드 발생 없이 고밀도 플라즈마 산화막을 갭-필 할 수 있어, 소자의 신뢰성 및 수율을 향상시킬 수 있다.
Claims (12)
- 반도체 기판 상에 식각 배리어막을 형성한 후, 상기 식각 배리어막 및 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;제 1 고밀도 플라즈마 산화막을 일정 두께 증착하여 상기 트렌치를 일부 매립하는 단계;등방성 식각으로 상기 제 1 고밀도 플라즈마 산화막을 일부 식각하는 단계;상기 제 1 고밀도 플라즈마 산화막 상에 제 2 고밀도 플라즈마 산화막을 증착하여 상기 트렌치를 매립하는 단계;화학적 기계적 연마 공정 및 상기 식각 배리어막 제거 공정을 실시하는 단계를 포함하며,상기 제 1 및 제 2 고밀도 플라즈마 산화막의 증착 공정 및 상기 등방성 식각 공정은 공정 챔버와 다운스트림 방식의 등방성 식각 챔버로 구성되는 클러스터 타입의 증착 장치에서 형성하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판과 상기 식각 배리어막 사이에 게이트 산화막 및 플로팅 게이트용 패드 폴리실리콘막을 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 식각 배리어막은 질화막인 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 트렌치를 형성한 후 LET 공정을 진행하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 트렌치를 형성한 후, 웰 산화 공정 공정을 진행하여 노출된 상기 트렌치 표면에 웰 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 제 1 고밀도 플라즈마 산화막의 증착 공정은 SiH4, HF, Ar, O2 가스를 사용하여 공정 챔버에서 진행하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 등방성 식각 공정은 상기 제 1 고밀도 플라즈마 산화막의 증착 공정이 진행된 공정 챔버에 NF3가스 또는 CF4 + O2가스를 추가로 주입하여 인-시튜로 진행하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 등방성 식각 공정은 상기 제 1 고밀도 플라즈마 산화막의 증착 공정이 진행된 공정 챔버로부터 등방성 식각 챔버로 웨이퍼를 옮겨 상기 등방성 식각 챔버에 NF3가스 또는 CF4 + O2가스를 주입하여 익스-시튜로 진행하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 제 2 고밀도 플라즈마 산화막의 증착 공정은 상기 등방성 식각 공정이 인-시튜로 진행된 경우에 공정 챔버에 NF3가스 또는 CF4 + O2가스의 주입을 중단하고 SiH4, HF, Ar, O2 가스를 사용하여 진행하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 제 2 고밀도 플라즈마 산화막의 증착 공정은 상기 등방성 식각 공정이 익스-시튜로 진행된 경우에 등방성 식각 챔버로부터 공정 챔버로 웨이퍼를 옮겨 SiH4, HF, Ar, O2 가스를 사용하여 진행하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 제 1 고밀도 플라즈마 산화막의 증착 공정과 상기 등방성 식각 공정을 수 차례 반복 실시한 후 최종적으로 상기 제 2 고밀도 플라즈마 산화막의 증착 공정을 수행하는 것을 포함하는 반도체 소자의 소자 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040033215A KR100671661B1 (ko) | 2004-05-11 | 2004-05-11 | 반도체 소자의 소자 분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040033215A KR100671661B1 (ko) | 2004-05-11 | 2004-05-11 | 반도체 소자의 소자 분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050108151A KR20050108151A (ko) | 2005-11-16 |
| KR100671661B1 true KR100671661B1 (ko) | 2007-01-18 |
Family
ID=37284372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040033215A KR100671661B1 (ko) | 2004-05-11 | 2004-05-11 | 반도체 소자의 소자 분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100671661B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090022557A (ko) * | 2007-08-31 | 2009-03-04 | 삼성전자주식회사 | 고밀도 플라즈마 화학 기상 증착 장치 및 그를 이용한절연막 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672722B1 (ko) * | 2005-12-29 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 반도체 메모리 소자의 플로팅 게이트 형성방법 |
| KR101002493B1 (ko) | 2007-12-28 | 2010-12-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 소자 분리막 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000077020A (ko) * | 1999-05-12 | 2000-12-26 | 윤종용 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| KR20020021741A (ko) * | 2000-09-16 | 2002-03-22 | 윤종용 | 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법 |
| KR20020092682A (ko) * | 2001-06-05 | 2002-12-12 | 삼성전자 주식회사 | 반도체 장치의 절연막 형성 방법 |
| JP2003031649A (ja) * | 2001-07-13 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20050063266A (ko) * | 2003-12-22 | 2005-06-28 | 삼성전자주식회사 | 반도체 장치 제조에서 트렌치 소자 분리 방법 |
-
2004
- 2004-05-11 KR KR1020040033215A patent/KR100671661B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000077020A (ko) * | 1999-05-12 | 2000-12-26 | 윤종용 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| KR20020021741A (ko) * | 2000-09-16 | 2002-03-22 | 윤종용 | 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법 |
| KR20020092682A (ko) * | 2001-06-05 | 2002-12-12 | 삼성전자 주식회사 | 반도체 장치의 절연막 형성 방법 |
| JP2003031649A (ja) * | 2001-07-13 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
| KR20050063266A (ko) * | 2003-12-22 | 2005-06-28 | 삼성전자주식회사 | 반도체 장치 제조에서 트렌치 소자 분리 방법 |
Non-Patent Citations (3)
| Title |
|---|
| 1020000077020 * |
| 1020020021741 * |
| 1020020092682 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090022557A (ko) * | 2007-08-31 | 2009-03-04 | 삼성전자주식회사 | 고밀도 플라즈마 화학 기상 증착 장치 및 그를 이용한절연막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050108151A (ko) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858492B2 (en) | Method of filling a trench and method of forming an isolating layer structure using the same | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| US8163627B2 (en) | Method of forming isolation layer of semiconductor device | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| KR100772722B1 (ko) | 플래쉬 메모리 소자의 소자분리 방법 | |
| KR100671661B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US20030143817A1 (en) | Method of forming shallow trench isolation | |
| KR100949867B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100894792B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR20070008114A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| KR100402426B1 (ko) | 반도체소자의 트렌치형 소자분리막 및 그 제조방법 | |
| KR100613453B1 (ko) | 반도체 소자의 소자 분리층 형성 방법 | |
| KR20100074668A (ko) | 반도체 소자의 소자 분리 구조 형성방법 | |
| KR100653704B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
| KR20070058122A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100567872B1 (ko) | 반도체 제조 장치에서의 소자 분리막 형성 방법 | |
| KR100567747B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100808588B1 (ko) | 반도체 소자의 절연막 매립방법 | |
| KR20050112996A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20080025859A (ko) | 반도체 장치의 패턴 매립 방법 | |
| KR20060131343A (ko) | 반도체 장치의 패턴 매립 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |