CN106952867A - 提高多晶硅平坦化均匀性的方法 - Google Patents

提高多晶硅平坦化均匀性的方法 Download PDF

Info

Publication number
CN106952867A
CN106952867A CN201610006720.8A CN201610006720A CN106952867A CN 106952867 A CN106952867 A CN 106952867A CN 201610006720 A CN201610006720 A CN 201610006720A CN 106952867 A CN106952867 A CN 106952867A
Authority
CN
China
Prior art keywords
grid
polysilicon layer
layer
dummy gate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610006720.8A
Other languages
English (en)
Inventor
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610006720.8A priority Critical patent/CN106952867A/zh
Publication of CN106952867A publication Critical patent/CN106952867A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种提高多晶硅平坦化均匀性的方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离区域；在所述半导体衬底上形成栅极结构，并在所述隔离区域的上方形成虚拟栅极结构；形成覆盖多晶硅层，所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构，并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述虚拟栅极结构之间的间隙；对所述覆盖多晶硅层进行平坦化处理。通先在隔离区域的上方形成虚拟栅极结构，而后再形成覆盖多晶硅层，并对覆盖多晶硅层进行平坦化处理，可以有效地提高覆盖多晶硅层的平坦化均匀性。

Description

提高多晶硅平坦化均匀性的方法
技术领域
本发明属于半导体制备工艺领域，特别是涉及一种提高多晶硅平坦化均匀性的方法。
背景技术
随着半导体工艺的发展，半导体器件的关键尺寸逐步减小，已增加单位面积内器件的密度，进而降低生产成本。然而，当半导体器件的关键尺寸减小到一定的程度，有源区的关键尺寸、多晶硅的关键尺寸、连接通孔的关键尺寸、以及连接通孔与多晶硅的距离很难使用常规工艺进一步缩小，成为制约半导体器件进一步缩小的关键因素。
现有工艺中，一般通过增加侧墙刻蚀工艺以打开栅极多晶硅层两侧的侧墙，而后沉积覆盖多晶硅层，以实现栅极与栅极、栅极与源/漏极的局部互连。该工艺可以减少互连结构的数量，并可以减小半导体器件的尺寸，进而实现半导体芯片尺寸的减小。
为了更好地控制所述覆盖多晶硅层的关键尺寸，在形成所述覆盖多晶硅层之后，需要对所述覆盖多晶硅层进行平坦化处理，所述覆盖多晶硅层平坦化均匀性越好，越有利于控制所述覆盖多晶硅层的关键尺寸。然而，对所述覆盖多晶硅层平坦化处理之后，在器件致密区域(dense)及器件疏松区域(ISO)，所述覆盖多晶硅层具有明显不同的平坦化性能，如图1所示，在器件致密区域，即栅极12所在的区域，所述覆盖多晶硅层13的表面非常平整，而在器件疏松区域，即所述半导体衬底10内所述隔离区域11所对应区域，所述覆盖多晶硅层13出现明显的凹陷。所述覆盖多晶硅层13平坦化均匀性不好，会使得所述覆盖多晶硅层13的关键尺寸难以精确控制。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高多晶硅平坦化均匀性的方法，用于解决现有技术中由于覆盖多晶硅层平坦化均匀性不好，使得覆盖多晶硅层的关键尺寸难以精确控制的问题。
为实现上述目的及其他相关目的，本发明提供一种提高多晶硅平坦化均匀性的方法，所述提高多晶硅平坦化均匀性的方法至少包括：
提供半导体衬底，所述半导体衬底内形成有隔离区域；
在所述半导体衬底上形成栅极结构，并在所述隔离区域的上方形成虚拟栅极结构；
形成覆盖多晶硅层，所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构，并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述虚拟栅极结构之间的间隙；
对所述覆盖多晶硅层进行平坦化处理。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，在所述半导体衬底上形成所述栅极结构的同时，在所述隔离区域的上方形成所述虚拟栅极结构。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，在形成所述栅极结构的同时，形成所述虚拟栅极结构包括：
在所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成栅极多晶硅层的同时，在所述隔离区域的上方形成所述虚拟栅极结构；
在所述栅极多晶硅层及所述虚拟栅极结构上依次形成栅间介电层及硬掩膜层；
在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧及所述虚拟栅极结构、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧同时形成侧墙；
去除位于所述虚拟栅极结构上方的所述栅间介电层、所述硬掩膜层及位于所述虚拟栅极结构两侧的所述侧墙。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，在形成所述栅极结构的同时，形成所述虚拟栅极结构包括：
在所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成栅极多晶硅层的同时，在所述隔离区域的上方形成所述虚拟栅极结构；
在所述栅极多晶硅层上依次形成栅间介电层及硬掩膜层；
在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧形成侧墙。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，先在所述半导体衬底上形成栅极结构，而后在所述隔离区域的上方形成虚拟栅极结构。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，采用化学机械抛光工艺对所述覆盖多晶硅层进行平坦化处理。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高于所述硬掩膜层的上表面。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面150埃～250埃。
作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面200埃。
如上所述，本发明的提高多晶硅平坦化均匀性的方法，具有以下有益效果：通先在隔离区域的上方形成虚拟栅极结构，而后再形成覆盖多晶硅层，并对覆盖多晶硅层进行平坦化处理，可以有效地提高覆盖多晶硅层的平坦化均匀性。
附图说明
图1显示为现有技术中，对覆盖多晶硅层平坦化处理后的结构示意图。
图2显示为本发明提高多晶硅平坦化均匀性的方法的流程图。
图3显示为本发明提高多晶硅平坦化均匀性的方法中S1步骤呈现的结构示意图。
图4至图8显示为本发明提高多晶硅平坦化均匀性的方法中S2步骤呈现的结构示意图。
图9显示为本发明提高多晶硅平坦化均匀性的方法中S3步骤呈现的结构示意图。
图10显示为本发明提高多晶硅平坦化均匀性的方法中S4步骤呈现的结构示意图。
元件标号说明
10 半导体衬底
11 隔离区域
12 栅极
13 覆盖多晶硅层
20 半导体衬底
21 隔离区域
22 栅极结构
221 隧穿氧化层
222 栅极多晶硅层
223 栅间介电层
224 硬掩膜层
225 虚拟栅极结构
23 侧墙
24 覆盖多晶硅层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图2，本发明提供一种提高多晶硅平坦化均匀性的方法，所述提高多晶硅平坦化均匀性的方法包括以下步骤：
S1：提供半导体衬底，所述半导体衬底内形成有隔离区域；
S2：在所述半导体衬底上形成栅极结构，并在所述隔离区域的上方形成虚拟栅极结构；
S3：形成覆盖多晶硅层，所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构，并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述多晶硅层之间的间隙；
S4：对所述覆盖多晶硅层进行平坦化处理。
在步骤S1中，请参阅图2中的S1步骤及图3，提供半导体衬底20，所述半导体衬底20内形成有隔离区域21。
作为示例，所述半导体衬底20的材料可以为硅、锗化硅、绝缘体上硅(silicon oninsulator，SOI)、绝缘体上锗化硅(silicon germanium on insulator，SGOI)或绝缘体上锗(germanium oninsulator，GOI)。
作为示例，半导体衬底20内形成的隔离区域21可以为浅沟槽隔离(STI，Shallow TrenchIsolation)区域或者局部氧化硅(LOCOS，Locally Oxidized Silicon)区域，在本实施例中，所述隔离区域21为浅沟槽隔离区域，其材料至少包括氧化硅。
需要说明的是，浅沟槽隔离区域的形成工艺可以是本领域技术人员了解的任意一种工艺方法，例如：在形成有硬掩膜的半导体衬底上刻蚀平行排列的隔离槽，而后对所述隔离槽通过氧化物填充以及平坦化处理以形成浅沟槽隔离，其中，所述浅沟槽隔离表面与所述半导体衬底上的硬掩膜表面在同一平面上，所述硬掩膜包括依次形成于所述有源区22上的氧化硅及氮化硅。
在步骤S2中，请参阅图2中的S2步骤及图4至图8，在所述半导体衬底20上形成栅极结构22，并在所述隔离区域21的上方形成虚拟栅极结构225。
作为示例，可以在所述半导体衬底20上形成所述栅极结构22的同时，在所述隔离区域21的上方形成所述虚拟栅极结构225。
作为示例，可以采用如下工艺方法在形成所述栅极结构22的同时形成所述虚拟栅极结构225：
S21：在所述半导体衬底20上形成隧穿氧化层221，如图4所示；
S22：在所述隧穿氧化层221上形成栅极多晶硅层222的同时，在所述隔离区域21的上方形成所述虚拟栅极结构225，如图5所示；
S23：在所述栅极多晶硅层222及所述虚拟栅极结构225上依次形成栅间介电层223及硬掩膜层224，如图6所示；
S24：在所述隧穿氧化层221、所述栅极多晶硅层222、所述栅间介电层223及所述硬掩膜层224形成的堆栈结构两侧及所述虚拟栅极结构225、所述栅间介电层223及所述硬掩膜层224形成的堆栈结构两侧同时形成侧墙23，如图7所示；
S25：在所述半导体衬底20上形成包覆所述栅极结构22的光刻胶层(未示出)，在所述光刻胶层内形成开口，所述开口暴露出所述虚拟栅极结构225、所述栅间介电层223及所述硬掩膜层224形成的堆栈结构及位于所述堆栈结构两侧的所述侧墙23；去除位于所述虚拟栅极结构225上方的所述栅间介电层223、所述硬掩膜层224及位于所述虚拟栅极结构225两侧的所述侧墙23，如图8所示。
作为示例，可以采用如下工艺方法在形成所述栅极结构22的同时形成所述虚拟栅极结构225：
S21：在所述半导体衬底20上形成隧穿氧化层221，如图4所示；
S22：在所述隧穿氧化层221上形成栅极多晶硅层222的同时，在所述隔离区域21的上方形成所述虚拟栅极结构225，如图5所示；
S23：只在所述栅极多晶硅层222上依次形成栅间介电层223及硬掩膜层224；
S24：在所述隧穿氧化层221、所述栅极多晶硅层222、所述栅间介电层223及所述硬掩膜层224形成的堆栈结构两侧形成侧墙23。S24步骤之后得到的结构如图8所示。
作为示例，还可以先在所述半导体衬底20上形成所述栅极结构22之后，而后再在所述隔离区域2的上方形成虚拟栅极结构225。
在步骤S3中，请参阅图2中的S3步骤及图9，形成覆盖多晶硅层24，所述覆盖多晶硅层24覆盖所述栅极结构22及所述虚拟栅极结构225，并填满所述栅极结构22之间、所述虚拟栅极结构225之间及所述栅极结构22与所述虚拟栅极结构225之间的间隙。
作为示例，可以采用但不仅限于低压化学气相沉积法沉积所述覆盖多晶硅层24。
作为示例，形成的所述覆盖多晶硅层24的厚度可以根据实际需要进行设定，优选地，本实施了中，形成的所述覆盖多晶硅层24的厚度为1500埃～3000埃。
在步骤S4中，请参阅图2中的S4步骤及图10，对所述覆盖多晶硅层24进行平坦化处理。
作为示例，采用化学机械抛光工艺对所述覆盖多晶硅层24进行平坦化处理。
作为示例，对所述覆盖多晶硅层24进行平坦化处理后，所述覆盖多晶硅层24的上表面高于所述硬掩膜层224的上表面。所述覆盖多晶硅层24的上表面高出所述硬掩膜层224的上表面的距离可以根据实际工艺的需要进行设定；优选地，所述覆盖多晶硅层24的上表面高出所述硬掩膜层224的上表面的距离为150埃～250埃；更为优选地，本实施例中，所述覆盖多晶硅层24的上表面高出所述硬掩膜层224的上表面的距离为200埃。
综上所述，本发明提供一种提高多晶硅平坦化均匀性的方法，所述提高多晶硅平坦化均匀性的方法包括以下步骤：提供半导体衬底，所述半导体衬底内形成有隔离区域；在所述半导体衬底上形成栅极结构，并在所述隔离区域的上方形成虚拟栅极结构；形成覆盖多晶硅层，所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构，并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述虚拟栅极结构之间的间隙；对所述覆盖多晶硅层进行平坦化处理。通先在隔离区域的上方形成虚拟栅极结构，而后再形成覆盖多晶硅层，并对覆盖多晶硅层进行平坦化处理，可以有效地提高覆盖多晶硅层的平坦化均匀性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种提高多晶硅平坦化均匀性的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有隔离区域；
在所述半导体衬底上形成栅极结构，并在所述隔离区域的上方形成虚拟栅极结构；
形成覆盖多晶硅层，所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构，并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述虚拟栅极结构之间的间隙；
对所述覆盖多晶硅层进行平坦化处理。
2.根据权利要求1所述的提高多晶硅平坦化均匀性的方法，其特征在于：在所述半导体衬底上形成所述栅极结构的同时，在所述隔离区域的上方形成所述虚拟栅极结构。
3.根据权利要求2所述的提高多晶硅平坦化均匀性的方法，其特征在于：在形成所述栅极结构的同时，形成所述虚拟栅极结构包括：
在所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成栅极多晶硅层的同时，在所述隔离区域的上方形成所述虚拟栅极结构；
在所述栅极多晶硅层及所述虚拟栅极结构上依次形成栅间介电层及硬掩膜层；
在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧及所述虚拟栅极结构、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧同时形成侧墙；
去除位于所述虚拟栅极结构上方的所述栅间介电层、所述硬掩膜层及位于所述虚拟栅极结构两侧的所述侧墙。
4.根据权利要求2所述的提高多晶硅平坦化均匀性的方法，其特征在于：在形成所述栅极结构的同时，形成所述虚拟栅极结构包括：
在所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成栅极多晶硅层的同时，在所述隔离区域的上方形成所述虚拟栅极结构；
在所述栅极多晶硅层上依次形成栅间介电层及硬掩膜层；
在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧形成侧墙。
5.根据权利要求1所述的提高多晶硅平坦化均匀性的方法，其特征在于：先在所述半导体衬底上形成栅极结构，而后在所述隔离区域的上方形成虚拟栅极结构。
6.根据权利要求1所述的提高多晶硅平坦化均匀性的方法，其特征在于：采用化学机械抛光工艺对所述覆盖多晶硅层进行平坦化处理。
7.根据权利要求1所述的提高多晶硅平坦化均匀性的方法，其特征在于：对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高于所述硬掩膜层的上表面。
8.根据权利要求7所述的提高多晶硅平坦化均匀性的方法，其特征在于：对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面150埃～250埃。
9.根据权利要求8所述的提高多晶硅平坦化均匀性的方法，其特征在于：对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面200埃。
CN201610006720.8A 2016-01-06 2016-01-06 提高多晶硅平坦化均匀性的方法 Pending CN106952867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006720.8A CN106952867A (zh) 2016-01-06 2016-01-06 提高多晶硅平坦化均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006720.8A CN106952867A (zh) 2016-01-06 2016-01-06 提高多晶硅平坦化均匀性的方法

Publications (1)

Publication Number Publication Date
CN106952867A true CN106952867A (zh) 2017-07-14

Family

ID=59465875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006720.8A Pending CN106952867A (zh) 2016-01-06 2016-01-06 提高多晶硅平坦化均匀性的方法

Country Status (1)

Country Link
CN (1) CN106952867A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459536A (zh) * 2019-08-23 2019-11-15 上海华虹宏力半导体制造有限公司 Pip电容的制作方法
CN110729232A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体器件、其制作方法及电子设备
CN113643979A (zh) * 2021-07-20 2021-11-12 上海华力集成电路制造有限公司 Hv cmos cmp方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224926A1 (en) * 2009-03-03 2010-09-09 Masanori Hatakeyama Non-volatile semiconductor memory device
CN102157435A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 接触孔形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224926A1 (en) * 2009-03-03 2010-09-09 Masanori Hatakeyama Non-volatile semiconductor memory device
CN102157435A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 接触孔形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729232A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体器件、其制作方法及电子设备
CN110459536A (zh) * 2019-08-23 2019-11-15 上海华虹宏力半导体制造有限公司 Pip电容的制作方法
CN113643979A (zh) * 2021-07-20 2021-11-12 上海华力集成电路制造有限公司 Hv cmos cmp方法

Similar Documents

Publication Publication Date Title
US8823132B2 (en) Two-portion shallow-trench isolation
CN108063140A (zh) 晶体管结构、存储单元阵列及其制备方法
CN203553173U (zh) 电子器件
KR20110049679A (ko) 인터디바이스 ｓｔｉ 영역의 제조 및 상이한 유전체 물질을 이용한 인트라디바이스 ｓｔｉ 영역
KR20140025746A (ko) 반도체 소자 및 이의 제조 방법
CN100459096C (zh) 构造集成电路的方法和相应的集成电路
CN105702727A (zh) 金属氧化物半导体装置与其形成方法
WO2022048135A1 (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
CN106158628B (zh) 半导体结构及其制作工艺
TW201909282A (zh) 半導體裝置及其製程
CN104835774A (zh) 一种半导体器件的制备方法
CN106952867A (zh) 提高多晶硅平坦化均匀性的方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
TWI508188B (zh) 氣隙結構與其製造方法
US7858489B2 (en) Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor
CN105529264B (zh) Ldmos晶体管的形成方法及ldmos晶体管
CN104362093B (zh) 一种soi器件结构及其制作方法
US9337259B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
US7968421B2 (en) Method for manufacturing SOI structure in desired region of a semiconductor device
CN104064469A (zh) 半导体器件制造方法
CN108122762B (zh) 半导体结构及其形成方法
CN107978563B (zh) 一种半导体器件及制备方法、电子装置
CN211455690U (zh) 沟槽型功率器件的沟槽栅结构
CN104637860B (zh) 浅沟槽隔离结构及其制备方法
CN208923085U (zh) 一种浅沟槽隔离结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170714

RJ01 Rejection of invention patent application after publication