TWI508188B - 氣隙結構與其製造方法 - Google Patents

Description

氣隙結構與其製造方法

本發明是有關於一種半導體裝置及形成一種半導體裝置之製程及方法。本發明特別是有關於一種具有氣隙結構之半導體裝置及製造一種具有氣隙結構之半導體之製程及方法。

一種半導體裝置可包括具有複數閘極或複數記憶元閘極之閘極結構，用於電子式之資料儲存。一字元線(word line,WL)，通常沿著許多(可至數百或數千)之記憶元閘極之上方設置。圖式第1圖繪示一種閘極結構之剖面圖，呈現複數閘極或複數記憶元閘極。第1圖中之閘極結構1具有複數閘極10設置於基板20之上並被一間隔30所定義。閘極10可包括通道氧化層50、浮動閘極60、ONO層70(oxide/nitride/oxide,ONO)以及控制閘極80。字元線(未圖示)最後會形成於完整之結構上。

閘極間隔的幾何結構之差異及字元線間隔的尺寸之變化性可導致絕緣氧化層中有極大差異的電荷增建，使得操作中半導體之閘極產生非預期的反應。實際上這些差異可能源自於半導體之必要設計之上。

「字元線電容」是指字元線與相鄰之控制閘極之間的電容。當與兩相鄰之控制閘極的間距被縮短時，其結構則稱為「密集字元線」，並且字元線電容之間對於控制閘極的干涉風險將增加。舉例來說，第1圖中位於間隔40之間的閘極定義出一字元線密集區100或一具有增加字元線干涉 之風險的區域。

因此本技術領域需要一種改良之閘極結構以減少與字元線之間，特別是位於密集字元線內的干涉風險。本技術領域亦需要一種改良之系統、製程或方法用以製造具有複數間隙之半導體。

金屬矽化層，或稱自我對準金屬矽化層，可施用於形成一半導體裝置或閘極結構之上，以減少電阻並提供良好之電阻接觸。舉例來說，含有金屬鈷之金屬矽化層施用於電晶體或藉由字元線間隔而與其他閘極相隔離之閘極，可用於降低閘極電極之電阻。儘管如此，施用含有金屬鈷之金屬矽化層於半導體裝置可能不足以降低干涉，特別是在對於具有密集字元線結構之閘極結構中。本技術領域需要改良之閘極結構及製造此結構之方法以降低干涉之範圍，特別是在具有字元線密集區域之閘極結構中。

因此，本發明之實施例揭示一種氣隙設置於一半導體裝置中。

本發明之一方面，提供一種閘極結構包括複數閘極，被定義於一間隔網絡並且該些閘極之各個閘極具有一介電層；一導電層，設置於介電層上；以及一金屬矽化層，設置於導電層上。閘極亦包括一字元線密集區，字元線密集區被閘極中至少由兩個閘極所定義；並包括形成於至少兩個閘極間之一氣隙，且氣隙由形成於至少兩個閘極處之一沉積層之所定義。在本發明之一實施例中，沉積層形成氣隙係以化學氣相沉積製程沉積。

在本發明之某些實施例中，字元線密集區外之任二閘極被一具有一側壁及實質上鄰近該側壁的一間隔件之間隔結構所定義。間隔件可包括沉積層。此外，間隔件可包括一緩衝氧化物層及一襯墊氮化矽薄膜。而一高密度電漿介電材料可填充於間隔結構內之所有間隙中。

閘極結構更可包括一內層介電層設置於閘極結構內。舉例來說，內層介電層可包括一緩衝氧化物層，一襯墊氮化矽薄膜，以及至少一氧化矽層及一未摻雜矽玻璃層。在本發明之一實施例中，該氣隙可延伸至該緩衝氧化物層內。

本發明之一方面，提供一種閘極結構之製造方法，其步驟包括：提供一閘極結構組件，配置有設置於基板上之複數閘極並被一間隔網絡所定義，閘極結構組件被一字元線密集區所定義；施用一沉積層以形成複數中空間隙於字元線密集區之所有間隔內；形成一第一內層介電層於閘極結構內；移除設置於閘極結構上之遮蔽層以形成中空間隙之開口；以及設置一金屬矽化層於閘極之上。

在本發明之某些實施例中，閘極結構的製造方法之步驟更可包括：施加一填充材料以填充中空間隙；移除過多之填充材料以形成閘極結構；以及形成一氧化凹槽於間隔網絡之上。在本發明之一實施例中，可從中空間隙移除填充材料以形成複數氣隙。

在本發明之某些實施例，其中填充材料係一旋塗式介電材料。在本發明之某些實施例中，其中施加一填充材料以填充中空間隙之步驟包括：旋塗式塗佈旋塗式介電材 料；以軟烤製程烘烤旋塗式介電材料；以及固化旋塗式介電材料之步驟。

在本發明之一實施例中，閘極結構之製造方法之步驟可包括形成一第二內層介電層於閘極結構內之步驟。在本發明之某些實施例中，係利用化學氣相沉積(CVD)之製程施加沉積層。

在本發明之一實施例中，其中金屬矽化層可包括金屬鈷。在本發明之某些實施例，設置一金屬矽化層於閘極之上的步驟包括：施加一金屬鈷層於閘極結構內；以第一快速加熱退火製程加熱控制閘極；從閘極結構上移除未反應之金屬鈷；以及以第二快速加熱退火製程加熱控制閘極。

進一步說明此實施例，第一快速加熱退火製程操作之溫度範圍可在約400℃至約680℃之間，時間長度係約10秒到約40秒之間；而第二快速加熱退火製程操作之溫度範圍可在約700℃至約950℃之間，時間長度係約30秒到約60秒之間。

本發明上述之實施例及其他層面與發明實施例，將於下文配合所附圖式作詳細說明而更明顯易懂。並且後附之申請專利範圍亦可揭示本發明之特徵。

以下將更加詳細地描述本發明之部分實施例，並配合後附圖式作為本發明之部分而非全體之實施例之參考。實際上，本發明之各種實施例可以用許多不同的形式呈現，並不限於此處所揭示之實施例，並且，更由於這些實施例之揭示將使本發明更加符合專利法之要求。

在本說明書及後附之申請專利範圍中，所使用單數形式的「一」及「該」為包括複數對象，除非前後文另有說明。舉例來說，「一氣隙」為包括多個此類氣隙。

儘管特定之用語被使用於本文中，但僅為一般性及描述性之字眼，並非用於限制本發明之目的。所有用語使用於本文中，包括技術性及專業術語，對於本發明所屬領域之具有通常知識者於一般常識下應有相同之意義，除非另外定義其用語。其中應該了解該用語，例如是定義於一般使用之字典內之用語，則本發明所屬領域之具有通常知識者應具有相同之解讀。其中應該了解該用語，例如是定義於一般使用之字典內之用語，則其於所揭露內容之前後文中之含意與在相關領域之含意是一致的。此類一般性慣用詞語常並不會被解釋為理想化的或過度正式之含意，除非於本文中被明確定義。

本文中交替使用之「間隔」或「字元線間隔」，是指定義了某種半導體之閘極結構之字元線間隔。一般來說，字元線間隔被一側壁和一底部所定義。然而，在某些情況下，部分之字元線間隔根據該間隔之縱橫比及深度會形成一特殊之底部，可能無法清楚地將部分間隔之該底部與和側壁聚合處作區別。

本發明提出一種形成間隔於內部之半導體裝置及其系統、製程、以及該裝置之製造方法。

圖式第12圖揭示一實施例，繪示該半導體裝置中一閘極結構之部分剖面圖。圖例繪示一閘極結構1具有複數 閘極10設置於一基板20上且被一間隔網絡所定義，舉例來說，間隔網絡具有位於一字元線密集區100外之一間隔30並且具有位於字元線密集區100內之一字元線間隔40。

各個閘極10均有一第一介電層、一第一導電層、一第二介電層、以及一第二導電層。更清楚地說明，第一介電層可為一通道氧化層50，第一導電層可為一浮動閘極60，第二介電層可為一ONO層70，以及第二導電層可為一控制閘極80。

各個閘極10更可包括設置於第二導電層上之一金屬矽化層180。複數氣隙190可形成於字元線密集區100之字元線間隔40之內。氣隙190被一沉積層110所定義。於本發明之一實施例中，沉積層110係以化學氣相沉積(CVD)製程沉積設置。

字元線密集區100外任意兩閘極可被間隔30所定義，間隔30至少被一側壁及或許可包括明確之一底部所定出。間隔30可進一步包括實質上鄰設於側壁上之一間隔件。於本發明之某些實施例中，間隔件包括沉積層110。間隔件亦可包括一緩衝氧化物層，及鄰設於側壁及間隔30之底部之一襯墊氮化矽薄膜130。於本發明之某些實施例中，字元線密集區100外任意之間隔30與任意之氣隙190實質上不具任何氣隙。於某些發明實施例中，一高密度電漿介電材料140可填充於間隔30內之所有間隙。

於本發明之一實施例中，一內層介電層設置於閘極結構1中。於本發明之某些實施例中，內層介電層可包括一緩衝氧化物層200、一襯墊氮化矽薄膜210及一第三層220 之一或其之任何組合，其中第三層220可包一氧化矽層、一未摻雜矽玻璃層一或其之任何組合。於本發明之一實施例中，進一步說明該些氣隙190或該些氣隙190之任一氣隙，可延伸進緩衝氧化物層200進而露出開口。此系統中，依發明人構想之製程及方法，包括製造氣隙於包括一閘極結構之結構內，並且形成一金屬鈷矽化層之步驟。發明人並發現氣隙會抑制字元線間之電容致使降低字元線干涉，並且金屬鈷矽化層會減少字元線電容以避免電阻-電容(RC)延遲。更進一步地，本發明提出一閘極結構具有集成氣隙及金屬鈷矽化層以維持其回復力，並且其將不會成為增加基板損壞風險之對象。更進一步地，本發明之半導體裝置及其製造方法產生之閘極結構實質上不會殘留金屬鈷之殘渣。

本發明之閘極結構的製造方法可包括不同之步驟以達成一完整結構，其相似於第12圖所繪示之實施例圖例。舉例來說，第1圖繪示之一閘極結構可被施加其他製程之步驟以達成如第13圖繪示之完整結構。第1圖之閘極結構1具有設置於一基板20上之複數閘極10，並且閘極10被一間隔30所定義。第1圖之字元線間隔40，或稱間隔網絡，定義出一字元線密集區100。基材20可包括矽，鍺，矽鍺，半導體化合物或其他已知之半導體材料。間隔30或字元線間隔40可由本領域任何之習知技術所形成。

各個閘極10通常包括一第一介電層、一第一導電層，一第二介電層、以及一第二導電層。更具體地說明，第一介電層可為一通道氧化層50，第一導電層可為一浮動閘極 60，第二介電層可為一ONO層70，以及第二導電層可為一控制閘極80，而本發明之上述步驟亦可施用其他配置有不同電晶體及/或化合物之半導體裝置。一遮蔽層90，例如一硬光罩氧化物，可被圖案化及蝕刻，以將遮蔽層90設置於控制閘極層80之上。

一沉積步驟被施用於閘極結構1之上，使得中空間隙形成於字元線間隔之字元線密集區內。根據本發明之一實施例，如第2圖繪示經過一沉積步驟於一沉積層內形成孔洞後之閘極結構之剖面圖。一沉積層110被設置於閘極結構1之中，並且使得中空間隙120形成於字元線密集區100之字元線間隔40內。根據本發明之某些實施例，多於一層之沉積層110被施加於閘極結構1中。於本發明之某些實施例中，如第2圖所繪示之實施例圖例所揭示，可沉積一過多之材料以確保所有字元線區外之間隔內所有間隙均被填滿。

於本發明之某些實施例中，化學氣相沉積(CVD)製程被用於形成一系列之中空間隙，特別是形成於字元線密集區100之字元線間隔40內。沉積層110可利用任何之CVD技術沉積。可用於形成該些中空間隙120之CVD製程之例子包括電漿沉積法、熱沈積法、以及其他任何習知技術之CVD製程。只要中空間隙120可被形成於字元線密集區100之字元線間隔40內，任何沉積技術均可用於形成沉積層110。

其他形成中空間隙120之CVD製程之例子包括：使用化學氣相沉積之高縱深比填溝製程(eHARP)反應室； 高密度電漿沉積系統，例如是高密度電漿化學氣相沉積；電漿增強氧化物沈積(PEOX)製程；未摻雜矽玻璃用於，例如是，化學氣相沉積；四乙氧基矽烷(TEOS)沈積；高溫氧化(HTO)薄膜沉積。

沉積層110包括一介電材料。於本發明之一實施例中，介電材料是一氧化物。本發明之某些實施例中，沉積層110可包括一氧化矽、一氮化矽、其他高介電材料、以及其之任何組合中至少一種。於本發明之某些實施例中，可沉積一種類之氧化矽。於本發明之其他實施例中，可沉積多於一種類之氧化矽。

根據本發明之一實施例，至少一部份之沉積層110從閘極結構1上被移除。更清楚地說明，係從閘極結構1上移除所有過多之沉積材料。第3圖繪示經過一蝕刻製程後之一閘極結構之剖面圖。在不使字元線密集區100之字元線間隔40內之中空間隙120形成開口下，回蝕沉積層110。回蝕會導致一側壁間隔件形成於間隔30內。可使用任何本領域已知技術之蝕刻製程。在非限定性的例子中，蝕刻製程可為一乾式蝕刻製程或一濕式蝕刻製程。乾式蝕刻製程之非限定性的例子包括電漿蝕刻、濺擊蝕刻、離子化蝕刻、及反應性離子蝕刻。濕式蝕刻製程之非限定性的例子包括化學氣相蝕刻、金屬輔助蝕刻、及無電鍍蝕刻。舉例來說，化學氣相蝕刻可用一酸性蝕刻溶液例如HNO3與HF之混合物施行。

於本發明之某些實施例中，蝕刻製程可為一選擇性蝕刻製程，其中沉積層110較佳地會被移除。於本發明之其 他實施例中，可應用一遮罩以達成選擇式蝕刻。尚於本發明之其他實施例中，沉積層110可利用其他製程移除，舉例來說，包括化學機械平坦化(CMP)製程。於本發明之其他實施例中，沉積層110可被幾種製程移除。在一非限定性的例子中，一部分之沉積層110可藉由一化學機械研磨製程被移除，而其他部分之沉積層110係藉由一回蝕製程被移除。

當至少一部份之沉積層110被移除時，一第一內層介電層(ILD1)被施用於閘極結構1。第一內層介電層可包括一層或多層。於本發明之某些實施例中，第一內層介電層可為實質上不包括任何孔洞之一無孔洞內層介電層。根據一實施例，第一內層介電層沉積於閘極結構之中並且填滿閘極間之所有間隙。

第4圖為形成第一內層介電層後的一閘極結構之一剖面圖。於第4圖繪示之實施例圖例中，一系列之沉積製程用於形成第一內層介電層。根據第4圖之實施例圖例，第一內層介電層可包括一緩衝氧化物層及一襯墊氮化矽(SiN)薄膜130個別設置於閘極結構1中。根據此實施例圖例，一高密度電漿(HDP)介電材料140設置於閘極結構1上且實質上填滿存在於閘極結構1之閘極10間的所有間隙。於本發明之一些實施例中，HDP介電材料140被施用於過度填充存在於閘極結構1之閘極10間的所有間隙。

於本發明之一實施例中，過多之HDP介電材料從閘極結構上移除。第5圖繪示移除過多之HDP介電材料後之閘極結構之剖面圖。可藉由任何已知之材料移除製程從一 半導體裝置上移除過多之HDP介電材料140。於本發明之一實施例中，過多之HDP介電材料140藉由一CMP製程移除。於本發明之其他實施例中，過多之HDP介電材料140藉由一回蝕製程移除。於本發明之某些實施例中，回蝕製程可為一選擇性蝕刻製程。於本發明之一些實施例中，過多之HDP介電材料140可藉由組合之製程移除。在一非限定性的例子中，過多之HDP介電材料140可藉由一CMP製程及一回蝕製程移除。

在回蝕鄰近於間隔上方之過多之HDP介電材料後，所留下部分沉積之HDP介電材料140可有效地消除孔洞結構，達成一完整填充。於本發明之某些實施例中，經過蝕刻製程後之多於一種之HDP介電材料140之部分沉積層會被使用。

於本發明之一實施例中，過多之HDP介電材料140被移除以暴露位於該閘極結構1之上層的緩衝氧化物層及襯墊氮化矽(SiN)薄膜130。於本發明之一些實施例中，經由移除過多之HDP介電材料，部分之HDP介電材料140填滿存在於閘極10間之間隙。第5圖繪示之實施例圖例中，間隔30包括由沉積層110形成之一側壁間隔件，並且緩衝氧化物層及襯墊氮化矽(SiN)薄膜130沉積於沉積層110之表面。根據此實施例，HDP介電材料140填充間隔30之剩餘之開放部分。

經過移除過多之HDP介電材料140後，閘極結構1之上層被移除直到中空間隙120形成開口。第6圖繪示移除閘極結構之上部以使中空間隙120形成開口後之一閘極 結構之剖面圖。

部分之緩衝氧化物層及襯墊氮化矽(SiN)薄膜130，HDP介電材料140，沉積層110及遮蔽層90可從閘極結構1之上面實質上被移除以形成複數開口150於中空間隙120內。於本發明之某些實施例中，一部分之控制閘極層80可被移除以形成複數開口150於中空間隙120中。

於本發明之一實施例中，開口150可藉由一回蝕製程形成於中空間隙120中。於本發明之其他實施例中，開口150可藉由一CMP製程形成於中空間隙120中。於本發明之某些實施例中，開口150可藉由一組合之製程形成於中空間隙120中。在一非限定性的例子中，開口150可藉由一CMP製程及一回蝕製程形成於中空間隙120中。

在開口150形成於中空間隙120中之後，另一層被施用於閘極結構1上。此層提供一填充材料用於中空間隙120。第7圖繪示經過一沉積製程以填滿中空間隙120後之閘極結構之剖面圖。於本發明之一實施例中，填充該中空間隙120之材料為一旋塗式介電材料160。於本發明之一實施例中，旋塗式介電材料160被施用於過度填充中空間隙120。於本發明之某些實施例中，旋塗式介電材料160可施用於過度填充中空間隙120並形成具有約幾百埃至約幾千埃之厚度之一層。

於本發明之某些實施例中，旋塗式介電材料160可藉由具有高轉速之旋塗式塗佈製程施用於閘極結構1。舉例來說，旋塗式介電材料可於幾千rpm之轉速下被施用。選擇性地，一前驅旋塗式塗佈製程及晶邊清洗製程可最先施 用於閘極結構1之上。沉積於閘極結構1上之旋塗式介電材料160可能受到一軟烤製程影響。不以理論加以限定地說，軟烤製程會導致施用於閘極結構1上之旋塗式介電材料160所包括之溶劑被移除。

一軟烤製程通常施用約略幾分鐘。於本發明之某些實施例中，軟烤製程可利用一至三個加熱板。於使用多於一個之加熱板之實施例中，加熱板可被固定為不同之溫度。一個加熱板之溫度範圍可為約50℃至約250℃。於本發明之某些實施例中，三個加熱板之溫度可分別被固定約為約150℃，約200℃，及約250℃。

於軟烤製程之後，施用於閘極結構1之旋塗式介電材料160會接受一固化製程。於本發明之某些實施例中，固化製程至少約3到約5分鐘，但固化時間最長時間被限制為約10分鐘。於本發明之某些實施例中，閘極結構1可被固化於具有氧氣且含量低於約100ppm之一密封室中。固化之溫度被施用於約350℃至約500℃之範圍內。於軟烤固化之後，閘極結構1會被冷卻。於本發明之某些實施例中，閘極結構被冷卻於約15℃至約35℃之溫度範圍內。

於所實施或任何更進一步的旋塗式介電材料160之相關製程之後，過多之旋塗式介電材料會被從閘極結構1上移除。第8圖繪示移除過度之填充材料後之閘極結構1之剖面圖。可利用任何一研磨製程、回蝕製程、以及其組合從旋塗式介電層上移除過多之旋塗式介電材料160。於本發明之某些實施例中，可利用一化學機械平坦化(CMP)製程從旋塗式介電層上移除過多之旋塗式介電材料160。於 本發明之某些實施例中，可利用一蝕刻製程，例如是回蝕製程或其他任何之已揭示蝕刻方法，從旋塗式介電層上移除過多之旋塗式介電材料160。實際上，所屬領域中任何已知之蝕刻製程均可被用於從旋塗式介電層上移除過多之旋塗式介電材料160。

於本發明之一實施例中，過多之旋塗式介電材料160從旋塗式介電層上被移除直到達成相似於第8圖之圖例中之中空間隙120之開口150。

於本發明之某些實施例中，閘極結構1可被另外施加一介電材料，例如旋塗式介電材料，並且利用研磨及/或回蝕操作確保任何存在於中空間隙120內之間隙被完全地填滿。

在填滿中空間隙120後，閘極結構1接受一選擇性蝕刻以形成一氧化凹槽170於閘極結構1上之間隔30及字元線間隔40內。第9圖繪示在經過一選擇性蝕刻以形成一氧化凹槽後之一閘極結構的一剖面圖。於本發明之某些實施例中，一遮罩可被使用於選擇性蝕刻製程中以形成該氧化凹槽170。於正遮罩蝕刻製程中，蝕刻之後部分之一光阻材料會露出於保留遮罩之處。於負遮罩蝕刻製程中，蝕刻之後部分之光阻材料會露出於移除遮罩之處。

在形成氧化凹槽170之結構於閘極結構1上之後，一金屬鈷矽化層被形成於閘極10之控制閘極80中。第10圖繪示形成金屬矽化層180後之閘極結構1之剖面圖。於本發明之某些實施例中，金屬矽化層180可為一含有金屬鈷之金屬矽化層。

金屬矽化層180可根據本領域之任何已知技術形成。於本發明之一實施例中，一金屬鈷層被沉積於閘極結構1上。接著一第一快速加熱退火製程(RTP1)可被施用。該RTP1通常將施加了金屬鈷層之閘極結構1暴露於高溫一段時間。於本發明之某些實施例中，施加了金屬鈷層之閘極結構1可暴露於一高溫範圍介係於約400℃約至680℃間並且約10秒至約40秒。

於本發明之某些實施例中，RTP1之溫度會從約400°C快速升高至約680℃於一非常快速之時間內，此時間約為10秒。該RTP1之溫度會維持於約10秒至約40秒。最後，溫度接著被快速降低。不以理論加以限定地說，RTP1會導致金屬鈷與控制閘極80內之矽反應形成矽化鈷(CoSi)及矽化二鈷(Co₂ Si)。部分較弱之化學反應也可能會依附激烈的RTP1中產生，如二矽化鈷(CoSi₂ )亦可能形成。CoSi₂ 為上述組成中最低電阻者並且為最後金屬矽化層之最佳組成。

在RTP1後，閘極結構1會接受一選擇性蝕刻以移除一反應物層遺留之未反應金屬鈷。由於金屬鈷容易與控制閘極80中多矽晶內之矽反應，而不一定與沉積層110、氮化矽薄膜130、HDP介電材料層140、或SOD材料160之中空間隙120內之任何矽反應，因此如第10圖之實施圖例之一外形便開始成形。

於該選擇性蝕刻製程之後，閘極結構1可接著接受一第二快速加熱退火製程(RTP2)。RTP2通常將施加了已反應的金屬鈷與矽層之閘極結構1暴露於一高溫一段時間，其 溫度通常高於RTP1，且其時間通常大於RTP1。於本發明之某些實施例中，施加了已反應之金屬鈷及矽層之該閘極結構1可暴露於一高溫範圍介於約700℃至約950℃間並且約30秒至約60秒。

於本發明之某些實施例中，於RTP2之溫度會從約700℃快速升高至約950℃於一非常快速之時間內，此時間為約10秒至約20秒。RTP2之溫度會維持於約30秒至約60秒。最後，溫度接著被快速降低。不以理論加以限定地說，RTP2會轉換CoSi與CoSi₂ 成為CoSi₂ 使金屬矽化層180之電阻降低。

此處將舉例說明形成一金屬矽化層180之方法。所屬領域中任何已知之形成金屬矽化層方法均可被用於形成金屬矽化層180。於本發明之某些實施例中，可利用複數之快速加熱退火製程形成金屬矽化層。於一實施例中，三快速加熱退火製程被施用，第一RTP之溫度介於約300℃至約500℃間且持續約10秒至約50秒，第二RTP之溫度介於約400℃至約680℃間且持續約20秒至約50秒，及該第三RTP之溫度介於約700℃至約950℃間且持續約30秒至約60秒。

在形成金屬矽化層180之後，SOD材料層160從中空間隙120上被移除以形成複數氣隙190。第11圖揭示在填充材料從中空間隙120上被移除以形成複數氣隙190後之閘極結構1之剖面圖。於本發明之一實施例中，可藉由一濕式蝕刻製程將SOD材料層160從中空間隙120上移除以形成氣隙190。

於本發明之某些實施例中，濕式蝕刻製程之狀態及蝕刻製程使用之溶劑可被選擇，如SOD材料層160之濕式蝕刻速度為大於用以定義出中空間隙120之沉積層110材料之濕式蝕刻速度。於此種情況下，舉例來說如第11圖之實施圖例之外形可被形成。

於本發明之某些實施例中，濕式蝕刻製程可為氫氟酸(HF)蝕刻製程，使用緩衝氧化物蝕刻劑(BOE)之蝕刻製程，或使用緩衝級氫氟酸(BHF)之蝕刻製程。

接著一第二內層介電層(ILD2)可被施用於閘極結構1上。第二內層介電層可包括一或多層。根據一實施例，第一內層介電層配沉積於閘極結構上並且填滿介於閘極間之所間隙，此種方法係為維持閘極之氣隙190。

第12圖繪示形成一第二內層介電層後之一閘極結構之剖面圖。於本發明之一實施例中，該第二內層介電層包括一緩衝氧化物層200。於本發明之某些實施例中，除了被施加捏塑技術之緩衝氧化物層200以外，緩衝氧化物層200被施加於閘極結構1，使得緩衝氧化物材料未被沉積於氣隙190內，或使得該氣隙190未被緩衝氧化物材料所填充，並形成如圖12繪示之實施圖例所示之外形。

本領域已知之合適的遮罩及捏塑技術可被施用於入緩衝氧化物層200，使得氣隙190可維持其形狀並且更進一步可延伸入緩衝氧化物層200且如第12圖繪示之實施圖例。於本發明之某些實施例中，氣隙190可延伸至接近沉積層110及緩衝氧化物層200之介面(第12圖未繪示)。於本發明之某些實施例中，氣隙190可延伸入緩衝氧化物 層200內約1/10、1/4、1/3、1/2、2/3之厚度。

第二內層介電層可更包括一襯墊氮化矽(SiN)薄膜210沉積於緩衝氧化物層200上。於本發明之某些實施例中，襯墊SiN薄膜210被施用於緩衝氧化物層200上如第12圖繪示之實施圖例所示之外形。

第二內層介電層亦可包括一氧化矽層220沉積於襯墊SiN薄膜210上。於某些實施例中，沉積氧化矽層220使得閘極結構1之所有間隙實質上被填滿如第12圖之實施圖例所示。於本發明之某些實施例中，第二內層介電層可包括一未摻雜矽玻璃(USG)層。

第13圖繪示一流程圖說明製造具有複數間隙之一閘極結構之步驟。閘極結構具有複數閘極設置於其中並且被一間隔所定義出之步驟510，或者更恰當地說，間隔是如第1圖所示之一間隔網絡。流程圖中具有複數間隙之閘極結構的製造方法之步驟500包括：施加一沉積層使得中空間隙形成於閘極結構中一字元線密集區之字元線間隔內之步驟520，並且移除至少一部份之沉積層之步驟530。根據本發明之某些實施例，可藉由CVD製程施加沉積層。

流程圖中具有複數氣隙之閘極結構的製造方法之步驟500包括形成一第一內層介電層於閘極結構內之步驟540。一第一內層介電層(IDL1)進一步於此處暴露，使其可形成於閘極結構內。

流程圖中具有複數氣隙之一閘極結構的製造方法之步驟500更可包括從閘極結構上移除過多之介電材料之步驟550，並且移除閘極結構之一上方部分以使中空間隙形 成開口之步驟560。流程圖之方法亦可包括施加一填充材料以填充中空間隙之步驟570。被施加於閘極結構上之任何過多之填充材料可接著從閘極結構上被移除之步驟580。於本發明之一實施例中，填充材料可包括一旋塗式介電材料。

流程圖中具有複數氣隙之閘極結構的製造方法之步驟500更可包括形成一氧化凹槽於閘極結構上之複數間隔之上之步驟590以及製造一金屬矽化層於閘極結構之閘極上之步驟600。根據本發明之某些實施例，金屬矽化層可包括金屬鈷。

形成金屬矽化層後，可包括從中空間隙移除填充材料以形成複數氣隙之步驟610。流程圖中具有複數氣隙之閘極結構的製造方法之步驟500可接著包括形成一第二內層介電層於閘極結構內之步驟620。舉例來說，一第二內層介電層(IDL2)進一步於此處暴露，使其可形成於閘極結構內。

本發明之一層面，係藉由一製造具有一氣隙之半導體之製程與方法以形成一具有本發明之氣隙之半導體。於本發明之某些實施例中，半導體裝置可藉由此處所描述之任何方法所製造。

此處提供本發明之多數變化形及其他實施例，可使本發明所屬領域之具有通常知識者藉由前述內容及關聯之圖式之揭示得到啟示。因此，應當理解本發明並不被已揭露之實施例所局限，並且其變化形及其它實施例，均應包括 於後附之申請專利範圍中。此外，儘管前述內容及關聯之圖式揭示了元件及/或功能之特定組合範例之詳細實施方式，仍應當理解其元件及/或功能之不同組合可由實施例之選擇而得到提供，不會脫離後附之申請專利範圍。於此方面，舉例來說，上述已明確揭示之元件及/或功能，即使於不同組合之下，於詳加考慮之下仍可能部分包括於後附之申請專利範圍之中。儘管特定之用語被使用於本文中，但僅為一普通性及描述性之字眼，並非用於限制本發明之目的。

1‧‧‧閘極結構

10‧‧‧閘極

20‧‧‧基板

30‧‧‧間隔

40‧‧‧字元線間隔

50‧‧‧通道氧化層

60‧‧‧浮動閘極

70‧‧‧ONO層

80‧‧‧控制閘極

90‧‧‧遮蔽層

100‧‧‧字元線密集區

110‧‧‧沉積層

120‧‧‧中空間隙

130‧‧‧襯墊氮化矽薄膜

140‧‧‧高密度電漿介電材料

150‧‧‧開口

160‧‧‧旋塗式介電材料

170‧‧‧氧化凹槽

180‧‧‧金屬矽化層

190‧‧‧氣隙

200‧‧‧緩衝氧化物層

210‧‧‧襯墊氮化矽薄膜

220‧‧‧第三層

第1圖繪示一部分之閘極結構之剖面圖。

第2圖繪示根據本發明之一實施例中，一閘極結構在經過一沉積製程以形成孔洞於一沉積層內後之剖面圖。

第3圖繪示本發明一實施例中，一閘極結構在經過一蝕刻製程後之剖面圖。

第4圖繪示本發明一實施例中，一閘極結構在經過形成一內層介電層後之剖面圖。

第5圖繪示本發明一實施例中，一閘極結構在經過移除過多之介電材料後之剖面圖。

第6圖繪示本發明一實施例中，一閘極結構在經移除部份閘極結構之上部使中空間隙形成開口後之剖面圖。

第7圖繪示本發明一實施例中，一閘極結構在經過填滿該中空間隙後之剖面圖。

第8圖繪示本發明一實施例中，一閘極結構在經過移 除過多之填充材料後之剖面圖。

第9圖繪示本發明一實施例中，一閘極結構在經過一選擇性蝕刻以形成一氧化槽後之剖面圖。

第10圖繪示本發明一實施例中，一閘極結構在經過形成一金屬矽化層後之剖面圖。

第11圖繪示本發明一實施例中，一閘極結構在經過移除該填充材料以形成複數氣隙後之剖面圖。

第12圖繪示本發明一實施例中，一閘極結構在經過形成其他之內層介電層之後之剖面圖。

第13圖繪示本發明一實施例中，製造具有複數氣隙之一閘極結構的步驟之流程圖。

1‧‧‧閘極結構

10‧‧‧閘極

20‧‧‧基板

30‧‧‧間隔

40‧‧‧字元線間隔

50‧‧‧通道氧化層

60‧‧‧浮動閘極

70‧‧‧ONO層

80‧‧‧控制閘極

100‧‧‧字元線密集區

110‧‧‧沉積層

130‧‧‧襯墊氮化矽薄膜

140‧‧‧高密度電漿介電材料

180‧‧‧金屬矽化層

190‧‧‧氣隙

200‧‧‧緩衝氧化物層

210‧‧‧襯墊氮化矽薄膜

220‧‧‧第三層

Claims (17)

1. 一種閘極結構，包括：複數閘極，由一間隔網絡定義，該些閘極之間具有：一介電層；一導電層，設置於該介電層之上；一金屬矽化層，設置於該導電層之上；一字元線密集區，由該些閘極之至少兩個閘極之間所定義；以及一氣隙，形成於該些至少兩個閘極處所定義的一沉積層之間，其中該字元線密集區外之任二該閘極被具有一側壁及鄰近該側壁之一間隔件之一間隔結構所定義，且該間隔件包括該沉積層、一緩衝氧化物層及一襯墊氮化矽薄膜。
2. 如申請專利範圍第1項所述之閘極結構，其中沉積該沉積層係利用化學氣相沉積(CVD)之製程。
3. 如申請專利範圍第1項所述之閘極結構，其中一高密度電漿介電材料填充於該間隔結構內之所有間隙。
4. 如申請專利範圍第1項所述之閘極結構，更包括一內層介電層設置於該閘極結構中。
5. 如申請專利範圍第4項所述之閘極結構，其中該內層介電層包括：另一緩衝氧化物層、另一襯墊氮化矽薄膜、至少一氧化矽層以及一未摻雜矽玻璃層。
6. 如申請專利範圍第5項所述之閘極結構，其中該氣隙延伸至該緩衝氧化物層內。
7. 一種閘極結構之製造方法，包括：提供一閘極結構組件，配置有設置於基板上之複數閘 極並被一間隔網絡所定義，該閘極結構組件被一字元線密集區所定義；施用一沉積層以形成複數中空間隙於該字元線密集區之所有間隔內；形成一第一內層介電層於該閘極結構內；移除一遮蔽層，移除設置於該閘極結構上之一遮蔽層以形成該些中空間隙之開口；以及設置一金屬矽化層於該些閘極之上，其中該字元線密集區外之任二該閘極被具有一側壁及鄰近該側壁之一間隔件之一間隔結構所定義，且該間隔件包括該沉積層、一緩衝氧化物層及一襯墊氮化矽薄膜。
8. 如申請專利範圍第7項所述之製造方法，更包括：施加一填充材料以填充該些中空間隔；移除過多之填充材料以形成該閘極結構；以及形成一氧化凹槽於該間隔網絡之上。
9. 如申請專利範圍第8項所述之製造方法，更包括從該些中空間隔移除該填充材料以形成複數氣隙。
10. 如申請專利範圍第8項所述之製造方法，其中該填充材料係一旋塗式介電材料。
11. 如申請專利範圍第10項所述之製造方法，其中施加該填充材料以填充該中空間隔之步驟包括：旋塗式塗佈該旋塗式介電材料；以一軟烤製程烘烤該旋塗式介電材料；以及固化該旋塗式介電材料。
12. 如申請專利範圍第7項所述之製造方法，更包括 形成一第二內層介電層於該閘極結構內。
13. 如申請專利範圍第7項所述之製造方法，其中施加該沉積層係利用一化學氣相沉積(CVD)製程。
14. 如申請專利範圍第7項所述之製造方法，其中該金屬矽化層包括金屬鈷。
15. 如申請專利範圍第14項所述之製造方法，其中製造該金屬矽化層於該些閘極之上的步驟包括：施加一金屬鈷層於該閘極結構內；以一第一快速加熱退火製程加熱一控制閘極；從該閘極結構上移除未反應之金屬鈷；以及以一第二快速加熱退火製程加熱該控制閘極。
16. 如申請專利範圍第15項所述之製造方法，其中該第一快速加熱退火製程操作之溫度範圍係400℃至680℃之間，時間長度係10秒到40秒之間。
17. 如申請專利範圍第15項所述之製造方法，其中該第二快速加熱退火製程操作之溫度範圍係700℃至950℃之間，時間長度係30秒到60秒之間。