JP5063061B2 - 半導体素子のキャパシタの製造方法 - Google Patents
半導体素子のキャパシタの製造方法 Download PDFInfo
- Publication number
- JP5063061B2 JP5063061B2 JP2006247666A JP2006247666A JP5063061B2 JP 5063061 B2 JP5063061 B2 JP 5063061B2 JP 2006247666 A JP2006247666 A JP 2006247666A JP 2006247666 A JP2006247666 A JP 2006247666A JP 5063061 B2 JP5063061 B2 JP 5063061B2
- Authority
- JP
- Japan
- Prior art keywords
- storage node
- film
- capacitor
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000003990 capacitor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 32
- 238000003860 storage Methods 0.000 claims description 147
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims 2
- 239000011229 interlayer Substances 0.000 description 15
- 239000000126 substance Substances 0.000 description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 238000000926 separation method Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021355 zirconium silicide Inorganic materials 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- -1 first Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体製造技術に関し、特に、半導体素子のシリンダ型キャパシタの製造方法に関する。
近年、半導体メモリ装置の最小線幅が減少し、集積度が増大するにつれ、キャパシタが形成される面積も次第に狭くなりつつある。このように、キャパシタの形成される面積が狭くなっても、セル内のキャパシタは各々のセルに必要な最小限のキャパシタンス（静電容量）を確保しなければならない。このように、狭い面積領域に高いキャパシタンスを有するキャパシタを形成するために、ストレージノードをシリンダ型やコンケーブ型などのように立体形状に形成したり、ストレージノード及びプレート電極を金属膜で形成する方法（ＭＩＭ；Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）が提案されてきた。
図１Ａ〜図１Ｄは、従来の技術に係る半導体素子のキャパシタの製造方法を示す断面図である。
図１Ａに示すように、セル領域と周辺回路領域が画定された半導体基板１１の上に層間絶縁膜１２を形成する。続いて、セル領域では、層間絶縁膜１２を貫通し、かつ半導体基板１１の所定領域にコンタクト（接触）するストレージノードコンタクトプラグ１３を形成する。ここで、図示していないが、層間絶縁膜１２の形成前に、通常、ワードラインを含むトランジスタ、ビットラインが形成され、層間絶縁膜１２は多層構造となっている。
その後、ストレージノードコンタクトプラグ１３が埋め込まれた層間絶縁膜１２上にエッチング停止膜１４及びストレージノード酸化膜１５をそれぞれ順に形成する。
続いて、ストレージノード酸化膜１５及びエッチング停止膜１４をそれぞれ順にエッチングしてストレージノードコンタクトプラグ１３の上部表面をオープンするトレンチホール１６を形成する。
次に、ＴｉＮストレージノードを形成する前に、バリアメタル１７を形成する。
続いて、トレンチホール１６を含むストレージノード酸化膜１５の表面に沿って、ストレージノードとして用いられるＴｉＮを蒸着する。次に、トレンチホール１６内を除いたストレージノード酸化膜１５の表面全体にわたってＴｉＮをエッチバックして、ＴｉＮストレージノード１８を形成する。一方、このストレージノードの分離工程後、ストレージノード酸化膜１５の表面にＴｉＮストレージノードの微小な残留物１８Ａが残る。
従って、図１Ｂに示すように、ＴｉＮストレージノード１８の整列、オーバレイキーなどで発生するＴｉＮ欠陥、すなわちＴｉＮストレージノード残留物１８Ａを除去するために、ＴｉＮストレージノード１８を含む半導体基板の全面にキャップ酸化膜１９を蒸着する。キャップ酸化膜１９には、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅd Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を使用することができる。
上記のＰＥ−ＴＥＯＳを形成する方法は、次の通りである。まず、ＴＥＯＳを蒸着する。ＴＥＯＳの蒸着には、Ｓｉ（ＯＣ２Ｈ５）４を８００ｓｃｃｍの流量でフローさせ、次に６００ｓｃｃｍの流量でＯ２を供給してシリコン酸化膜を形成する。その後、ＲＦパワー（プラズマ励起用）を印加して、ＰＥ−ＴＥＯＳを形成する。
ところが、ＴｉＮストレージノード１８のエッチバック後、ＴｉＮストレージノード残留物１８Ａに上記の条件が加えられた場合、ＴｉＮストレージノード残留物１８Ａ、ＴＥＯＳから供給されるＳｉ、及びＴＥＯＳ中に含まれているエチル基などがＲＦに晒されて、基板表面で絡まりあってしまう。この絡まりあって形成されたものが、後に実施されるストレージノード酸化膜を除去するためのディップアウト工程後に、シリンダ型ストレージノードの間に詰まってしまう。これを防止するためにＲＦパワーを低下させても上記の問題点は解決されず、ＲＦパワーを変化させることによってＴＥＯＳのステップカバレッジ特性も変わってしまうことから、工程を新たにセットアップしなければならないという更なる問題も生じる。
図１Ｂの状態に続き図１Ｃに示すように、周辺回路領域の上のＴＩＮストレージノード残留物１８Ａを除去するために、セルが形成される領域を除いた周辺回路領域をオープンするマスク（Ｐｅｒｉ Ｏｐｅｎ Ｍａｓｋ；以下「ＰＯＭマスク」という）２０を形成する。ＰＯＭマスク２０をエッチングバリアとして周辺回路領域のキャップ酸化膜１９をエッチングし、ストレージノード酸化膜１５及びウエハ上に残留するＴｉＮストレージノード残留物１８Ａを除去する。
次に、図１Ｄに示すように、ＰＯＭマスク２０を除去する。そしてセル領域のキャップ酸化膜１９、及び周辺回路領域上のストレージノード酸化膜１５をそれぞれ除去し、ＴｉＮストレージノード１８の内壁及び外壁を露出させる。このとき、ＴｉＮストレージノード１８はシリンダ型である。
上述した従来の技術では、隣接するＴｉＮストレージノード１８を分離するために、エッチバック後に、ウエハの全面に微小なＴｉＮストレージノード残留物１８Ａが残る。そして、後続の工程であるキャップ酸化膜（ＰＥ−ＴＥＯＳ）を蒸着する際、ＴｉＮストレージノード残留物１８Ａは、ＰＥ−ＴＥＯＳチャンバ内でプラズマと反応して、ストレージノード酸化膜を除去する際に用いられるウェットケミカルに溶解しない緻密な物質に変化する。
したがって、ストレージノード酸化膜１５の除去後にも、セル領域上のＴｉＮストレージノード残留物１８Ａは完全には除去されず、隣接するＴｉＮストレージノード１８間の入口を連結することになる、マイクロブリッジ（図１Ｄにおいて符号Ａで表す）が発生する。このようなマイクロブリッジは、半導体素子の特性を低下させる要因となる。
図２Ａ及び図２Ｂは、マイクロブリッジが発生した様子を示したＴＥＭ写真である。
図２Ａ及び図２Ｂを参照すれば、隣接するシリンダ型ストレージノード間にマイクロブリッジＡ’が発生し、隣接するシリンダ型ストレージノードが互いに接続されていることが分かる。ウエハ上に数万〜数十万のストレージノードマイクロブリッジを発見することがある。
このようなストレージノード間にマイクロブリッジが発生する欠陥は、後のデバイス集積工程の完了後、二重にブリッジフェイルを形成することになるため、ＭＩＭシリンダの集積時に必ず除去しなければならないディフェクトであって、これを解決できない場合には、ＭＩＭシリンダ型を適用するデバイスを完成できないという問題がある。
そこで、本発明は、上記した従来技術の問題点を解決するためになされたものであって、その目的は、ストレージノードの分離工程後に残留するストレージノード残留物によるストレージノード間のマイクロブリッジを防止するのに適した半導体素子のキャパシタの製造方法を提供することにある。
上記目的を達成するための本発明に係る第１の半導体素子のキャパシタの製造方法は、半導体基板の上に第１絶縁膜を形成するステップと、該第１絶縁膜を貫通し、かつ前記半導体基板の所定領域に接触するストレージノードコンタクトプラグを形成するステップと、前記第１絶縁膜上に前記ストレージノードコンタクトプラグの上部表面を開放させるトレンチホールを有する第２絶縁膜を形成するステップと、前記トレンチホールの内部表面に沿って、ストレージノードを形成するステップと、前記第２絶縁膜及び前記ストレージノードの表面に沿って、プラズマバリア膜を形成するステップと、該プラズマバリア膜上に少なくとも前記トレンチホールを埋め込み可能な厚さのキャップ膜を形成するステップと、該キャップ膜を除去し、かつ前記プラズマバリア膜及び前記第２絶縁膜を同時に除去するステップと、前記ストレージノードの上に誘電膜及びプレート電極をそれぞれ順に形成するステップとを含む。
また、本発明に係る第２の半導体素子のキャパシタの製造方法は、セル領域及び周辺回路領域が画定される半導体基板の上に第１絶縁膜を形成するステップと、前記セル領域上に前記第１絶縁膜を貫通し、かつ前記半導体基板の所定領域に接触するストレージノードコンタクトプラグを形成するステップと、前記第１絶縁膜上に前記ストレージノードコンタクトプラグの上部表面を開放させるトレンチホールを有する第２絶縁膜を形成するステップと、前記トレンチホールの内部表面に沿って、ストレージノードを形成するステップと、該ストレージノード及び前記第２絶縁膜の表面に沿って、プラズマバリア膜を形成するステップと、該プラズマバリア膜上に少なくとも前記トレンチホールを埋め込み可能な厚さのキャップ膜を形成するステップと、前記セル領域の前記キャップ膜上にＰＯＭマスクを形成するステップと、該ＰＯＭマスクをエッチングバリアとして、前記周辺回路領域上の前記キャップ膜及び前記プラズマバリア膜をエッチングするステップと、前記セル領域及び前記周辺回路領域上の前記第２絶縁膜を除去するステップと、前記ストレージノードの上に誘電膜及びプレート電極をそれぞれ順に形成するステップとを含む。
このように、本発明を具現するために用いられる方法は、ストレージノード分離工程後に残留するＴｉＮストレージノード残留物と、キャップ酸化膜であるＰＥ−ＴＥＯＳとの接触を防止する膜を挿入する方法であって、ストレージノード間のマイクロブリッジの発生を根本的に防止することができる。
即ち、本発明では、ストレージノードの分離工程後に、プラズマバリア膜としてアルミニウム酸化膜を蒸着し、ＴｉＮストレージノード残留物を遮蔽した状態でキャップ酸化膜を蒸着するので、この残留物がＰＥ−ＴＥＯＳチャバー内でプラズマと反応して、ケミカルに溶解されない物質に変化するのを防止することができる。アルミニウム酸化膜は、膜の特性上、プラズマバリアとして適しており、且つ、その後に、シリンダの形成のために、フッ酸系のケミカルウェットディップを用いてストレージノード酸化膜を除去する際に、フッ酸系のケミカルに溶解することから、本発明の趣旨に極めて適した膜である。フルディップアウト時にＴｉＮストレージノード残留物も除去されるという特徴がある。
従って、本発明によれば、ＭＩＭシリンダ型キャパシタの形成時に必然的に発生するストレージノード間のマイクロブリッジを顕著に減少させ、半導体素子の製造において安定した歩留まりの確保を可能にするという効果を奏する。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図３Ａ〜図３Ｅは、本発明の一実施形態に係る半導体素子のキャパシタの製造方法を示す断面図である。
図３Ａに示すように、セル領域及び周辺回路領域が画定された半導体基板３１の上に、第１層間絶縁膜３２を形成する。その後、セル領域上に第１層間絶縁膜３２を貫通し、かつ半導体基板３１の所定領域にコンタクト（接触）するストレージノードコンタクトプラグ３３を形成する。ここで、図示していないが、第１層間絶縁膜３２の形成前には、通常、ワードラインを含むトランジスタ、及びビットラインが形成されている。第１層間絶縁膜３２は、ＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、ＴＥＯＳ膜、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜又はＡＰＬ（Ａｄｖａｎｃｅｄ Ｐｌａｎａｒｉｚａｔｉｏｎ Ｌａｙｅｒ）膜などを用い、酸化膜系の他に無機又は有機系の低誘電率膜を多層膜として利用することができる。
上記したストレージノードコンタクトプラグ３３は、第１層間絶縁膜３２をエッチングしてストレージノードコンタクトホールを形成した後、ストレージノードコンタクトホールを埋め込むまで、全面にわたってプラグ用ポリシリコン膜を蒸着した後、エッチバック又は化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）により平坦化して形成する。
次に、ストレージノードコンタクトプラグ３３が埋め込まれた第１層間絶縁膜３２上にエッチング停止膜３４及びストレージノード酸化膜３５を順に形成する（第１層間絶縁膜３２を第１絶縁膜とした場合、ストレージノード酸化膜３５は第２絶縁膜である）。
ここで、エッチング停止膜３４とは、後続するストレージノード酸化膜３５のドライエッチング時に下部構造へのアタックを防止するためのエッチングバリアとしての役割を果たすものであって、１００〜２０００Åの範囲の厚さを有する窒化膜で形成され、ストレージノード酸化膜３５とは、ストレージノードが形成される３次元構造を提供するためのものであって、単一酸化膜又は多重ＣＶＤ酸化膜で形成される。このとき、エッチング停止膜３４とストレージノード酸化膜３５の厚さを、合計で６０００〜３００００Åの範囲となるように調節する。
続いて、セル領域のストレージノード酸化膜３５とエッチング停止膜３４を順にエッチングして、ストレージノードコンタクトプラグ３３の上部表面をオープンするトレンチホール３６を形成する。
トレンチホール３６の形成時にフォトレジストパターンを用いてストレージノード酸化膜３５上にマスクを形成する。形成されたマスクをエッチングバリアとしてストレージノード酸化膜３５及びエッチング停止膜３４を選択的にドライエッチングする。ストレージノード酸化膜３５の厚さが厚い場合には、エッチングを容易に行うために、ポリシリコンハードマスクを導入する。
次に、ＴｉＮストレージノードを形成する前に、バリアメタル３７を形成する。本実施形態において、バリアメタル３７にはチタニウムシリサイド（ＴｉＳｉ）を用いる。しかし、コバルトシリサイド（ＣｏＳｉ）、又はジルコニウムシリサイド（ＺｒＳｉ）を用いることもできる。
チタニウムシリサイドの形成には、まず、トレンチホール３６を含む全面にＰＶＤ法又はＣＶＤ法によりチタニウム（Ｔｉ）を蒸着する。その後、アニールを行ってチタニウムシリサイドを形成し、未反応のチタニウムをウェットストリップにより除去する。チタニウムシリサイドとは、ストレージノードコンタクトプラグ３３として用いられたポリシリコンのシリコン（Ｓｉ）とチタニウム（Ｔｉ）とが反応して形成されたものであって、ストレージノードコンタクトプラグ３３の周辺の絶縁物質では形成されない。
上記のように、バリアメタル３７を形成することによって、ストレージノードコンタクトプラグ３３と、後に形成されるＴｉＮストレージノードとが接触する接触面の電気抵抗を下げる。
続いて、トレンチホール３６を含むストレージノード酸化膜３５の表面に沿って、ストレージノードとして用いられるＴｉＮを蒸着する。このとき、ＴｉＮはＣＶＤ法又は原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ；以下「ＡＬＤ」と記す）法により形成し、５０Å〜１０００Åの範囲の厚さに形成する。
その後、ＴｉＮ上に少なくともトレンチホール３６を埋め込む厚さにフォトレジストを塗布する。このフォトレジストとは、後のストレージノードの分離工程時にトレンチホール３６の内部を保護する保護膜として機能するものである。すなわち、ストレージノードの分離工程の際、研磨材やエッチングされた粒子などの不純物が、後述するシリンダ型のＴｉＮストレージノード３８の内部に付着する恐れがあることから、ステップカバレッジの良好なフォトレジストでトレンチホール３６の内部を完全に埋め込んでからストレージノードの分離工程を行うことが好ましい。
次に、フォトレジストをエッチバックして、ストレージノード酸化膜３５の表面上のフォトレジストを除去する。その結果、フォトレジストはトレンチホール３６の内部にのみ残留し、これによりＴｉＮは、トレンチホール３６内を除いた残りの部分、すなわち、ストレージノード酸化膜３５の表面に形成された部分が露出する。
続いて、トレンチホール３６内を除いた、ストレージノード酸化膜３５の表面のＴｉＮをエッチバックして、ＴｉＮストレージノード３８を形成する。その後、トレンチホール３６の内部に残留するフォトレジストを除去する。
一方、ストレージノードの分離工程後、セル領域及び周辺回路領域のストレージノード酸化膜３５の表面に微小なＴｉＮストレージノード残留物３８Ａが残る。ＴｉＮストレージノード残留物３８Ａは、後続する工程時にＴｉＮストレージノード間のマイクロブリッジを生じさせ、半導体素子の特性を低下させる要因となる。
図３Ｂに示すように、ＴｉＮストレージノード残留物３８Ａを除去するために、ＴｉＮストレージノード３８及びストレージノード酸化膜３５の表面に沿って、ＴｉＮストレージノード残留物３８Ａを覆う厚さにプラズマバリア膜３９を蒸着する。
プラズマバリア膜３９は、ＴｉＮストレージノード残留物３８Ａと後続する工程で蒸着されるキャップ酸化膜とが接続することを防止するための膜であって、ＴｉＮストレージノード３８間のマイクロブリッジの発生を根本的に防止できる。
プラズマバリア膜３９には、ＣＶＤ法又はＡＬＤ法により形成したアルミニウム酸化膜（Ａｌ２Ｏ３）を用い、その厚さは３０Å〜１０００Åの範囲とする。プラズマバリア膜３９の厚さが３０Å以下になったり、１０００Å以上になれば、ＴｉＮストレージノード残留物３８Ａを容易に除去し難くなる。
図３Ｃに示すように、プラズマバリア膜３９上にキャップ酸化膜４０を蒸着する。このようにして、ＴｉＮストレージノード残留物３８Ａが、ＰＥ−ＴＥＯＳチャンバ内でプラズマと反応することにより、ケミカルに溶解しない性質を持つ物質に変化することを防止する。
したがって、シリンダ型キャパシタの形成のために、フッ酸系のウェットディップアウト工程の際、アルミニウム酸化膜により遮蔽されたＴｉＮストレージノード残留物３８Ａは、ストレージノード酸化膜３５の除去時にストレージノード酸化膜３５と共に除去される。
一方、キャップ酸化膜４０には、ＰＥ−ＴＥＯＳを使用する。ＰＥ−ＴＥＯＳを形成する方法は、次の通りである。まず、ＴＥＯＳを蒸着する。ＴＥＯＳの蒸着には、Ｓｉ（ＯＣ２Ｈ５）４を８００ｓｃｃｍの流量でフローさせ、次にＯ２を６００ｓｃｃｍの流量で供給して、シリコン酸化膜を形成する。その後、ＲＦパワー（プラズマ励起用）を印加して、ＰＥ−ＴＥＯＳを形成する。
続いて、周辺回路領域の上のＴｉＮストレージノード残留物３８Ａを除去するために、セル領域のキャップ酸化膜４０上に、周辺回路領域をオープンするＰＯＭマスク工程を行って、ＰＯＭマスク４１を形成する。
ＰＯＭマスク４１をエッチングバリアとしてウェットエッチングを行って、周辺回路領域のキャップ酸化膜４０、プラズマバリア膜３９及びＴｉＮストレージノード残留物３８Ａをエッチングによって除去する。したがって、周辺回路領域上に残留するＴｉＮストレージノード残留物３８Ａを全て除去することができる。
次に、図３Ｄに示すように、ＰＯＭマスク４１を除去してから、半導体基板の全面に対してディップアウト工程を行う。ディップアウト工程には、フッ酸溶液（ＨＦ）又はＢＯＥ（Ｂｕｆｆｅｒ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）溶液を使用する。
ディップアウト工程後に、セル領域のキャップ酸化膜４０、プラズマバリア膜３９、ＴｉＮストレージノード残留物３８Ａ、及びストレージノード酸化膜３５、並びに周辺回路領域のストレージノード酸化膜３５がそれぞれ除去される。ディップアウト工程後に内壁及び外壁が全て露出したシリンダ型ＴｉＮストレージノード３８が完成する。
図３Ｅに示すように、シリンダ型ＴｉＮストレージノード３８上に誘電膜４２及びプレート電極４３を順に蒸着してキャパシタＣＡＰを形成する。
誘電膜４２は、金属有機ＣＶＤ法又はＡＬＤ法を用いてアルミニウム酸化膜（Ａｌ２Ｏ３）又はハフニウム酸化膜（ＨｆＯ２）を単一膜、又はそれらの混合膜として、５０〜４００Åの範囲の厚さに形成する。
プレート電極４３は、スパッタリング法、ＣＶＤ法又はＡＬＤ法を用い、ＴｉＮ、Ｒｕ及びポリシリコン膜からなる群の中から選択されるいずれかの物質を用い、５００〜３０００Åの範囲の厚さに形成する。セル領域及び周辺回路領域を含む半導体基板３１の全表面に第２層間絶縁膜４４を形成する。
上述したように、ストレージノードの分離工程後、ストレージノード酸化膜上に残留するストレージノード残留物を除去するために、プラズマバリア膜であるアルミニウム酸化膜でストレージノードの残留物を覆う。したがって、ストレージノード残留物が、ＰＥ−ＴＥＯＳを形成するチャンバ内で、プラズマと反応してケミカルに溶解しない物質に変化することを防止し、ストレージノード間のマイクロブリッジを顕著に減少させることができる。
さらに、セル領域のプラズマバリア膜としてアルミニウム酸化膜を使用する場合、アルミニウム酸化膜はフッ酸系のケミカルで容易に溶解されて除去されることから、フッ酸系のケミカルでウェットディップする場合、プラズマバリア膜であるアルミニウム酸化膜、キャップ酸化膜及びストレージノード酸化膜をともに除去できるので、シリンダ型キャパシタのディフェクトのレベルを顕著に減少させ、安定した歩留まりを確保することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
３１ 半導体基板
３２ 第１層間絶縁膜（第１絶縁膜）
３３ ストレージノードコンタクトプラグ
３４ エッチング停止膜
３５ ストレージノード酸化膜（第２絶縁膜）
３６ トレンチホール
３７ バリアメタル
３８ ＴｉＮストレージノード
３８Ａ ＴｉＮストレージノード残留物
３９ プラズマバリア膜
４０ キャップ膜
４１ ＰＯＭマスク
４２ 誘電膜
４３ プレート電極
４４ 第２層間絶縁膜
３２ 第１層間絶縁膜（第１絶縁膜）
３３ ストレージノードコンタクトプラグ
３４ エッチング停止膜
３５ ストレージノード酸化膜（第２絶縁膜）
３６ トレンチホール
３７ バリアメタル
３８ ＴｉＮストレージノード
３８Ａ ＴｉＮストレージノード残留物
３９ プラズマバリア膜
４０ キャップ膜
４１ ＰＯＭマスク
４２ 誘電膜
４３ プレート電極
４４ 第２層間絶縁膜
Claims (21)
- 半導体基板の上に第１絶縁膜を形成するステップと、
該第１絶縁膜を貫通し、かつ前記半導体基板の所定領域に接触するストレージノードコンタクトプラグを形成するステップと、
前記第１絶縁膜上に前記ストレージノードコンタクトプラグの上部表面を開放させるトレンチホールを有する第２絶縁膜を形成するステップと、
前記トレンチホールの内部表面に沿って、金属からなるストレージノードを形成するステップと、
前記第２絶縁膜及び前記ストレージノードの表面に沿って、プラズマバリア膜を形成するステップと、
該プラズマバリア膜上に少なくとも前記トレンチホールを埋め込み可能な厚さのキャップ酸化膜を形成するステップと、
該キャップ酸化膜を除去し、かつ前記プラズマバリア膜及び前記第２絶縁膜を同時に除去するステップと、
前記ストレージノードの上に誘電膜及びプレート電極をそれぞれ順に形成するステップと
を含むことを特徴とする半導体素子のキャパシタの製造方法。 - 前記プラズマバリア膜が、アルミニウム酸化物（Ａｌ２Ｏ３）を含むことを特徴とする請求項１に記載の半導体素子のキャパシタの製造方法。
- 前記プラズマバリア膜が、ＡＬＤ法又はＣＶＤ法により形成されることを特徴とする請求項２に記載の半導体素子のキャパシタの製造方法。
- 前記プラズマバリア膜が、３０Å〜１０００Åの範囲の厚さに形成されることを特徴とする請求項３に記載の半導体素子のキャパシタの製造方法。
- 前記キャップ酸化膜が、ＰＥ−ＴＥＯＳ膜を含むことを特徴とする請求項１に記載の半導体素子のキャパシタの製造方法。
- 前記ストレージノードを形成する前記ステップが、
前記トレンチホールを有する前記第２絶縁膜の段差のある形状に沿って、ストレージノード用導電膜を形成するステップと、
エッチバックを施して前記ストレージノード用導電膜を分離するステップと
をさらに含むことを特徴とする請求項１に記載の半導体素子のキャパシタの製造方法。 - 前記第２絶縁膜の除去が、
フッ酸溶液又はＢＯＥ溶液を用いたディップアウトによって行われることを特徴とする請求項１に記載の半導体素子のキャパシタの製造方法。 - 前記ストレージノードが、ＣＶＤ法又はＡＬＤ法により形成されることを特徴とする請求項１に記載の半導体素子のキャパシタの製造方法。
- 前記ストレージノードが、５０Å〜１０００Åの範囲の厚さに形成されることを特徴とする請求項８に記載の半導体素子のキャパシタの製造方法。
- 前記ストレージノードが、ＴｉＮにより形成されることを特徴とする請求項９に記載の半導体素子のキャパシタの製造方法。
- セル領域及び周辺回路領域が画定される半導体基板の上に第１絶縁膜を形成するステップと、
前記セル領域上に前記第１絶縁膜を貫通し、かつ前記半導体基板の所定領域に接触するストレージノードコンタクトプラグを形成するステップと、
前記第１絶縁膜上に前記ストレージノードコンタクトプラグの上部表面を開放させるトレンチホールを有する第２絶縁膜を形成するステップと、
前記トレンチホールの内部表面に沿って、金属からなるストレージノードを形成するステップと、
該ストレージノード及び前記第２絶縁膜の表面に沿って、プラズマバリア膜を形成するステップと、
該プラズマバリア膜上に少なくとも前記トレンチホールを埋め込み可能な厚さのキャップ酸化膜を形成するステップと、
前記セル領域の前記キャップ酸化膜上にＰＯＭマスクを形成するステップと、
該ＰＯＭマスクをエッチングバリアとして、前記周辺回路領域上の前記キャップ酸化膜及び前記プラズマバリア膜をエッチングするステップと、
前記セル領域及び前記周辺回路領域上の前記第２絶縁膜を除去するステップと、
前記ストレージノードの上に誘電膜及びプレート電極をそれぞれ順に形成するステップと、
を含むことを特徴とする半導体素子のキャパシタの製造方法。 - 前記プラズマバリア膜が、アルミニウム酸化物（Ａｌ２Ｏ３）を含むことを特徴とする請求項１１に記載の半導体素子のキャパシタの製造方法。
- 前記プラズマバリア膜が、ＡＬＤ法又はＣＶＤ法により形成されることを特徴とする請求項１２に記載の半導体素子のキャパシタの製造方法。
- 前記プラズマバリア膜が、３０Å〜１０００Åの範囲の厚さに形成されることを特徴とする請求項１３に記載の半導体素子のキャパシタの製造方法。
- 前記キャップ酸化膜が、ＰＥ−ＴＥＯＳを含むことを特徴とする請求項１１に記載の半導体素子のキャパシタの製造方法。
- 前記ＰＯＭマスクをエッチングバリアとして、前記周辺回路領域上の前記キャップ酸化膜上の前記プラズマバリア膜をエッチングする前記ステップが、ウェットエッチングによって行われることを特徴とする請求項１１に記載の半導体素子のキャパシタの製造方法。
- 前記ストレージノードを形成する前記ステップが、
前記トレンチホールを有する前記第２絶縁膜の段差に沿って、ストレージノード用導電膜を形成するステップと、
エッチバックを施して前記ストレージノード用導電膜を分離するステップと
をさらに含むことを特徴とする請求項１１に記載の半導体素子のキャパシタの製造方法。 - 前記セル領域及び前記周辺回路領域上の前記第２絶縁膜を除去する前記ステップが、
前記第２絶縁膜を除去する前に前記ＰＯＭマスクを除去するステップをさらに含み、
フッ酸溶液又はＢＯＥ溶液を用いたディップアウトによって行われることを特徴とする請求項１１に記載の半導体素子のキャパシタの製造方法。 - 前記ストレージノードが、ＣＶＤ法又はＡＬＤ法により形成されることを特徴とする請求項１１に記載の半導体素子のキャパシタの製造方法。
- 前記ストレージノードが、５０Å〜１０００Åの範囲の厚さに形成されることを特徴とする請求項１９に記載の半導体素子のキャパシタの製造方法。
- 前記ストレージノードが、ＴｉＮにより形成されることを特徴とする請求項２０に記載の半導体素子のキャパシタの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060002139 | 2006-01-09 | ||
| KR10-2006-0002139 | 2006-01-09 | ||
| KR10-2006-0068467 | 2006-07-21 | ||
| KR1020060068467A KR100798805B1 (ko) | 2006-01-09 | 2006-07-21 | 반도체 소자의 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184532A JP2007184532A (ja) | 2007-07-19 |
| JP5063061B2 true JP5063061B2 (ja) | 2012-10-31 |
Family
ID=38233245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006247666A Expired - Fee Related JP5063061B2 (ja) | 2006-01-09 | 2006-09-13 | 半導体素子のキャパシタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7547598B2 (ja) |
| JP (1) | JP5063061B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979243B1 (ko) * | 2008-04-29 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| US8557702B2 (en) | 2009-02-02 | 2013-10-15 | Asm America, Inc. | Plasma-enhanced atomic layers deposition of conductive material over dielectric layers |
| CN102130063B (zh) * | 2010-01-13 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件及其制作方法 |
| JP2013026599A (ja) * | 2011-07-26 | 2013-02-04 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
| US5801413A (en) * | 1995-12-19 | 1998-09-01 | Micron Technology, Inc. | Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface |
| JP3300643B2 (ja) * | 1997-09-09 | 2002-07-08 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100292938B1 (ko) * | 1998-07-16 | 2001-07-12 | 윤종용 | 고집적디램셀커패시터및그의제조방법 |
| KR100315034B1 (ko) | 1998-12-30 | 2002-04-24 | 박종섭 | 반도체소자의제조방법 |
| AU770359B2 (en) * | 1999-02-26 | 2004-02-19 | Shell Internationale Research Maatschappij B.V. | Liner hanger |
| KR100317042B1 (ko) * | 1999-03-18 | 2001-12-22 | 윤종용 | 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 |
| KR100287187B1 (ko) * | 1999-03-30 | 2001-04-16 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
| US20010014498A1 (en) * | 1999-04-30 | 2001-08-16 | Gregory M. Amico | Method and apparatus for forming an inlaid capacitor in a semiconductor wafer |
| KR100319560B1 (ko) * | 1999-05-03 | 2002-01-05 | 윤종용 | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 |
| US6114198A (en) * | 1999-05-07 | 2000-09-05 | Vanguard International Semiconductor Corporation | Method for forming a high surface area capacitor electrode for DRAM applications |
| US6436786B1 (en) * | 1999-05-14 | 2002-08-20 | Matsushita Electronics Corporation | Method for fabricating a semiconductor device |
| JP4737789B2 (ja) * | 1999-06-18 | 2011-08-03 | 株式会社東芝 | 半導体装置 |
| JP2002118113A (ja) * | 2000-10-06 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6794245B2 (en) * | 2002-07-18 | 2004-09-21 | Micron Technology, Inc. | Methods of fabricating double-sided hemispherical silicon grain electrodes and capacitor modules |
| US6884692B2 (en) * | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Method for forming conductive material in opening and structures regarding same |
| KR100562315B1 (ko) | 2003-10-01 | 2006-03-17 | 동부아남반도체 주식회사 | 반도체소자의 플러그 제조 방법 |
| KR100583957B1 (ko) * | 2003-12-03 | 2006-05-26 | 삼성전자주식회사 | 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법 |
| KR100604853B1 (ko) * | 2004-05-15 | 2006-07-26 | 삼성전자주식회사 | 산화막 제거용 식각액 및 그 제조 방법과 반도체 소자의제조 방법 |
| US20060032833A1 (en) * | 2004-08-10 | 2006-02-16 | Applied Materials, Inc. | Encapsulation of post-etch halogenic residue |
| KR100605584B1 (ko) * | 2004-12-28 | 2006-07-31 | 주식회사 하이닉스반도체 | 스크래치가 방지되는 반도체장치의 제조 방법 |
| JP2005184024A (ja) * | 2005-02-02 | 2005-07-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100655788B1 (ko) * | 2005-06-30 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법. |
| US7468299B2 (en) * | 2005-08-04 | 2008-12-23 | Macronix International Co., Ltd. | Non-volatile memory cells and methods of manufacturing the same |
| US7772672B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Semiconductor constructions |
-
2006
- 2006-09-12 US US11/519,018 patent/US7547598B2/en not_active Expired - Fee Related
- 2006-09-13 JP JP2006247666A patent/JP5063061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7547598B2 (en) | 2009-06-16 |
| JP2007184532A (ja) | 2007-07-19 |
| US20070161200A1 (en) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100716641B1 (ko) | 비정질카본층을 이용한 실린더형 캐패시터 제조 방법 | |
| JP2011108927A (ja) | 半導体装置の製造方法 | |
| JPH09289296A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| TWI440166B (zh) | 動態隨機存取記憶體的電容器下電極的製造方法 | |
| US7504300B2 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
| JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
| US8692305B2 (en) | Semiconductor devices and structures including at least partially formed container capacitors | |
| JP5063061B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| TWI289903B (en) | Method for fabricating capacitor of semiconductor memory device using amorphous carbon | |
| KR100889321B1 (ko) | 원통형 하부전극을 구비한 캐패시터 제조 방법 | |
| JP2006191056A (ja) | リセスされたストレージノードコンタクトプラグを有する半導体メモリ装置の製造方法 | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR100798805B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100744653B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100780611B1 (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
| KR100688058B1 (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
| JP2006191097A (ja) | 半導体メモリ装置及びその製造方法 | |
| KR20060097306A (ko) | ＴｉＮ 하부 전극을 가지는 반도체 메모리 소자의 커패시터제조 방법 | |
| KR100672755B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR20070075532A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100722999B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20060031991A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100622610B1 (ko) | 반도체소자의 캐패시터 및 그의 제조 방법 | |
| TWI419265B (zh) | 半導體結構及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |