JP2002118113A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002118113A JP2002118113A JP2000307285A JP2000307285A JP2002118113A JP 2002118113 A JP2002118113 A JP 2002118113A JP 2000307285 A JP2000307285 A JP 2000307285A JP 2000307285 A JP2000307285 A JP 2000307285A JP 2002118113 A JP2002118113 A JP 2002118113A
- Authority
- JP
- Japan
- Prior art keywords
- reaction product
- metal film
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
光性樹脂のマスクでのドライエッチングを行うと、終端
工程で、上記金属膜の原子と上記ドライエッチングのガ
スとの反応生成物が生成され、上記絶縁膜のパターン化
の支障になる。 【解決手段】 上記絶縁膜のドライエッチング中に生じ
た反応生成物7中の金属原子を、他の物質と反応させて
化合物に転化し、その化合物を除去することにより、上
記反応生成物7の生成抑制及び除去を同時に行う。
Description
属膜を有し、さらに、この金属膜上に絶縁膜のパターン
を形成した後に、前記パターン形成時に生じた反応生成
物の除去を含む半導体装置の製造方法に関するものであ
る。
て、配線材料上に絶縁膜のパターンを作成し、そのパタ
ーンに従って配線パターンを形成する方法がしばしば利
用されるが、近年、配線パターン寸法がますます小さく
なって、かかる配線材料上に絶縁膜のパターンを精度よ
く形成することが、半導体装置の製造方法において、ま
すます重要な技術となってきている。
(d)の工程フロー図を参照しながら説明する。図6
(a)〜(d)は、半導体基板上の金属膜の上に、絶縁
膜のパターンを形成する工程の一例工程フロー図であ
り、この図では、半導体基板を省略している。
6(a)のように、層間絶縁膜であるBPSG膜1上に
窒化チタン2,アルミニウム3,窒化チタン4及びSi
(OC2H5)4(テトラエトキシシラン;TEOS)か
らプラズマCVD法により生成された酸化膜(以下、プ
ラズマTEOS膜という)5を順次堆積させる。
EOS膜5上に感光性樹脂(フォトレジスト)6を塗布
してパターン形成を行う。
チング技術を用いて、感光性樹脂6のパターンに従っ
て,プラズマTEOS膜5にパターンを形成する。この
とき、半導体基板の温度は、エッチングを促進してスル
ープットの向上を図るため、約250℃に保持してい
る。このとき、このプラズマTEOS膜5のパターン形
成後の感光性樹脂6及びプラズマTEOS膜5の開口周
辺のパターン上には、反応生成物7が生じる。この反応
生成物7は、主に、窒化チタン4中のチタンが周りのエ
ッチングガス中の炭素やフッ素と反応して生成された複
合チタン化合物であることが確認されている。
より,感光性樹脂6を取り除くが、このときの半導体基
板の温度は,感光性樹脂6の除去効率を向上させるため
に,250℃以上の高温に維持する。ところが、この酸
素プラズマを用いたアッシングでは,反応生成物7は除
去されずに残存する。
するために,溶液での洗浄処理工程はあるが、この反応
生成物7中の複合チタン化合物の主体である,三フッ化
チタンや炭化チタン等は、熱的にも化学的にも安定して
おり、この洗浄処理工程では除去されず、図6(d)の
ように、反応生成物7の大半が、パターン上に残存す
る。
属膜(窒化チタン4、アルミニウム3、窒化チタン2)
のドライエッチング時において、パターンエッチングを
阻害し、このため、上記金属膜への所望のパターン形成
に支障となる。
術では、絶縁膜のプラズマTEOS膜5のエッチング工
程中に生じた,下地の窒化チタン4とエッチングガスと
の反応生成物7が,感光性樹脂の除去工程及びその後の
洗浄工程によっても完全には除去できないで残存し、こ
れが、次工程でなされる,配線材料の金属膜の円滑な形
成,とりわけ,そのパターン形成にとって、大きな課題
になっていた。
課題を解決するもので、反応生成物を完全に除去するこ
とのできる,半導体装置の製造方法を提供することにあ
り、また、他の目的は、熱的にも化学的にも安定な,三
フッ化チタンや炭化チタン等の複合チタン化合物の生成
を抑制して、反応生成物7の洗浄除去を容易にすること
にある。
造方法は、半導体基板上の金属膜の上に堆積された絶縁
膜を、フォトレジスト・マスクを用いて、フロロカーボ
ンガスを含むプラズマ中でのドライエッチングによりパ
ターン形成する工程及び前記絶縁膜のパターン形成後に
前記フォトレジスト・マスクを除去する工程において、
前記金属膜の露出以降の工程で前記半導体基板の温度を
200℃以下に保持する工程をそなえたことにより、反
応生成物の形成を抑制するとともに、不溶性の生成物を
抑止することができるものである。
基板上の金属膜の上に堆積された絶縁膜を、フォトレジ
スト・マスクを用いて、フロロカーボンガスを含むプラ
ズマ中でのドライエッチングによりパターン形成する際
の前記金属膜の露出以降、及び前記金属膜の露出状態で
前記フォトレジスト・マスクを除去する際に、前記半導
体基板の温度を200℃以下に保持する工程をそなえた
ことにより、洗浄除去の困難な反応生成物の形成を抑止
ないしは抑制することができるものである。
基板上の金属膜の上に堆積された絶縁膜を、フォトレジ
スト・マスクを用いて、フロロカーボンガスを含むプラ
ズマ中でのドライエッチングによりパターン形成する際
の前記金属膜の露出以降、及び前記絶縁膜のパターン形
成後の前記金属膜の露出状態で前記フォトレジスト・マ
スクをプラズマ・アッシングで除去する際に、前記半導
体基板の温度を200℃以下,好ましくは150℃以下
に保持する工程をそなえたことにより、洗浄除去の困難
な反応生成物の形成を抑止ないしは抑制することができ
るものである。
基板上の金属膜の上に堆積された絶縁膜を,フォトレジ
スト・マスクを用いて,パターン形成する際に,フロロ
カーボンガスを含むプラズマを用いる工程と、プラズマ
・アッシングで前記フォトレジスト・マスクを除去する
工程と、フッ素化合物を含有する溶液により,前記絶縁
膜のエッチング工程中に生じた前記フロロカーボンガス
と前記金属膜との反応生成物を除去する洗浄工程とを有
することにより、反応生成物の形成を抑制するととも
に、残余の生成物も、フッ素化合物を含有する溶液によ
って洗浄除去することができるものである。
応生成物を除去する洗浄工程において、前記反応生成物
を,前記金属膜中の金属原子を含む潮解性の化合物に再
生成し、前記潮解性の化合物を,水溶液で溶解除去する
過程をそなえたことにより、溶液によって洗浄除去する
ことができるものである。
応生成物を除去する工程において、フッ素化合物を含有
する溶液に浸す過程を含むことにより、溶液によって洗
浄除去することができるものである。
応生成物を除去する工程において、前記反応生成物を,
前記金属膜中の金属原子を含む,揮発性の高い金属化合
物に生成する過程を含むことにより、溶液によって洗浄
除去することができるものである。
応生成物を除去する工程において、前記反応生成物を,
フッ素またはフッ素を含むガスまたはこれらの混合ガス
によるプラズマで照射する過程を含むことにより、溶液
によって洗浄除去することができる。
応生成物を除去する工程において、前記反応生成物中
に,フッ素またはフッ素を含む分子またはこれらのイオ
ンを注入する過程を含むことにより、溶液によって洗浄
除去することができる。
応生成物内の前記金属膜がチタンであることを含むこと
により、溶液によって洗浄除去することができる。
り,図面を参照しながら説明する。
施の形態である,半導体装置の製造方法を示す工程フロ
ー図である。この図では、半導体基板を省略している。
後の半導体基板の表面に、層間絶縁膜であるBPSG膜
1を形成し、また、そのBPSG膜1上に、配線材料の
金属膜として,窒化チタン2,アルミニウム3及び窒化
チタン4を順に堆積し、さらに、配線パターン形成用マ
スクとするためのプラズマTEOS膜5を堆積する。
OS膜5上に感光性樹脂(フォトレジスト)6を塗布し
てパターン形成を行う。
EOS膜5を,プラズマエッチング装置を用いて感光性
樹脂6のパターンに従って,エッチングし、パターン形
成する。このエッチング工程は、例えば、容量結合型プ
ラズマエッチング装置を用いて、CHF3流量(標準状
態における1分間あたりのガス流量、以下同じ)が50
ml/min(sccm)、CF4流量が50ml/m
in、Ar流量が100ml/min、ガス圧力が30
Pa、放電電力が1000Wの条件でドライエッチング
を行う。このとき、プラズマTEOS膜5のエッチング
終点、すなわち、金属膜が露出する時には、半導体基板
の温度が200℃以下、好ましくは150℃以下、通常
は,100℃にして,レジスト焼けを防止するように設
定した。
アッシング装置を用いて、半導体基板の温度を200℃
以下の温度、好ましくは150℃に保持して、アッシン
グして感光性樹脂6を除去する。この工程は、例えば、
容量結合型プラズマによるダウンフロー型アッシング装
置を用いて、O2流量が1000ml/min、ガス圧
力が200Pa、放電電力が1000Wの条件で、アッ
シングを行う。
物を含有する溶液で洗浄する。
の温度との関係を示した特性図である。図2において、
除去率は、処理面積に対する反応生成物の除去できてい
る面積の比で示される。同図によれば、半導体基板の温
度を200℃を越えて高くするにつれて、除去率が顕著
に低下している。このことより、反応生成物を完全に除
去するためには、半導体基板の温度を200℃以下に維
持することが必要である。
マTEOS膜5のエッチング終点で金属膜の露出した状
態では,半導体基板の温度を200℃以下に設定するこ
と、及び図1(d)に示す工程で,半導体基板の温度を
200℃以下に保持して処理を行うと、チタンと他の元
素との反応が抑制され、わけても、三フッ化チタンや炭
化チタンのような,洗浄除去の困難なチタン化合物の生
成反応はほとんど起こらない。そのため、反応生成物7
は、図1(e)のように、後工程の,フッ素化合物を含
有する溶液による洗浄処理で容易に除去することができ
る。
ば、反応生成物を完全に除去でき、金属膜上にプラズマ
TEOS膜5の所望のパターンを形成できる。
金属膜を窒化チタン,アルミニウム及び窒化チタンの積
層としたが、窒化チタンの代わりに、窒化タンタル、ア
ルミニウム、金、銀、銅、白金、モリブデン、コバルト
またはタングステンを用いてもかまわない。また、絶縁
膜をプラズマTEOS膜としたが、プラズマTEOS膜
の代わりにSOG膜等のシリコン酸化膜やシリコン窒化
膜を用いてもかまわない。
り,図面を参照しながら説明する。
施の形態である,半導体装置の製造方法を示す工程フロ
ー図である。図3においても、各符号を付した構成物
は、BPSG膜1、窒化チタン2、アルミニウム3、窒
化チタン4、プラズマTEOS膜5、感光性樹脂6、反
応生成物7であり、この場合も、半導体基板は省略して
いる。
後の半導体基板の表面に、層間絶縁膜であるBPSG膜
1を形成し、また、このBPSG膜1の上に、金属膜と
して窒化チタン2,アルミニウム3及び窒化チタン4を
順に堆積し、さらに、配線パターン形成用マスクとする
ためのプラズマTEOS膜5を堆積する。
TEOS膜5上には、感光性樹脂6を塗布して、パター
ン形成を行う。
エッチング装置を用いて、感光性樹脂6のパターンに従
ってプラズマTEOS膜5をエッチングし、配線パター
ン形成用マスクを形成する。このときのエッチング工程
は、半導体基板の温度を200℃以下で、例えば、容量
結合型プラズマエッチング装置を用いて、CHF3流量
が50ml/min、CF4流量が50ml/min、
Ar流量が100ml/min、ガス圧力が30Pa、
放電電力が1000Wの条件でドライエッチングを行
う。
ごと、フッ素化合物を含む溶液、例えば、フッ化水素酸
とフッ化アンモニウムを含有する水溶液に3分間浸け
る。この過程で、反応生成物7中のチタンは水溶液中の
フッ素と反応し、四フッ化チタンを形成する。四フッ化
チタンは潮解性を示し、溶液中の水と反応して、水溶液
中に溶解する。このように反応生成物7中のチタンを除
去することにより、不溶性のチタンの化合物が生じない
ので、次の洗浄工程において、反応生成物7を完全に除
去することができる。
図3(e)のように、プラズマアッシング装置を用い
て、感光性樹脂6を除去する。この工程は、例えば、容
量結合型プラズマによるダウンフロー型アッシング装置
を用いて、O2流量が1000ml/min、ガス圧力
が200Pa、放電電力が1000Wの条件で、アッシ
ングを行う。
物を含有する溶液による洗浄工程に至る。
ば、反応生成物を完全に除去することができる。
最表部の金属膜を窒化チタンとしたが、潮解性を有する
化合物を生成させることができるのであれば、窒化チタ
ンの代わりに、窒化タンタル、アルミニウム、金、銀、
銅、白金、モリブデン、コバルトまたはタングステンを
用いてもかまわない。また、絶縁膜も、プラズマTEO
S膜の代わりに、SOG膜等のシリコン酸化膜やシリコ
ン窒化膜を用いてもかまわない。
図面を参照しながら説明する。
施の形態である,半導体装置の製造方法を示す工程フロ
ー図である。図4においても、各符号を付した構成物
は、BPSG膜1、窒化チタン2、アルミニウム3、窒
化チタン4、プラズマTEOS膜5、感光性樹脂6、反
応生成物7であり、この場合も、半導体基板は省略して
いる。
後の半導体基板の表面に、層間絶縁膜であるBPSG膜
1を形成し、また、このBPSG膜1の上に、金属膜と
して窒化チタン2とアルミニウム3と窒化チタン4を順
に堆積し、さらに、配線パターン形成用マスクとするた
めのプラズマTEOS膜5を堆積する。
TEOS膜5上に感光性樹脂6を塗布してパターン形成
を行う。
エッチング装置を用いて、感光性樹脂6のパターンに従
ってプラズマTEOS膜5をエッチングし、パターンを
形成する。このときのエッチング工程は、半導体基板の
温度を200℃以下、通常は100℃程度としてレジス
ト焼け防止を図りながら、例えば、容量結合型プラズマ
エッチング装置を用いて、CHF3流量が50ml/m
in、CF4流量が50ml/min、Ar流量が10
0ml/min、ガス圧力が30Pa、放電電力が10
00Wの条件でドライエッチングを行う。
をフッ素を含むガスのプラズマに曝す。この工程でのプ
ラズマ生成は、半導体基板の温度を200℃以下で、例
えば、SF6の流量が200ml/min、ガス圧力が
100Pa、放電電力が200Wの条件で、マイクロ波
共鳴型プラズマを発生させたものを用いた。この工程に
おいて、反応生成物7中のチタンはプラズマ中のフッ素
と反応し、四フッ化チタンを形成する。一般的にチタン
は、フッ素と反応して三フッ化チタンを形成するが、過
剰のフッ素が存在すると、蒸気圧の高い四フッ化チタン
を形成する。そして、四フッ化チタンは蒸気圧が高いの
で、反応生成物7中から気体として排出される。こうし
て、反応生成物7中のチタンを除去することにより、反
応生成物7中にチタンの化合物が生じないため、次工程
において、反応生成物7を除去できる。
アッシング装置を用いて、感光性樹脂6を除去する。こ
の工程は、半導体基板の温度を200℃以下で、例え
ば、容量結合型プラズマによるダウンフロー型アッシン
グ装置を用いて、O2流量が1000ml/min、ガ
ス圧力が200Pa、放電電力が1000Wの条件で、
アッシングを行う。
物を含有する溶液による洗浄工程に至る。
ば、反応生成物を完全に除去でき、金属膜上にプラズマ
TEOS膜5の所望のパターンを形成できる。また、こ
の第三の実施の形態では、図4(c)及び(d)の各工
程を同一の反応室で処理することも可能である。
最表部の金属膜を窒化チタンとしたが、蒸気圧の高い化
合物を生成させることができるのであれば、窒化チタン
の代わりに、窒化タンタル、アルミニウム、金、銀、
銅、白金、モリブデン、コバルトまたはタングステンを
用いてもかまわない。そして、絶縁膜もまた、プラズマ
TEOS膜の代わりに、SOG膜等のシリコン酸化膜や
シリコン窒化膜を用いてもかまわない。
り,図面を参照しながら説明する。
施の形態である,半導体装置の製造方法を示す工程フロ
ー図である。図5においても、各符号を付した構成物
は、BPSG膜1、窒化チタン2、アルミニウム3、窒
化チタン4、プラズマTEOS膜5、感光性樹脂6、反
応生成物7であり、この場合も、半導体基板は省略して
いる。
後の半導体基板の表面に、層間絶縁膜であるBPSG膜
1を形成し、また、このBPSG膜1の上に、金属膜と
して窒化チタン2とアルミニウム3と窒化チタン4を順
に堆積し、さらに、配線パターン形成用マスクとするた
めのプラズマTEOS膜5を堆積する。
TEOS膜5上には、感光性樹脂6を塗布して、パター
ン形成を行う。
エッチング装置を用いて、感光性樹脂6のパターンに従
ってプラズマTEOS膜5をエッチングし、パターンを
形成する。このときのエッチング工程は、半導体基板の
温度を200℃以下で、例えば、容量結合型プラズマエ
ッチング装置を用いて、CHF3流量が50ml/mi
n、CF4流量が50ml/min、Ar流量が100
ml/min、ガス圧力が30Pa、放電電力が100
0Wの条件でドライエッチングを行う。
にフッ素を含むイオンを高電圧で加速して注入する。こ
の工程は、例えば、BF2イオンを、加速電圧を10k
eVの条件で、半導体基板に注入する。一般的にチタン
は、フッ素と反応して三フッ化チタンを形成するが、過
剰のフッ素が存在すると、蒸気圧が高い四フッ化チタン
を形成する。図5(d)に示す工程では、反応生成物7
中のチタンが反応生成物7中に注入されたBF2イオン
のフッ素と反応し、四フッ化チタンを形成する。そし
て、四フッ化チタンは蒸気圧が高いので、反応生成物7
中から気体として排出される。こうして、反応生成物7
中のチタンを除去することにより、反応生成物7中には
チタンの化合物が生じないため、次工程において、反応
生成物7を容易に除去することができる。
アッシング装置を用いて、感光性樹脂6を除去する。こ
の工程は、例えば、容量結合型プラズマによるダウンフ
ロー型アッシング装置を用いて、O2流量が1000m
l/min、ガス圧力が200Pa、放電電力が100
0Wの条件で、アッシングを行う。
物を含有する溶液による洗浄工程に至る。
ば、反応生成物を除去でき、金属膜上にプラズマTEO
S膜5の所望のパターンを形成できる。また、この第四
の実施の形態を用いれば、第二及び第三の実施形態と比
べて、廃液量および排ガス量を削減することができる。
最表部の金属膜を窒化チタンとしたが、蒸気圧の高い化
合物を生成させることができるのであれば、窒化チタン
の代わりに、窒化タンタル、アルミニウム、金、銀、
銅、白金、モリブデン、コバルトまたはタングステンを
用いてもかまわない。そして、この第四の実施の形態で
は、絶縁膜もまた、プラズマTEOS膜の代わりに、S
OG膜等のシリコン酸化膜やシリコン窒化膜を用いても
かまわない。
エッチング時に生じる反応生成物中の金属原子の化合物
を除去することにより、反応生成物中の金属原子の反応
を抑制し、不溶性の反応生成物を生成することが抑止さ
れる。また、反応生成物中の金属原子を除去することに
より、反応生成物を洗浄工程で完全に除去することがで
きる。
係を示す特性図
図
Claims (10)
- 【請求項1】 半導体基板上の金属膜の上に堆積された
絶縁膜を、フォトレジスト・マスクを用いて、フロロカ
ーボンガスを含むプラズマ中でのドライエッチングによ
りパターン形成する工程及び前記絶縁膜のパターン形成
後に前記フォトレジスト・マスクを除去する工程におい
て、前記金属膜の露出以降の工程で前記半導体基板の温
度を200℃以下に保持することを特徴とする半導体装
置の製造方法。 - 【請求項2】 半導体基板上の金属膜の上に堆積された
絶縁膜を、フォトレジスト・マスクを用いて、フロロカ
ーボンガスを含むプラズマ中でのドライエッチングによ
りパターン形成する際の前記金属膜の露出以降、及び前
記金属膜の露出状態で前記フォトレジスト・マスクを除
去する際に、前記半導体基板の温度を200℃以下に保
持することを特徴とする半導体装置の製造方法。 - 【請求項3】 半導体基板上の金属膜の上に堆積された
絶縁膜を、フォトレジスト・マスクを用いて、フロロカ
ーボンガスを含むプラズマ中でのドライエッチングによ
りパターン形成する際の前記金属膜の露出以降、及び前
記絶縁膜のパターン形成後の前記金属膜の露出状態で前
記フォトレジスト・マスクをプラズマ・アッシングで除
去する際に、前記半導体基板の温度を200℃以下,好
ましくは150℃以下に保持する工程をそなえた半導体
装置の製造方法。 - 【請求項4】 半導体基板上の金属膜の上に堆積された
絶縁膜を,フォトレジスト・マスクを用いて,パターン
形成する際に,フロロカーボンガスを含むプラズマを用
いる工程と、プラズマ・アッシングで前記フォトレジス
ト・マスクを除去する工程と、フッ素化合物を含有する
溶液により,前記絶縁膜のエッチング工程中に生じた前
記フロロカーボンガスと前記金属膜との反応生成物を除
去する洗浄工程とを有する半導体装置の製造方法。 - 【請求項5】 前記反応生成物を除去する洗浄工程にお
いて、前記反応生成物を,前記金属膜中の金属原子を含
む潮解性の化合物に再生成し、前記潮解性の化合物を,
水溶液で溶解除去する過程をそなえた請求項4に記載の
半導体装置の製造方法。 - 【請求項6】 前記反応生成物を除去する工程におい
て、フッ素化合物を含有する溶液に浸す過程を含む請求
項4または請求項5に記載の半導体装置の製造方法。 - 【請求項7】 前記反応生成物を除去する工程におい
て、前記反応生成物を,前記金属膜中の金属原子を含
む,揮発性の高い金属化合物に生成する過程を含む請求
項4に記載の半導体装置の製造方法。 - 【請求項8】 前記反応生成物を除去する工程におい
て、前記反応生成物を,フッ素またはフッ素を含むガス
またはこれらの混合ガスによるプラズマで照射する過程
を含む請求項4または請求項7に記載の半導体装置の製
造方法。 - 【請求項9】 前記反応生成物を除去する工程におい
て、前記反応生成物中に,フッ素またはフッ素を含む分
子またはこれらのイオンを注入する過程を含む請求項4
または請求項7に記載の半導体装置の製造方法。 - 【請求項10】 前記反応生成物内の前記金属膜がチタ
ンであることを含む請求項3または請求項8または請求
項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000307285A JP2002118113A (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000307285A JP2002118113A (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002118113A true JP2002118113A (ja) | 2002-04-19 |
Family
ID=18787821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000307285A Pending JP2002118113A (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002118113A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184532A (ja) * | 2006-01-09 | 2007-07-19 | Hynix Semiconductor Inc | 半導体素子のキャパシタの製造方法 |
-
2000
- 2000-10-06 JP JP2000307285A patent/JP2002118113A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184532A (ja) * | 2006-01-09 | 2007-07-19 | Hynix Semiconductor Inc | 半導体素子のキャパシタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11260785A (ja) | フォトレジスト材料とエッチング残留物の除去方法 | |
JPH07142446A (ja) | シリコン系材料層の加工方法 | |
US5254213A (en) | Method of forming contact windows | |
JP2002543586A (ja) | 反射防止コーティング及びそれに関連する方法 | |
US6554004B1 (en) | Method for removing etch residue resulting from a process for forming a via | |
JP2006148122A (ja) | 半導体基板上の金属構造から残留物を除去するための方法 | |
JP2003023072A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP2639369B2 (ja) | 半導体装置の製造方法 | |
JP2003520432A (ja) | シリサイド形成のための半導体基板の製造方法 | |
KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
JP2983356B2 (ja) | 半導体素子の製造方法 | |
JP4408830B2 (ja) | 半導体装置の製造方法 | |
JP2002118113A (ja) | 半導体装置の製造方法 | |
JP4559565B2 (ja) | 金属配線の形成方法 | |
JPH10261627A (ja) | 半導体装置の製造方法 | |
JP2746494B2 (ja) | レジスト除去方法 | |
US20040152332A1 (en) | Method for patterning dielectric layers on semiconductor substrates | |
KR100312985B1 (ko) | 반도체소자제조방법 | |
JPH06151390A (ja) | ドライエッチングの後処理方法 | |
JPH09270420A (ja) | 半導体装置の製造方法 | |
JPH05190514A (ja) | 半導体装置の製造方法 | |
JP3271085B2 (ja) | エッチング方法 | |
JPH07321117A (ja) | 半導体基板の処理方法 | |
KR100528266B1 (ko) | 건식에칭후측벽잔류물제거용용액및제거방법 | |
JPH0451520A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |