JPH10261627A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10261627A JPH10261627A JP8758797A JP8758797A JPH10261627A JP H10261627 A JPH10261627 A JP H10261627A JP 8758797 A JP8758797 A JP 8758797A JP 8758797 A JP8758797 A JP 8758797A JP H10261627 A JPH10261627 A JP H10261627A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etching gas
- layer
- antireflection film
- sccm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 高精度の加工を比較的容易に行い得る半導体
装置の製造方法を提供する。 【解決手段】 半導体基板10上に形成された導電層1
3と有機系フォトレジスト層17との間にアモルファス
カーボンのような炭素を含む反射防止膜16を形成し、
有機系フォトレジスト層17により、高精度のレジスト
パターン17aを形成する。このレジストパターン17
aをマスクとする反射防止膜16のエッチング処理のた
めのエッチングガスとして、C4F8およびO2を含むエッチ
ングガス、HBr およびCF4 を含むエッチングガス、また
はCH2F2 、CF4 およびHeを含むエッチングガスのいずれ
かを用いる。
装置の製造方法を提供する。 【解決手段】 半導体基板10上に形成された導電層1
3と有機系フォトレジスト層17との間にアモルファス
カーボンのような炭素を含む反射防止膜16を形成し、
有機系フォトレジスト層17により、高精度のレジスト
パターン17aを形成する。このレジストパターン17
aをマスクとする反射防止膜16のエッチング処理のた
めのエッチングガスとして、C4F8およびO2を含むエッチ
ングガス、HBr およびCF4 を含むエッチングガス、また
はCH2F2 、CF4 およびHeを含むエッチングガスのいずれ
かを用いる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体IC(集積
回路)のような半導体装置の製造方法に関し、特に、リ
ソグラフィ技術を利用した半導体装置の製造方法に関す
る。
回路)のような半導体装置の製造方法に関し、特に、リ
ソグラフィ技術を利用した半導体装置の製造方法に関す
る。
【0002】
【従来の技術】半導体ICの製造技術にリソグラフィ法
がある。リソグラフィ法は、デバイスパターンや回路パ
ターンを半導体基板に転写する技術方法であり、MOS
トランジスタ等の半導体素子のゲート、DRAMのマト
リクスを構成するワード線あるいはビット線のような導
電部の形成に用いられている。このリソグラフィ法で
は、一般的には、半導体基板上に導電層が形成され、こ
の導電層上に有機系フォトレジスト層が形成される。こ
のフォトレジスト層がフォトマスクを経て選択的に露光
を受け、その後、現像処理を受けることにより、導電層
上に所定形状のレジストパターンが形成される。このレ
ジストパターンをマスクとするエッチング処理により、
所望の導電部が形成される。
がある。リソグラフィ法は、デバイスパターンや回路パ
ターンを半導体基板に転写する技術方法であり、MOS
トランジスタ等の半導体素子のゲート、DRAMのマト
リクスを構成するワード線あるいはビット線のような導
電部の形成に用いられている。このリソグラフィ法で
は、一般的には、半導体基板上に導電層が形成され、こ
の導電層上に有機系フォトレジスト層が形成される。こ
のフォトレジスト層がフォトマスクを経て選択的に露光
を受け、その後、現像処理を受けることにより、導電層
上に所定形状のレジストパターンが形成される。このレ
ジストパターンをマスクとするエッチング処理により、
所望の導電部が形成される。
【0003】ところで、集積化の要求の増大に伴って、
例えばゲート幅が0.2〜0.23μmという微細幅の
加工が要求されている。このような微細な加工を要求さ
れるリソグラフィ技術では、フォトマスクを用いたフォ
トレジスト層の選択露光時に、フォトレジスト層下の導
電層からの反射光が露光の解像度を低下させる原因とな
ることから、この反射光が微細加工の妨げとなる。
例えばゲート幅が0.2〜0.23μmという微細幅の
加工が要求されている。このような微細な加工を要求さ
れるリソグラフィ技術では、フォトマスクを用いたフォ
トレジスト層の選択露光時に、フォトレジスト層下の導
電層からの反射光が露光の解像度を低下させる原因とな
ることから、この反射光が微細加工の妨げとなる。
【0004】そこで、導電層と、フォトレジスト層との
間にアモルファスカーボン層を介在させ、このアモルフ
ァスカーボン層を反射防止膜として利用すると共に、こ
のアモルファスカーボンをその下層である導電層のエッ
チングマスクとして利用する技術が提案されている。
間にアモルファスカーボン層を介在させ、このアモルフ
ァスカーボン層を反射防止膜として利用すると共に、こ
のアモルファスカーボンをその下層である導電層のエッ
チングマスクとして利用する技術が提案されている。
【0005】この従来の技術によれば、アモルファスカ
ーボン層上に有機系フォトレジスト層でレジストパター
ンを形成する際、フォトレジスト層下のアモルファスカ
ーボンが露光を効果的に吸収することから、アモルファ
スカーボン自体での露光の反射が防止されしかもその下
の導電層からの光の反射が防止され、これにより露光時
の反射光による解像度の低下が防止される。従って、フ
ォトレジスト層で高解像度のレジストパターンを得るこ
とができる。また、アモルファスカーボン層のレジスト
パターンに対応して残された部分をマスクとして、導電
層にエッチング処理を施し、所望形状の導電部を形成し
た後、アモルファスカーボンの導電部上に残るマスク部
分を除去することができることから、導電部上の残存物
による導電部の実質的な高さ寸法の増大を招くことはな
い。従って、この導電部上に形成される層間絶縁膜の平
坦化を図る上で、有利となる。
ーボン層上に有機系フォトレジスト層でレジストパター
ンを形成する際、フォトレジスト層下のアモルファスカ
ーボンが露光を効果的に吸収することから、アモルファ
スカーボン自体での露光の反射が防止されしかもその下
の導電層からの光の反射が防止され、これにより露光時
の反射光による解像度の低下が防止される。従って、フ
ォトレジスト層で高解像度のレジストパターンを得るこ
とができる。また、アモルファスカーボン層のレジスト
パターンに対応して残された部分をマスクとして、導電
層にエッチング処理を施し、所望形状の導電部を形成し
た後、アモルファスカーボンの導電部上に残るマスク部
分を除去することができることから、導電部上の残存物
による導電部の実質的な高さ寸法の増大を招くことはな
い。従って、この導電部上に形成される層間絶縁膜の平
坦化を図る上で、有利となる。
【0006】
【発明が解決しようとする課題】このアモルファスカー
ボン層を反射防止膜として利用する前記したような従来
の方法では、アモルファスカーボン層は、フォトレジス
ト層からなるレジストパターンをマスクとするドライエ
ッチング処理により、所望パターンに対応して選択的な
除去を受ける。
ボン層を反射防止膜として利用する前記したような従来
の方法では、アモルファスカーボン層は、フォトレジス
ト層からなるレジストパターンをマスクとするドライエ
ッチング処理により、所望パターンに対応して選択的な
除去を受ける。
【0007】しかしながら、このドライエッチングに使
用されるエッチンガスとして、従来では、SF6 のような
F系、CClF3 のようなCl−F系あるいはHCl のような
Cl系のエッチングガスが用いられていた。このような
エッチングガスは、いずれも除去すべきアモルファスカ
ーボン層の、フォトレジスト層からなるレジストパター
ンに対するエッチング速度比すなわち選択比(アモルフ
ァスカーボン層/フォトレジスト層)が僅かに0.3と
いう極めて小さい値を示すに過ぎない。
用されるエッチンガスとして、従来では、SF6 のような
F系、CClF3 のようなCl−F系あるいはHCl のような
Cl系のエッチングガスが用いられていた。このような
エッチングガスは、いずれも除去すべきアモルファスカ
ーボン層の、フォトレジスト層からなるレジストパター
ンに対するエッチング速度比すなわち選択比(アモルフ
ァスカーボン層/フォトレジスト層)が僅かに0.3と
いう極めて小さい値を示すに過ぎない。
【0008】この選択比は、大きければ大きいほど、除
去すべきアモルファスカーボン層がマスクであるフォト
レジスト層に比較して除去され易く、従って、高い精度
でのエッチング処理が容易となる。そのため、より高い
選択比でアモルファスカーボン層にエッチングを施し、
これにより高精度の加工を比較的容易に行い得る半導体
装置の製造方法が望まれていた。
去すべきアモルファスカーボン層がマスクであるフォト
レジスト層に比較して除去され易く、従って、高い精度
でのエッチング処理が容易となる。そのため、より高い
選択比でアモルファスカーボン層にエッチングを施し、
これにより高精度の加工を比較的容易に行い得る半導体
装置の製造方法が望まれていた。
【0009】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉本発明は、半導体基板上に導電層を形成するこ
と、該導電層上に炭素を含む反射防止膜層を形成するこ
と、該反射防止膜上に有機系フォトレジスト層を形成す
ること、該フォトレジスト層の選択的露光および現像に
より、該フォトレジスト層から成る所定形状のレジスト
パターンを形成すること、該レジストパターンをマスク
として、エッチングガスを用いて反射防止膜に選択的な
エッチング処理を施すこと、該反射防止膜の残存する部
分をマスクとして、導電層に選択的なエッチング処理を
施して半導体基板上に所望の導電部を形成することを含
む半導体装置の製造方法において、反射防止膜のエッチ
ング処理のためのエッチングガスとして、C4F8およびO2
を含むエッチングガス、HBr およびCF4 を含むエッチン
グガス、またはCH2F2 、CF4 およびHeを含むエッチング
ガスのいずれかを用いたことを特徴とする。
決するために、次の構成を採用する。 〈構成〉本発明は、半導体基板上に導電層を形成するこ
と、該導電層上に炭素を含む反射防止膜層を形成するこ
と、該反射防止膜上に有機系フォトレジスト層を形成す
ること、該フォトレジスト層の選択的露光および現像に
より、該フォトレジスト層から成る所定形状のレジスト
パターンを形成すること、該レジストパターンをマスク
として、エッチングガスを用いて反射防止膜に選択的な
エッチング処理を施すこと、該反射防止膜の残存する部
分をマスクとして、導電層に選択的なエッチング処理を
施して半導体基板上に所望の導電部を形成することを含
む半導体装置の製造方法において、反射防止膜のエッチ
ング処理のためのエッチングガスとして、C4F8およびO2
を含むエッチングガス、HBr およびCF4 を含むエッチン
グガス、またはCH2F2 、CF4 およびHeを含むエッチング
ガスのいずれかを用いたことを特徴とする。
【0010】本発明に係る製造方法では、炭素を含む反
射防止膜のエッチング処理のためのエッチングガスとし
て用いられる、C4F8およびO2を含むエッチングガス、HB
r およびCF4 を含むエッチングガス、またはCH2F2 、CF
4 およびHeを含むエッチングガスのいずれのエッチング
ガスについても、除去すべき反射防止膜の、フォトレジ
スト層からなるレジストパターンに対する選択比(反射
防止膜/フォトレジスト層)は、従来の0.3よりも大
きな値を示す。
射防止膜のエッチング処理のためのエッチングガスとし
て用いられる、C4F8およびO2を含むエッチングガス、HB
r およびCF4 を含むエッチングガス、またはCH2F2 、CF
4 およびHeを含むエッチングガスのいずれのエッチング
ガスについても、除去すべき反射防止膜の、フォトレジ
スト層からなるレジストパターンに対する選択比(反射
防止膜/フォトレジスト層)は、従来の0.3よりも大
きな値を示す。
【0011】従って、このようなエッチングガスを用い
ることにより、反射防止膜によって、フォトレジスト層
からなるレジストマスクに対応した高精度のエッチング
マスクを従来に比較して容易に形成することができる。
ることにより、反射防止膜によって、フォトレジスト層
からなるレジストマスクに対応した高精度のエッチング
マスクを従来に比較して容易に形成することができる。
【0012】炭素を含む反射防止膜として、従来のアモ
ルファスカーボンの他、炭素を含む、BARC(bottom
anti reflective coat )と呼ばれる反射防止膜を用い
ることができるが、反射防止膜を容易に製造する上で、
アモルファスカーボンを用いることが望ましい(請求項
2に対応)。
ルファスカーボンの他、炭素を含む、BARC(bottom
anti reflective coat )と呼ばれる反射防止膜を用い
ることができるが、反射防止膜を容易に製造する上で、
アモルファスカーボンを用いることが望ましい(請求項
2に対応)。
【0013】アモルファスカーボンからなる反射防止膜
の選択的な除去のためのエッチングガスとして、C4F8お
よびO2を含むエッチングガスを用いるとき、C4F8および
O2のそれぞれの流量を、例えば10sccmおよび20sccm
とすることができる(請求項3に対応)。この条件下
で、ドライエッチング装置の種類等に応じた種々の運転
条件の適正な設定により、アモルファスカーボンのフォ
トレジスト層からなるレジストマスクに対する選択比は
0.4の値を得ることができる。
の選択的な除去のためのエッチングガスとして、C4F8お
よびO2を含むエッチングガスを用いるとき、C4F8および
O2のそれぞれの流量を、例えば10sccmおよび20sccm
とすることができる(請求項3に対応)。この条件下
で、ドライエッチング装置の種類等に応じた種々の運転
条件の適正な設定により、アモルファスカーボンのフォ
トレジスト層からなるレジストマスクに対する選択比は
0.4の値を得ることができる。
【0014】また、前記した反射防止膜のエッチングガ
スとして、HBr 、CF4 およびHeを含むエッチングガスを
用いるとき、HBr 、CF4 およびHeのそれぞれの流量を例
えばそれぞれ30sccm、100sccmおよび100sccmと
することができる(請求項4に対応)。この条件下で、
前記したと同様なドライエッチング装置の種類等に応じ
た運転条件の適正な設定により、前記したと同様な選択
比として、0.6というさらに大きな値を得ることがで
きる。
スとして、HBr 、CF4 およびHeを含むエッチングガスを
用いるとき、HBr 、CF4 およびHeのそれぞれの流量を例
えばそれぞれ30sccm、100sccmおよび100sccmと
することができる(請求項4に対応)。この条件下で、
前記したと同様なドライエッチング装置の種類等に応じ
た運転条件の適正な設定により、前記したと同様な選択
比として、0.6というさらに大きな値を得ることがで
きる。
【0015】さらに、前記した反射防止膜のエッチング
ガスとして、CH2F2 、CF4 およびHeを含むエッチングガ
スを用いるとき、CH2F2 、CF4 およびHeの流量は、それ
ぞれ30sccm、100sccmおよび100sccmとすること
ができる(請求項5に対応)。この条件下で、前記した
と同様なドライエッチング装置の種類等に応じた運転条
件の適正な設定により、前記したと同様な選択比とし
て、0.6という大きな値を得ることができる。
ガスとして、CH2F2 、CF4 およびHeを含むエッチングガ
スを用いるとき、CH2F2 、CF4 およびHeの流量は、それ
ぞれ30sccm、100sccmおよび100sccmとすること
ができる(請求項5に対応)。この条件下で、前記した
と同様なドライエッチング装置の種類等に応じた運転条
件の適正な設定により、前記したと同様な選択比とし
て、0.6という大きな値を得ることができる。
【0016】レジストパターンに対応して残された反射
防止膜層の残存部分をマスクとして、導電層にエッチン
グ処理を施し、所望形状の導電部を形成した後、この導
電部上に残る反射防止膜の残存部分が除去される。この
残存部分の除去について、通常のアッシングすなわち灰
化処理を適用することができる。この灰化処理では、O3
を含むエッチングガスを用いることが望ましい(請求項
6に対応)。
防止膜層の残存部分をマスクとして、導電層にエッチン
グ処理を施し、所望形状の導電部を形成した後、この導
電部上に残る反射防止膜の残存部分が除去される。この
残存部分の除去について、通常のアッシングすなわち灰
化処理を適用することができる。この灰化処理では、O3
を含むエッチングガスを用いることが望ましい(請求項
6に対応)。
【0017】導電部上の反射防止膜の残存部分を灰化す
るために、O2のみからなるエッチングガスを用いること
ができるが、このO2ガスは、半導体基板に対して、反射
防止膜に対すると同じようなエッチング特性を示すこと
から、反射防止膜の残存部分を灰化するときに半導体基
板に損傷を与えるおそれがある。これに対し、O3を含む
エッチングガスは、導電部上に残存するマスク部分を効
果的に剥離させることから、半導体基板に大きな損傷を
与えることなく、不要になった反射防止膜すなわち導電
部に残存するマスク部分を効果的に除去することができ
る。
るために、O2のみからなるエッチングガスを用いること
ができるが、このO2ガスは、半導体基板に対して、反射
防止膜に対すると同じようなエッチング特性を示すこと
から、反射防止膜の残存部分を灰化するときに半導体基
板に損傷を与えるおそれがある。これに対し、O3を含む
エッチングガスは、導電部上に残存するマスク部分を効
果的に剥離させることから、半導体基板に大きな損傷を
与えることなく、不要になった反射防止膜すなわち導電
部に残存するマスク部分を効果的に除去することができ
る。
【0018】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例〉図1は、本発明に係る半導体装置の製造方法
をMOSトランジスタの製造に適用した例を示す。例え
ばシリコンから成る半導体基板10上には、図1(a)
に示すように、素子を形成するための活性領域11が素
子分離領域12により区画される。この活性領域11お
よび素子分離領域12は、従来よく知られたLOCOS
法により、形成することができる。活性領域11上に
は、後述するゲートのためのゲート酸化膜が形成される
が、図面の簡素化のために、このゲート酸化膜は省略さ
れている。
について詳細に説明する。 〈具体例〉図1は、本発明に係る半導体装置の製造方法
をMOSトランジスタの製造に適用した例を示す。例え
ばシリコンから成る半導体基板10上には、図1(a)
に示すように、素子を形成するための活性領域11が素
子分離領域12により区画される。この活性領域11お
よび素子分離領域12は、従来よく知られたLOCOS
法により、形成することができる。活性領域11上に
は、後述するゲートのためのゲート酸化膜が形成される
が、図面の簡素化のために、このゲート酸化膜は省略さ
れている。
【0019】半導体基板10の活性領域11および素子
分離領域12上には、ゲートのための導電層13(14
および15)が形成される。図示の例では、図1(b)
に示されているように、導電層13は、例えばリンを添
加した約1000A゜の厚さ寸法を有するポリシリコン
層14と、該ポリシリコン層上に形成された1000A
゜の厚さ寸法を有するタングステンシリサイド層15と
からなる積層構造を備える。ポリシリコン層14および
タングステンシリサイド層15は、従来よく知られてい
るように、化学気相成長法およびスパッタ法によりそれ
ぞれ形成することができる。
分離領域12上には、ゲートのための導電層13(14
および15)が形成される。図示の例では、図1(b)
に示されているように、導電層13は、例えばリンを添
加した約1000A゜の厚さ寸法を有するポリシリコン
層14と、該ポリシリコン層上に形成された1000A
゜の厚さ寸法を有するタングステンシリサイド層15と
からなる積層構造を備える。ポリシリコン層14および
タングステンシリサイド層15は、従来よく知られてい
るように、化学気相成長法およびスパッタ法によりそれ
ぞれ形成することができる。
【0020】導電層13上には、例えばスパッタ法によ
り、約2000A゜の厚さ寸法を有するアモルファスカ
ーボン層16が形成される。さらに、アモルファスカー
ボン層16上には、例えばスピンコート法により、約6
000A゜の厚さ寸法を有する従来よく知られた有機系
のフォトレジスト層17が形成される。このフォトレジ
スト層17上に所望のレジストパターンを有するフォト
マスク18を配置した状態で、フォトレジスト層17
は、例えばエキシマレーザ装置を光源として露光を受け
る。
り、約2000A゜の厚さ寸法を有するアモルファスカ
ーボン層16が形成される。さらに、アモルファスカー
ボン層16上には、例えばスピンコート法により、約6
000A゜の厚さ寸法を有する従来よく知られた有機系
のフォトレジスト層17が形成される。このフォトレジ
スト層17上に所望のレジストパターンを有するフォト
マスク18を配置した状態で、フォトレジスト層17
は、例えばエキシマレーザ装置を光源として露光を受け
る。
【0021】このフォトマスク18を用いたフォトレジ
スト層17の選択的な露光に際し、アモルファスカーボ
ン層16は露光によるレーザ光を効果的に吸収しかつタ
ングステンシリサイド層15からの反射光を効果的に吸
収する反射防止膜として機能する。従って、フォトレジ
スト層17は、反射光等による散乱によるぼやけを生じ
ることなく、高い解像度で露光を受ける。
スト層17の選択的な露光に際し、アモルファスカーボ
ン層16は露光によるレーザ光を効果的に吸収しかつタ
ングステンシリサイド層15からの反射光を効果的に吸
収する反射防止膜として機能する。従って、フォトレジ
スト層17は、反射光等による散乱によるぼやけを生じ
ることなく、高い解像度で露光を受ける。
【0022】フォトマスク18を用いたフォトレジスト
層17の選択的な露光の後、フォトレジスト層17上の
フォトマスク18が除去される。その後、フォトレジス
ト層17が従来よく知られた現像処理を受ける。この現
像処理により、図1(c)に示すように、アモルファス
カーボン層16上には、フォトレジスト層17の残部に
よって、例えば約0.25μmのレジスト配線パターン
17aが形成される。その後、レジスト配線パターン1
7aをエッチングマスクとして、アモルファスカーボン
層からなる反射防止膜16が選択的に除去される。
層17の選択的な露光の後、フォトレジスト層17上の
フォトマスク18が除去される。その後、フォトレジス
ト層17が従来よく知られた現像処理を受ける。この現
像処理により、図1(c)に示すように、アモルファス
カーボン層16上には、フォトレジスト層17の残部に
よって、例えば約0.25μmのレジスト配線パターン
17aが形成される。その後、レジスト配線パターン1
7aをエッチングマスクとして、アモルファスカーボン
層からなる反射防止膜16が選択的に除去される。
【0023】図2には、この反射防止膜16の選択的除
去に使用されるドライエッチング装置19の一例が概略
的に示されている。図2に示すドライエッチング装置1
9は、従来よく知られたマグネトロンRIE(反応性イ
オンエッチング)装置であり、そのハウジング20によ
り規定される反応室21には、従来におけると同様に、
上部電極22および下方電極23が互いに間隔をおいて
配置されている。
去に使用されるドライエッチング装置19の一例が概略
的に示されている。図2に示すドライエッチング装置1
9は、従来よく知られたマグネトロンRIE(反応性イ
オンエッチング)装置であり、そのハウジング20によ
り規定される反応室21には、従来におけると同様に、
上部電極22および下方電極23が互いに間隔をおいて
配置されている。
【0024】反応室21には、エッチングガスを導入す
る導入管24が接続され、また、排気管25が接続され
ている。導入管24から反応室21内に導かれた反応性
のエッチングガスは、下方電極23に適用される高周波
電力26により、活性化される。この活性化ガスによ
り、下方電極23上に配置された半導体基板10の反射
防止膜16がエッチングを受ける。マグネトロンRIE
装置19では、従来よく知られているように、活性化ガ
スのプラズマを反応室21の中央部に閉じこめるため
に、ハウジング20を取り巻いて配置される回転磁石装
置27の回転磁界が利用される。
る導入管24が接続され、また、排気管25が接続され
ている。導入管24から反応室21内に導かれた反応性
のエッチングガスは、下方電極23に適用される高周波
電力26により、活性化される。この活性化ガスによ
り、下方電極23上に配置された半導体基板10の反射
防止膜16がエッチングを受ける。マグネトロンRIE
装置19では、従来よく知られているように、活性化ガ
スのプラズマを反応室21の中央部に閉じこめるため
に、ハウジング20を取り巻いて配置される回転磁石装
置27の回転磁界が利用される。
【0025】本発明に係る製造方法では、導入管24を
経て反応室21内に導入されるエッチングガスとして、
C4F8およびO2からなるエッチングガスが用いられた。こ
のエッチングガスは、C4F8およびO2の流量がそれぞれ1
0sccmおよび20sccmとなるように、約120秒間、反
応室21内に導入される。このときのドライエッチング
装置19は、その一例として、反応室21内の圧力が2
0mTorr、高周波電力26が1400W、回転磁石装置
27の回転速度が20rpm、下方電極23の温度が2
0℃の運転状況下で運転された。
経て反応室21内に導入されるエッチングガスとして、
C4F8およびO2からなるエッチングガスが用いられた。こ
のエッチングガスは、C4F8およびO2の流量がそれぞれ1
0sccmおよび20sccmとなるように、約120秒間、反
応室21内に導入される。このときのドライエッチング
装置19は、その一例として、反応室21内の圧力が2
0mTorr、高周波電力26が1400W、回転磁石装置
27の回転速度が20rpm、下方電極23の温度が2
0℃の運転状況下で運転された。
【0026】C4F8およびO2からなるエッチングガスは、
前記した運転状況下で、除去すべき反射防止膜16の、
フォトレジスト層17からなるレジストパターン17a
に対する選択比(反射防止膜16/フォトレジスト層1
7)が、従来の0.3よりも大きな0.4という値を示
した。この大きな選択比は、従来に比較して、容易にし
かも高精度でのレジスト配線パターン17aに沿った反
射防止膜16の選択的除去を可能とする。従って、図1
(d)に示すとおり、レジスト配線パターン17a下
に、従来よりも容易かつ高い精度で、このレジスト配線
パターン17aに対応する反射防止膜16の残存部分1
6aを残すことができる。
前記した運転状況下で、除去すべき反射防止膜16の、
フォトレジスト層17からなるレジストパターン17a
に対する選択比(反射防止膜16/フォトレジスト層1
7)が、従来の0.3よりも大きな0.4という値を示
した。この大きな選択比は、従来に比較して、容易にし
かも高精度でのレジスト配線パターン17aに沿った反
射防止膜16の選択的除去を可能とする。従って、図1
(d)に示すとおり、レジスト配線パターン17a下
に、従来よりも容易かつ高い精度で、このレジスト配線
パターン17aに対応する反射防止膜16の残存部分1
6aを残すことができる。
【0027】反射防止膜16の残存部分16a上のレジ
スト配線パターン17aは、例えばこの残存部分17a
を硫酸と過酸化水素水との混合液に、約20分間浸すこ
とにより除去することができ、その後の水洗いにより、
図1(e)に示されているように、導電層13上に反射
防止膜16の残存部分16aからなる適正なエッチング
マスクを形成することができる。
スト配線パターン17aは、例えばこの残存部分17a
を硫酸と過酸化水素水との混合液に、約20分間浸すこ
とにより除去することができ、その後の水洗いにより、
図1(e)に示されているように、導電層13上に反射
防止膜16の残存部分16aからなる適正なエッチング
マスクを形成することができる。
【0028】図3は、反射防止膜16の残存部分16a
をマスクとして、導電層13を部分的に除去するのに好
適なドライエッチング装置28の一例を示す。図3に示
されたドライエッチング装置28は、従来よく知られた
有磁場マイクロ波プラズマエッチング装置である。この
ドライエッチング装置28によれば、導入管24を経て
反応室29内に導入されたエッチングガスは、導波管3
0を経て導入されるマイクロ波と、反応室29を取り巻
いて配置され、直流電流の供給を受ける一対のソレノイ
ドコイル31Aおよび31Bにより起生される磁場との
相互作用によって、活性化され、高周波電力32の供給
を受けるステージ33上の半導体基板10に有効に向け
られる。
をマスクとして、導電層13を部分的に除去するのに好
適なドライエッチング装置28の一例を示す。図3に示
されたドライエッチング装置28は、従来よく知られた
有磁場マイクロ波プラズマエッチング装置である。この
ドライエッチング装置28によれば、導入管24を経て
反応室29内に導入されたエッチングガスは、導波管3
0を経て導入されるマイクロ波と、反応室29を取り巻
いて配置され、直流電流の供給を受ける一対のソレノイ
ドコイル31Aおよび31Bにより起生される磁場との
相互作用によって、活性化され、高周波電力32の供給
を受けるステージ33上の半導体基板10に有効に向け
られる。
【0029】反射防止膜16の残存部分16aをマスク
とするタングステンシリサイド層15の選択エッチング
では、反応室29内の圧力が5mTorr、高周波電力32
が50W、ソレノイドコイル31Aへの供給電流が20
A、ソレノイドコイル31Bへの供給電流が5A、ステ
ージ33の温度が20℃の運転状況下で、Cl2 からなる
エッチングガスが、約20秒間、反応室29に導入され
た。この第1のステップで、導電層13のタングステン
シリサイド層15がマスク16aに対応して部分的に除
去される。
とするタングステンシリサイド層15の選択エッチング
では、反応室29内の圧力が5mTorr、高周波電力32
が50W、ソレノイドコイル31Aへの供給電流が20
A、ソレノイドコイル31Bへの供給電流が5A、ステ
ージ33の温度が20℃の運転状況下で、Cl2 からなる
エッチングガスが、約20秒間、反応室29に導入され
た。この第1のステップで、導電層13のタングステン
シリサイド層15がマスク16aに対応して部分的に除
去される。
【0030】続いて、第2のステップで、反応室29内
の圧力が5mTorr、高周波電力32が30W、ソレノイ
ドコイル31Aへの供給電流が20A、ソレノイドコイ
ル31Bへの供給電流が5A、ステージ33の温度が2
0℃の運転状況下で、Cl2 およびO2からなるエッチング
ガスが、それぞれ95sccmおよび5sccmの流量で約20
秒間、反応室29に導入された。この第2のステップ
で、タングステンシリサイド層15下のポリシリコン層
14がマスク16aに対応して部分的に除去される。さ
らに、第3のステップで、ポリシリコン層14がオーバ
エッチングを受ける。その条件の一例は、高周波電力3
2が20Wであること以外は、第2のステップと同一で
ある。
の圧力が5mTorr、高周波電力32が30W、ソレノイ
ドコイル31Aへの供給電流が20A、ソレノイドコイ
ル31Bへの供給電流が5A、ステージ33の温度が2
0℃の運転状況下で、Cl2 およびO2からなるエッチング
ガスが、それぞれ95sccmおよび5sccmの流量で約20
秒間、反応室29に導入された。この第2のステップ
で、タングステンシリサイド層15下のポリシリコン層
14がマスク16aに対応して部分的に除去される。さ
らに、第3のステップで、ポリシリコン層14がオーバ
エッチングを受ける。その条件の一例は、高周波電力3
2が20Wであること以外は、第2のステップと同一で
ある。
【0031】この第1〜第3のステップにより、導電層
13の選択的除去が完了する。導電層13上に残存する
マスク16aが除去された後、半導体基板10は、例え
ば硫酸と過酸化水素水との混合液で洗浄を受け、その後
例えば1%のフッ酸水で約30秒間の洗浄を受けること
により、図1(f)に示されているように、ポリシリコ
ン層14およびタングステンシリサイド層15のそれぞ
れの残存部分14aおよび15aからなるゲート13a
が形成される。
13の選択的除去が完了する。導電層13上に残存する
マスク16aが除去された後、半導体基板10は、例え
ば硫酸と過酸化水素水との混合液で洗浄を受け、その後
例えば1%のフッ酸水で約30秒間の洗浄を受けること
により、図1(f)に示されているように、ポリシリコ
ン層14およびタングステンシリサイド層15のそれぞ
れの残存部分14aおよび15aからなるゲート13a
が形成される。
【0032】反射防止膜16の残存部分であるマスク1
6aの除去には、例えば図4に示されるようなダウンフ
ロー型のアッシング装置34を用いることができる。ダ
ウンフロー型のアッシング装置34では、従来よく知ら
れているように、ガス供給管35を経て反応室36内に
案内されたエッチングガスは、高周波電極37および接
地電極38間に供給される高周波電力39の電界によ
り、接地されたステージ40上の半導体基板10に効率
的に向けられる。エッチングガスとして、O2を例えば1
00sccmの流量で、反応室36に約60秒間、供給する
ことができ、そのとき反応室36の圧力を500mTor
r、高周波電力39を600Wとすることができる。
6aの除去には、例えば図4に示されるようなダウンフ
ロー型のアッシング装置34を用いることができる。ダ
ウンフロー型のアッシング装置34では、従来よく知ら
れているように、ガス供給管35を経て反応室36内に
案内されたエッチングガスは、高周波電極37および接
地電極38間に供給される高周波電力39の電界によ
り、接地されたステージ40上の半導体基板10に効率
的に向けられる。エッチングガスとして、O2を例えば1
00sccmの流量で、反応室36に約60秒間、供給する
ことができ、そのとき反応室36の圧力を500mTor
r、高周波電力39を600Wとすることができる。
【0033】図1(f)に示されているように、半導体
基板10上の導電部分であるゲート13aの形成後、例
えばイオン注入により、半導体基板10のゲート13a
の両側にソースおよびドレインが形成され、さらにMO
Sに必要な各部が半導体基板10に組み付けられ、MO
Sトランジスタが完成する。
基板10上の導電部分であるゲート13aの形成後、例
えばイオン注入により、半導体基板10のゲート13a
の両側にソースおよびドレインが形成され、さらにMO
Sに必要な各部が半導体基板10に組み付けられ、MO
Sトランジスタが完成する。
【0034】本発明に係る前記製造方法では、図1
(c)に示したように、フォトレジスト層17から成る
レジスト配線パターン17aをマスクとするドライエッ
チングによる反射防止膜16の選択的除去に際し、部分
的に除去すべき反射防止膜16の、フォトレジスト層1
7からなるレジストパターン17aに対する選択比が、
0.4という値を示すC4F8およびO2からなるエッチング
ガスを用いることから、従来に比較して、容易にしかも
高精度でのレジスト配線パターン17aに沿った反射防
止膜16の選択的除去を可能とし、容易かつ高精度のエ
ッチングマスク16aを形成することができる。従っ
て、この高精度のエッチングマスク16aを用いて、比
較的容易に高精度でゲート13aを形成することが可能
となることから、比較的容易に、信頼性に優れたMOS
トランジスタを形成することができる。
(c)に示したように、フォトレジスト層17から成る
レジスト配線パターン17aをマスクとするドライエッ
チングによる反射防止膜16の選択的除去に際し、部分
的に除去すべき反射防止膜16の、フォトレジスト層1
7からなるレジストパターン17aに対する選択比が、
0.4という値を示すC4F8およびO2からなるエッチング
ガスを用いることから、従来に比較して、容易にしかも
高精度でのレジスト配線パターン17aに沿った反射防
止膜16の選択的除去を可能とし、容易かつ高精度のエ
ッチングマスク16aを形成することができる。従っ
て、この高精度のエッチングマスク16aを用いて、比
較的容易に高精度でゲート13aを形成することが可能
となることから、比較的容易に、信頼性に優れたMOS
トランジスタを形成することができる。
【0035】アモルファスカーボンからなる反射防止膜
16のエッチングガスとして、HBr、CF4 およびHeを含
むエッチングガスを用いることができる。このHBr 、CF
4 およびHeを含むエッチングガスを使用するドライエッ
チング装置として、図2に示したドライエッチング装置
19あるいは図3に示したドライエッチング装置28を
用いることができる。また、これらに代えて、図5に示
すような誘導結合型ドライエッチング装置41を用いる
ことができる。
16のエッチングガスとして、HBr、CF4 およびHeを含
むエッチングガスを用いることができる。このHBr 、CF
4 およびHeを含むエッチングガスを使用するドライエッ
チング装置として、図2に示したドライエッチング装置
19あるいは図3に示したドライエッチング装置28を
用いることができる。また、これらに代えて、図5に示
すような誘導結合型ドライエッチング装置41を用いる
ことができる。
【0036】図5では、誘導結合型ドライエッチング装
置41の図3に示したと同じ機能部分には、これと同一
の参照符号が付されている。誘導結合型ドライエッチン
グ装置41では、回転磁石装置に代えて、交流電力42
の供給を受け、石英から成る透過窓43上に配置された
渦巻き状のコイル27で起生される磁界により、プラズ
マの封じ込め作用が図られている。
置41の図3に示したと同じ機能部分には、これと同一
の参照符号が付されている。誘導結合型ドライエッチン
グ装置41では、回転磁石装置に代えて、交流電力42
の供給を受け、石英から成る透過窓43上に配置された
渦巻き状のコイル27で起生される磁界により、プラズ
マの封じ込め作用が図られている。
【0037】誘導結合型ドライエッチング装置41を用
いた例では、HBr 、CF4 およびHeの流量がそれぞれ30
sccm、100sccmおよび100sccmとなるように、それ
らの混合ガスが約140秒間、反応室29内に導入され
た。このときのドライエッチング装置41の運転条件
は、反応室29内の圧力が10mTorr、高周波電力42
が500W、高周波電力32が100W、ステージ33
の温度が20℃であった。
いた例では、HBr 、CF4 およびHeの流量がそれぞれ30
sccm、100sccmおよび100sccmとなるように、それ
らの混合ガスが約140秒間、反応室29内に導入され
た。このときのドライエッチング装置41の運転条件
は、反応室29内の圧力が10mTorr、高周波電力42
が500W、高周波電力32が100W、ステージ33
の温度が20℃であった。
【0038】このとき、HBr 、CF4 およびHeからなるエ
ッチングガスは、除去すべき反射防止膜16の、フォト
レジスト層17からなるレジストパターン17aに対す
る選択比(反射防止膜16/フォトレジスト層17)と
して、さらに大きな0.6という値を示した。
ッチングガスは、除去すべき反射防止膜16の、フォト
レジスト層17からなるレジストパターン17aに対す
る選択比(反射防止膜16/フォトレジスト層17)と
して、さらに大きな0.6という値を示した。
【0039】さらに、図5に示した誘導結合型ドライエ
ッチング装置41を用いて反射防止膜16を選択的に除
去するために、CH2F2 、CF4 およびHeを含むエッチング
ガスを用いることができる。CH2F2 、CF4 およびHeの流
量は、それぞれ30sccm、100sccmおよび100sccm
であり、それらの混合ガスが約140秒間、反応室29
内に導入された。誘導結合型ドライエッチング装置41
のその他の運転条件は、前記したHBr 、CF4 およびHeか
らなるエッチングガスの例におけると同一である。
ッチング装置41を用いて反射防止膜16を選択的に除
去するために、CH2F2 、CF4 およびHeを含むエッチング
ガスを用いることができる。CH2F2 、CF4 およびHeの流
量は、それぞれ30sccm、100sccmおよび100sccm
であり、それらの混合ガスが約140秒間、反応室29
内に導入された。誘導結合型ドライエッチング装置41
のその他の運転条件は、前記したHBr 、CF4 およびHeか
らなるエッチングガスの例におけると同一である。
【0040】このCH2F2 、CF4 およびHeからなるエッチ
ングガスは、これを用いた反射防止膜16の選択的な除
去に際し、フォトレジスト層17に対して0.6という
大きな選択比を示した。
ングガスは、これを用いた反射防止膜16の選択的な除
去に際し、フォトレジスト層17に対して0.6という
大きな選択比を示した。
【0041】反射防止膜16の選択的な除去によってマ
スク16aを得るとき、そのエッチング作業の終了時点
をモノクロメータによる反応室のガス観察で判定するこ
とができる。このエッチングの終了時点は、モノクロメ
ータの観察による炭素の発光の消滅により判定すること
ができるが、炭素の発光波形は顕著なピークを示さず、
明確な判定が容易ではない。従って、反射防止膜16の
下地であるタングステンシリサイド層15からの発光で
ある405nmの波長の発光の観測をもって、反射防止
膜16のエッチング作業の終了とすることが望ましい。
これにより、高い再現性で以て、均質なマスク16aを
形成することができる。
スク16aを得るとき、そのエッチング作業の終了時点
をモノクロメータによる反応室のガス観察で判定するこ
とができる。このエッチングの終了時点は、モノクロメ
ータの観察による炭素の発光の消滅により判定すること
ができるが、炭素の発光波形は顕著なピークを示さず、
明確な判定が容易ではない。従って、反射防止膜16の
下地であるタングステンシリサイド層15からの発光で
ある405nmの波長の発光の観測をもって、反射防止
膜16のエッチング作業の終了とすることが望ましい。
これにより、高い再現性で以て、均質なマスク16aを
形成することができる。
【0042】図5に示した誘導結合型ドライエッチング
装置41を用いたHBr 、CF4 およびHeからなるエッチン
グガスによる前記したマスク16aの形成後、この誘導
結合型ドライエッチング装置41を用いて、引き続き、
反応室29内で、タングステンシリサイド層15および
ポリシリコン層14のエッチングを行うことができる。
装置41を用いたHBr 、CF4 およびHeからなるエッチン
グガスによる前記したマスク16aの形成後、この誘導
結合型ドライエッチング装置41を用いて、引き続き、
反応室29内で、タングステンシリサイド層15および
ポリシリコン層14のエッチングを行うことができる。
【0043】誘導結合型ドライエッチング装置41を用
いたタングステンシリサイド層15およびポリシリコン
層14のエッチングでは、反応室29内の圧力が3mTo
rr、高周波電力43が300W、高周波電力32が25
0W、ステージ33の温度が20℃の運転状況下で、Cl
2 およびO2からなるエッチングガスが、それぞれ18sc
cmおよび2sccmの流量で、約30秒間、反応室29に導
入された。
いたタングステンシリサイド層15およびポリシリコン
層14のエッチングでは、反応室29内の圧力が3mTo
rr、高周波電力43が300W、高周波電力32が25
0W、ステージ33の温度が20℃の運転状況下で、Cl
2 およびO2からなるエッチングガスが、それぞれ18sc
cmおよび2sccmの流量で、約30秒間、反応室29に導
入された。
【0044】このエッチングガスの導入により、タング
ステンシリサイド層15およびポリシリコン層14がエ
ッチングを受け、続いて、導電層13の下層であるポリ
シリコン層14のオーバエッチングのために、反応室2
9内の圧力が5mTorr、高周波電力42が250W、高
周波電力32が80W、ステージ33の温度が20℃の
運転状況下で、Cl2 およびO2からなるエッチングガス
が、それぞれ16sccmおよび4sccmの流量で、約30秒
間、反応室29に導入された。このポリシリコン層14
のオーバエッチングにより、ゲート13aが形成され
る。
ステンシリサイド層15およびポリシリコン層14がエ
ッチングを受け、続いて、導電層13の下層であるポリ
シリコン層14のオーバエッチングのために、反応室2
9内の圧力が5mTorr、高周波電力42が250W、高
周波電力32が80W、ステージ33の温度が20℃の
運転状況下で、Cl2 およびO2からなるエッチングガス
が、それぞれ16sccmおよび4sccmの流量で、約30秒
間、反応室29に導入された。このポリシリコン層14
のオーバエッチングにより、ゲート13aが形成され
る。
【0045】このように、運転条件およびエッチングガ
スを代えることにより、単一の誘導結合型ドライエッチ
ング装置41によって、反射防止膜16からなるマスク
16aの形成および導電層13からなるゲート13aの
形成が可能となる。従って、半導体装置の製造に要する
作業時間の短縮化により、生産性の向上を図ることがで
きる。
スを代えることにより、単一の誘導結合型ドライエッチ
ング装置41によって、反射防止膜16からなるマスク
16aの形成および導電層13からなるゲート13aの
形成が可能となる。従って、半導体装置の製造に要する
作業時間の短縮化により、生産性の向上を図ることがで
きる。
【0046】反射防止膜16の残存部分であるマスク1
6aの除去には、図4に示されたダウンフロー型のアッ
シング装置34の説明に沿って、エッチングガスとし
て、O2を用いた例を示した。このエッチングガスとし
て、O2とO3との混合ガスを用いることができる。
6aの除去には、図4に示されたダウンフロー型のアッ
シング装置34の説明に沿って、エッチングガスとし
て、O2を用いた例を示した。このエッチングガスとし
て、O2とO3との混合ガスを用いることができる。
【0047】図6は、O2とO3との混合ガスを用いるアッ
シング装置44の一例を概略的に示す断面図である。図
6に示されたアッシング装置44は、いわゆるオゾンア
ッシャーと呼ばれているアッシング装置44であり、こ
のアッシング装置44では、ハウジング20により規定
されかつ排気管25を経て排気を受ける反応室36内の
ステージ40上に配置された半導体基板10へ向けて、
ガスシャワーヘッド45からO2とO3との混合ガスが吹き
付けられる。このとき、ステージ40の温度は約300
℃に保たれる。また、混合ガスが20リトル/分の流量
で供給されるとき、その混合ガス中のO3の割合は100
g/m3 であり、この混合ガスが、半導体基板10へ向
けて、約120秒間、吹き付けられる。
シング装置44の一例を概略的に示す断面図である。図
6に示されたアッシング装置44は、いわゆるオゾンア
ッシャーと呼ばれているアッシング装置44であり、こ
のアッシング装置44では、ハウジング20により規定
されかつ排気管25を経て排気を受ける反応室36内の
ステージ40上に配置された半導体基板10へ向けて、
ガスシャワーヘッド45からO2とO3との混合ガスが吹き
付けられる。このとき、ステージ40の温度は約300
℃に保たれる。また、混合ガスが20リトル/分の流量
で供給されるとき、その混合ガス中のO3の割合は100
g/m3 であり、この混合ガスが、半導体基板10へ向
けて、約120秒間、吹き付けられる。
【0048】O2とO3との混合ガスの吹き付けにより、半
導体基板10上に残存するマスク16aが除去された
後、浄化処理として、半導体基板10は硫酸および過酸
化水素水の混合液に浸けられ、その後、さらに0.3%
フッ酸水に約20秒間浸けられる。
導体基板10上に残存するマスク16aが除去された
後、浄化処理として、半導体基板10は硫酸および過酸
化水素水の混合液に浸けられ、その後、さらに0.3%
フッ酸水に約20秒間浸けられる。
【0049】マスク16aの灰化に使用されるO3を含む
エッチングガスは、導電部であるゲート13a上に残存
するマスク16aを効果的に剥離させる。従って、マス
ク16aの灰化後、半導体基板10の浄化処理に用いる
フッ酸水の濃度およびフッ酸水での処理時間の短縮化を
図ることができる。
エッチングガスは、導電部であるゲート13a上に残存
するマスク16aを効果的に剥離させる。従って、マス
ク16aの灰化後、半導体基板10の浄化処理に用いる
フッ酸水の濃度およびフッ酸水での処理時間の短縮化を
図ることができる。
【0050】フッ酸水での処理は、活性領域11上で、
ゲート13a下に形成される前記ゲート酸化膜(図示せ
ず)を浸食する等、このゲート酸化膜に損傷を与えるお
それがある。しかしながら、マスク16aの灰化にO3を
含むエッチングガスを用いることにより、浄化処理に用
いるフッ酸水の濃度およびフッ酸水での処理時間の短縮
化を図ることができることから、前記ゲート膜への損傷
を確実に防止することができ、これによりこのゲート膜
を含む半導体装置の作動の信頼性を高めることが可能と
なる。
ゲート13a下に形成される前記ゲート酸化膜(図示せ
ず)を浸食する等、このゲート酸化膜に損傷を与えるお
それがある。しかしながら、マスク16aの灰化にO3を
含むエッチングガスを用いることにより、浄化処理に用
いるフッ酸水の濃度およびフッ酸水での処理時間の短縮
化を図ることができることから、前記ゲート膜への損傷
を確実に防止することができ、これによりこのゲート膜
を含む半導体装置の作動の信頼性を高めることが可能と
なる。
【0051】前記したところでは、各装置19、28、
34、41および44およびそれらの運転条件の一例に
沿って説明したが、これらの装置に限らず、本発明に係
る方法は、種々のドライエッチング装置を、種々の適正
な運転条件で使用することにより、実施することができ
る。また、エッチングガスの成分に、必要に応じて種々
の添加成分を付加することができる。さらに、半導体基
板上にMOSトランジスタのゲートを形成する例につい
て説明したが、本発明は、これに限らず、例えば半導体
記憶装置のワード線、ビット線あるいはポリシリコンの
単層、アルミニゥム、タングステンおよびチタンニッケ
ルのような種々の金属配線あるいは多層配線のような導
電部の形成に適用することができる。
34、41および44およびそれらの運転条件の一例に
沿って説明したが、これらの装置に限らず、本発明に係
る方法は、種々のドライエッチング装置を、種々の適正
な運転条件で使用することにより、実施することができ
る。また、エッチングガスの成分に、必要に応じて種々
の添加成分を付加することができる。さらに、半導体基
板上にMOSトランジスタのゲートを形成する例につい
て説明したが、本発明は、これに限らず、例えば半導体
記憶装置のワード線、ビット線あるいはポリシリコンの
単層、アルミニゥム、タングステンおよびチタンニッケ
ルのような種々の金属配線あるいは多層配線のような導
電部の形成に適用することができる。
【0052】
【発明の効果】本発明に係る製造方法では、前記したよ
うに、炭素を含む反射防止膜のエッチング処理のための
エッチングガスは、除去すべき反射防止膜の、フォトレ
ジスト層からなるレジストパターンに対する選択比が従
来に比較して大きな値を示すことから、反射防止膜によ
るエッチングマスクの形成時に、従来に比較して高精度
のマスクを容易に形成することが可能となる。従って、
本発明によれば、半導体基板上に、ゲートあるいは多層
配線のような導電部を従来に比較して容易かつ高精度で
形成することができ、これにより半導体装置の信頼性の
向上を図ることができる。
うに、炭素を含む反射防止膜のエッチング処理のための
エッチングガスは、除去すべき反射防止膜の、フォトレ
ジスト層からなるレジストパターンに対する選択比が従
来に比較して大きな値を示すことから、反射防止膜によ
るエッチングマスクの形成時に、従来に比較して高精度
のマスクを容易に形成することが可能となる。従って、
本発明によれば、半導体基板上に、ゲートあるいは多層
配線のような導電部を従来に比較して容易かつ高精度で
形成することができ、これにより半導体装置の信頼性の
向上を図ることができる。
【図1】本発明に係る半導体装置の製造方法の各工程を
示す断面図である。
示す断面図である。
【図2】本発明に係る半導体装置の製造方法で反射防止
膜のエッチングに使用されるエッチング装置を概略的に
示す断面図である。
膜のエッチングに使用されるエッチング装置を概略的に
示す断面図である。
【図3】本発明に係る半導体装置の製造方法で導電層の
エッチングに使用される他のエッチング装置を概略的に
示す断面図である。
エッチングに使用される他のエッチング装置を概略的に
示す断面図である。
【図4】本発明に係る半導体装置の製造方法で反射防止
膜の灰化による除去に使用されるアッシング装置を概略
的に示す断面図である。
膜の灰化による除去に使用されるアッシング装置を概略
的に示す断面図である。
【図5】本発明に係る半導体装置の製造方法で反射防止
膜のエッチングに使用されるさらに他のエッチング装置
を概略的に示す断面図である。
膜のエッチングに使用されるさらに他のエッチング装置
を概略的に示す断面図である。
【図6】本発明に係る半導体装置の製造方法で反射防止
膜の灰化による除去に使用される他のアッシング装置を
概略的に示す断面図である。
膜の灰化による除去に使用される他のアッシング装置を
概略的に示す断面図である。
10 半導体基板 13 導電層 16 反射防止膜(アモルファスカーボン層) 16a マスク 17 フォトレジスト層 17a レジスト配線パターン
Claims (6)
- 【請求項1】 半導体基板上に導電層を形成すること、
該導電層上に炭素を含む反射防止膜層を形成すること、
該反射防止膜上に有機系フォトレジスト層を形成するこ
と、該フォトレジスト層の選択的露光および現像によ
り、該フォトレジスト層から成る所定形状のレジストパ
ターンを形成すること、該レジストパターンをマスクと
して、エッチングガスを用いて前記反射防止膜に選択的
なエッチング処理を施すこと、該反射防止膜の残存する
部分をマスクとして、前記導電層に選択的なエッチング
処理を施して前記半導体基板上に所望の導電部を形成す
ることを含む半導体装置の製造方法であって、前記反射
防止膜のエッチング処理のためのエッチングガスとし
て、C4F8およびO2を含むエッチングガス、HBr 、CF4お
よびHeを含むエッチングガス、またはCH2F2 、CF4 およ
びHeを含むエッチングガスのうちのいずれか一つの前記
エッチングガスを用いたことを特徴とする、半導体装置
の製造方法。 - 【請求項2】 前記反射防止膜層は、アモルファスカー
ボンであることを特徴とする半導体装置の製造方法。 - 【請求項3】 前記反射防止膜のエッチング処理には、
C4F8およびO2を含むエッチングガスが用いられ、C4F8お
よびO2の流量はそれぞれ10sccmおよび20sccmである
ことを特徴とする請求項2記載の製造方法。 - 【請求項4】 前記反射防止膜のエッチング処理には、
HBr 、CF4 およびHeを含むエッチングガスが用いられ、
HBr 、CF4 およびHeの流量はそれぞれ30sccm、100
sccmおよび100sccmであることを特徴とする請求項2
記載の製造方法。 - 【請求項5】 前記反射防止膜のエッチング処理には、
CH2F2 、CF4 およびHeを含むエッチングガスが用いら
れ、CH2F2 、CF4 およびHeの流量は、それぞれ30scc
m、100sccmおよび100sccmであることを特徴とす
る請求項2記載の製造方法。 - 【請求項6】 前記導電部の形成後、該導電部上に残存
する前記反射防止膜を、O3を含むエッチングガスで灰化
することを特徴とする請求項2記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08758797A JP3484317B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08758797A JP3484317B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10261627A true JPH10261627A (ja) | 1998-09-29 |
JP3484317B2 JP3484317B2 (ja) | 2004-01-06 |
Family
ID=13919144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08758797A Expired - Fee Related JP3484317B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3484317B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1460677A3 (en) * | 2003-03-20 | 2005-04-06 | Texas Instruments Incorporated | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control |
CN100423191C (zh) * | 2002-08-14 | 2008-10-01 | 兰姆研究有限公司 | 蚀刻工艺中用于硬化光致抗蚀剂的方法和组合物 |
JP2009206394A (ja) * | 2008-02-29 | 2009-09-10 | Nippon Zeon Co Ltd | 炭素系ハードマスクの形成方法 |
KR20110027597A (ko) | 2009-09-08 | 2011-03-16 | 도쿄엘렉트론가부시키가이샤 | 피처리체의 처리 방법 및 컴퓨터 판독 가능한 기억 매체 |
CN111373511A (zh) * | 2018-10-26 | 2020-07-03 | 株式会社日立高新技术 | 等离子体处理装置及等离子体处理方法 |
-
1997
- 1997-03-19 JP JP08758797A patent/JP3484317B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100423191C (zh) * | 2002-08-14 | 2008-10-01 | 兰姆研究有限公司 | 蚀刻工艺中用于硬化光致抗蚀剂的方法和组合物 |
EP1460677A3 (en) * | 2003-03-20 | 2005-04-06 | Texas Instruments Incorporated | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control |
JP2009206394A (ja) * | 2008-02-29 | 2009-09-10 | Nippon Zeon Co Ltd | 炭素系ハードマスクの形成方法 |
KR20110027597A (ko) | 2009-09-08 | 2011-03-16 | 도쿄엘렉트론가부시키가이샤 | 피처리체의 처리 방법 및 컴퓨터 판독 가능한 기억 매체 |
US8759227B2 (en) | 2009-09-08 | 2014-06-24 | Tokyo Electron Limited | Method for processing a target object |
CN111373511A (zh) * | 2018-10-26 | 2020-07-03 | 株式会社日立高新技术 | 等离子体处理装置及等离子体处理方法 |
CN111373511B (zh) * | 2018-10-26 | 2023-12-26 | 株式会社日立高新技术 | 等离子体处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3484317B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5904154A (en) | Method for removing fluorinated photoresist layers from semiconductor substrates | |
US20060128159A1 (en) | Method of removing etch residues | |
US5702869A (en) | Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates | |
US5254213A (en) | Method of forming contact windows | |
JP2000091318A (ja) | 半導体装置の製造方法 | |
JP3361918B2 (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
KR100270249B1 (ko) | 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법 | |
JP4075228B2 (ja) | 半導体装置の製造方法 | |
JPH06177089A (ja) | 半導体装置の製造方法 | |
US6461968B1 (en) | Method for fabricating a semiconductor device | |
JP3484317B2 (ja) | 半導体装置の製造方法 | |
US7547639B2 (en) | Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector | |
US6077777A (en) | Method for forming wires of semiconductor device | |
JP2003179064A (ja) | 配線パターンの形成方法 | |
JP3487734B2 (ja) | パターン形成方法 | |
US7199060B2 (en) | Method for patterning dielectric layers on semiconductor substrates | |
JPH05102108A (ja) | 半導体素子の製造方法 | |
KR100439844B1 (ko) | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 | |
JP3113040B2 (ja) | 半導体装置の製造方法 | |
JPH07321117A (ja) | 半導体基板の処理方法 | |
JP2001237415A (ja) | 半導体装置の製造方法 | |
EP1321977A1 (en) | Method for reducing residual electric charge created by a previous process step on a conductive structure | |
JPH10256260A (ja) | 高融点金属系材料層を有するゲート電極の形成方法、及び高融点金属系材料層を有するゲート電極を備えた半導体装置の製造方法 | |
JPH09270420A (ja) | 半導体装置の製造方法 | |
JPH11176807A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081017 |
|
LAPS | Cancellation because of no payment of annual fees |