JP3361918B2 - 半導体集積回路装置の微細ホールの形成方法 - Google Patents
半導体集積回路装置の微細ホールの形成方法Info
- Publication number
- JP3361918B2 JP3361918B2 JP19003495A JP19003495A JP3361918B2 JP 3361918 B2 JP3361918 B2 JP 3361918B2 JP 19003495 A JP19003495 A JP 19003495A JP 19003495 A JP19003495 A JP 19003495A JP 3361918 B2 JP3361918 B2 JP 3361918B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous carbon
- etching
- carbon thin
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
おける微細ホールの形成方法に係り、特に微細なコンタ
クトホールの形成方法に関するものである。 【０００２】 【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。 【０００３】図３は従来の半導体集積回路装置における
コンタクトホールの形成工程断面図である。 【０００４】（ａ）まず、図３（ａ）に示すように、ア
クティブ領域や、フィールド領域（フィールド領域酸化
膜）１１、ゲート１２等のパターンが形成されている半
導体基板１０上に絶縁膜としてのＣＶＤ酸化膜（ＢＰＳ
Ｇ−ボロン・フォスフォ・シリケート・ガラス等）１３
を３０００Å〜８０００Å生成させる。 【０００５】（ｂ）次に、図３（ｂ）に示すように、フ
ォトリソ工程に入り、フォトレジスト１４を９０００Å
〜１２０００Å塗布する。 【０００６】（ｃ）次いで、図３（ｃ）に示すように、
これを露光機（ステッパー）でフォトマスクを用いて必
要な露光を行い、現像処理し、フォトレジスト１４の不
要な部分を除去し、開口１５を形成する。 【０００７】（ｄ）次に、図３（ｄ）に示すように、エ
ッチング工程に入り、ドライエッチング装置でガスプラ
ズマを用いてエッチング処理し、ホール１６Ａを形成し
た後、フォトリソにて形成されたレジストパターンをマ
スクとしてＣＶＤ酸化膜１３をエッチング除去する。 【０００８】（ｅ）更に、図３（ｅ）に示すように、不
要となったレジストマスクをアッシング及び洗浄（例え
ば硫酸＋過酸化水素の混合液による１００℃〜１２０℃
での洗浄）除去することにより、コンタクトホール１６
Ｂを形成する。 【０００９】 【発明が解決しようとする課題】しかしながら、近年の
半導体集積回路の集積度の向上により、コンタクトホー
ルのパターンアスペクト比（パターン幅に対する高さの
比率）は急速に増大している。特にコンタクトホールで
はそのパターン特性により、その傾向が著しく、６４Ｍ
ｂＤＲＡＭクラスではアスペクト比は４〜５、また、２
５６ＭｂＤＲＡＭクラスでは７〜１０にまでなるとされ
ている（上記従来技術の説明ではゲート上ＣＶＤ膜厚の
みについて記してあるが、実際の工程においては何層に
もＣＶＤ酸化膜が生成され、厚い領域においては約２μ
ｍにも及ぶ膜厚になる）。エッチング処理時には、これ
にレジスト膜厚分が加算されるため、６４ＭｂＤＲＡＭ
クラスで６〜８、２５６ＭｂＤＲＡＭクラスでは１２〜
１５にもなる。 【００１０】このようにコンタクトホールのパターンの
アスペクト比が高くなると、エッチング処理が非常に難
しくなり、処理の不具合が発生する確率が高くなる。こ
れはガスプラズマ中のエッチングに必要なイオンやラジ
カルが、ホールのボトムに到達し難くなるためといわれ
ている。 【００１１】この問題を解決するために、エッチング処
理の高真空化等の工夫がなされているが、まだ良好な解
決手段が見出されているとは言えない。 【００１２】本発明は、上記問題点を除去し、高いアス
ペクト比の微細ホールを容易に、かつ的確に形成するこ
とができる半導体集積回路装置における微細ホールの形
成方法を提供することを目的とする。 【００１３】 【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）下層絶縁膜の上にアモルファスカーボン薄膜を形
成する工程と、そのアモルファスカーボン薄膜上にフォ
トレジスト薄膜を形成する工程と、フォトリソのパター
ニングを行い、前記フォトレジスト薄膜をマスクに前記
アモルファスカーボン薄膜をエッチングし、そのパター
ニングされたアモルファスカーボン薄膜とフォトレジス
ト薄膜をマスクとして前記下層絶縁膜をエッチングして
ホールを開口する工程とを施す半導体集積回路装置の微
細ホールの形成方法であって、前記アモルファスカーボ
ン薄膜のエッチングと前記下層絶縁膜のエッチングを同
一チャンバー、同一条件で、前記アモルファスカーボン
薄膜マスクを順テーパ状にエッチングし、前記下層絶縁
膜を異方的にエッチングするようにしたものである。 【００１４】 【作用】（１）本発明の半導体集積回路装置における微
細ホールの形成方法によれば、アモルファスカーボン薄
膜（３３）をフォトレジスト膜（３４）マスクに対し、
アモルファスカーボン薄膜（３３）マスクの外側に順テ
ーパ状（３３Ａ）にエッチングし、そのアモルファスカ
ーボン薄膜（３３）マスク端から異方的に下層絶縁膜
（ＣＶＤ酸化膜）（３１）をエッチングするため、形成
されるコンタクトホールパターンをレジストマスク寸法
より小さくすることが可能となり、より微細なコンクタ
クトホールパターンを形成することができる。 【００１５】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 【００１６】 【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。 【００１７】図１は本発明の第１実施例を示す微細コン
タクトホールの形成工程断面図（その１）、図２はその
微細コンタクトホールの形成工程断面図（その２）であ
る。 【００１８】（ａ）まず、図１（ａ）に示すように、ア
クティブ領域やフィールド領域（フィールド酸化膜）２
１、ゲート２２が形成された基板２０上に、ＣＶＤ酸化
膜２３を３０００Å〜８０００Å生成する。 【００１９】（ｂ）次に、図１（ｂ）に示すように、そ
のＣＶＤ酸化膜２３上にアモルファスカーボン薄膜２４
を１００Å〜８００Å形成する。このアモルファスカー
ボン薄膜２４はスパッタ法或いはＣＶＤ法のどちらを用
いてもよい。 【００２０】（ｃ）次に、図１（ｃ）に示すように、フ
ォトリソ工程に入り、パターニングのためのフォトレジ
スト薄膜２５を、３０００Å〜６０００Åの膜厚でアモ
ルファスカーボン薄膜２４上に塗布する。ここでフォト
レジスト薄膜２５の厚さを出来るだけ薄くすることが重
要である。 【００２１】（ｄ）次に、図１（ｄ）に示すように、露
光機（ステッパー）でフォトマスクを用いて必要な露光
を行い、現像処理してフォトレジスト薄膜２５の不要な
部分を除去し、開口２６を形成する。 【００２２】（ｅ）次に、図２（ａ）に示すように、前
記フォトレジストパターンをマスクとして、アモルファ
スカーボン薄膜２４をプラズマドライエッチング装置で
エッチング処理し、不要な部分を除去して開口２７を形
成する。 【００２３】（ｆ）次に、図２（ｂ）に示すように、Ｃ
ＶＤ酸化膜２３のエッチングを、やはりプラズマドライ
エッチング装置を用いてエッチング処理し、不要な部分
を除去して開口２８を形成する。 【００２４】（ｇ）次に、図２（ｃ）に示すように、不
要となったフォトレジスト薄膜（マスク）及び、アモル
ファスカーボン薄膜２４をアッシング・洗浄除去するこ
とにより、微細コンタクトホール２９が形成される。ア
モルファスカーボン薄膜２４は従来のアッシング及び洗
浄でレジストと同時に除去することが可能である。 【００２５】このように構成したので、第１実施例によ
れば、ＣＶＤ酸化膜２３上にアモルファスカーボン薄膜
２４を形成し、フォトレジスト膜厚を従来に比較して大
幅に薄膜化した。これは、従来フォトレジストはＣＶＤ
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜２４のエッチングに耐え得る
膜厚があればよい。それはアモルファスカーボン薄膜２
４の耐エッチング性がレジストより数倍大きく、ＣＶＤ
酸化膜２３のエッチング時はそのアモルファスカーボン
薄膜２４がエッチングマスクとして大きな効果があるた
め、レジストの膜厚は薄くてよい。 【００２６】このようにレジストの薄膜化を可能とした
ことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大が期待される。 【００２７】更に、レジストを薄膜化することでフォト
パターンの解像力を向上することが可能となり、微細パ
ターン形成のためのフォトリソマージンを拡大すること
が期待される。 【００２８】また、アモルファスカーボン薄膜は表面反
射率が低いため、これによってもフォトリソマージンを
拡大することが期待される。 【００２９】次に、上記第１実施例において、次のよう
な工程の変更を行うことができる。 【００３０】〔１〕第２実施例 上記した図２（ａ）及び図２（ｂ）でアモルファスカー
ボン薄膜２４のエッチングとＣＶＤ酸化膜２３のエッチ
ングを分けて行っていたが、これを同一のドライエッチ
ングチャンバーにより連続一括して処理を行う。例え
ば、ＥＣＲ（電子サイクロトロン共鳴）エッチング装置
により、まず、ＳＦ6 ガスとＨｅガス１：９の混合ガス
を用いて、圧力５ｍｔｏｒｒ、マイクロ波パワー３００
ｍＡ、バイアスパワー５０Ｗでアモルファスカーボン薄
膜２４をエッチング処理し、連続してＣＶＤ酸化膜２３
のエッチングに移る（処理ステップの切替えは、発光分
光分析を応用したエッチング終点検出器によりモニター
しながら行う）。 【００３１】また、ＣＶＤ酸化膜２３のエッチングは、
ＣＨＦ3 ガスとＣＨ2 Ｆ2 ガスを４：１で混合したガス
を用いて、圧力４ｍｔｏｒｒ、マイクロ波パワー４００
ｍＡ、バイアスパワー２５０Ｗでエッチング処理する。 【００３２】このように、アモルファスカーボン薄膜２
４のエッチングをＣＶＤ酸化膜２３と同一のエッチング
チャンバーで処理をしても、反応生成物（ＣＦｘ種と推
定される）は蒸気圧が高いため、チャンバーを汚染する
心配はない。 【００３３】このように構成したので、第２実施例によ
れば、アモルファスカーボン薄膜とＣＶＤ酸化膜のエッ
チングを、同一装置で連続して行うため、移載にかかる
処理時間の短縮を図ることができる。 【００３４】〔２〕第３実施例 更に、上記〔１〕ではアモルファスカーボン薄膜２４の
エッチングと、ＣＶＤ酸化膜２３のエッチングを同一の
ドライエッチング装置により、連続一括して処理を行う
際に、アモルファスカーボン薄膜２４のエッチング条件
と、ＣＶＤ酸化膜２３のエッチング条件を変えるように
していたが、本実施例においては、以下のように、同一
条件で処理を行う。 【００３５】例えば、ＥＣＲエッチング装置により、Ｈ
ｅガスとＣＨＦ3 ガスの２０：３の混合ガスを用いて、
圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍＡ、バ
イアスパワー１３０Ｗの条件で異方的にドライエッチン
グ処理する。 【００３６】また、アモルファスカーボン薄膜２４とＣ
ＶＤ酸化膜２３のエッチングを、同一のエッチングチャ
ンバーで処理しても、反応生成物の蒸気圧が高いために
チャンバーを汚染する心配はない。 【００３７】更に、同一のエッチング条件でアモルファ
スカーボン薄膜２４とＣＶＤ酸化膜２３をエッチングす
るので、パターンレシオ（エッチングするパターンの面
積比率）が小さいコンタクトパターンでも、カーボンの
エッチング終点を検出する必要が無い。 【００３８】このように構成したので、第３実施例によ
れば、アモルファスカーボン薄膜とＣＶＤ酸化膜のエッ
チングを同一チャンバー、同一条件で行うため、コンタ
クトパターンのようなエッチングパターンレシオが小さ
い場合のアモルファスカーボン薄膜のエッチング終点を
検出する困難な作業（エッチング面積が小さいとエッチ
ング終点時の信号変化量が小さくなり終点検出が困難と
なり、より高精度な検出装置が必要となる）を回避する
ことが可能となり、加工精度の向上を図ることができ
る。 【００３９】次に、本発明の第４実施例について説明す
る。 【００４０】図４は本発明の第４実施例を示す微細コン
タクトホールの形成後の概略断面図である。 【００４１】この図において、３０は下地Ｓｉ基板のア
クティブ領域、３１はエッチングされるＣＶＤ酸化膜、
３２はゲート、３３はアモルファスカーボン薄膜、３４
はフォトレジスト薄膜を示している。 【００４２】上記第３実施例では、アモルファスカーボ
ン薄膜とＣＶＤ酸化膜を同一条件で異方的にエッチング
処理していたが、同一条件でアモルファスカーボン薄膜
３３を順テーパ状に、ＣＶＤ酸化膜３１を異方的にエッ
チング処理する。 【００４３】例えば、ＥＣＲエッチング装置により、Ｈ
ｅガスとＣＨＦ3 ガスとＣＨ2 Ｆ2ガスの２０：２：１
の混合ガスを用いて、圧力１０ｍｔｏｒｒ、マイクロ波
パワー１５０ｍＡ、バイアスパワー１３０Ｗの条件で、
アモルファスカーボン薄膜３３とＣＶＤ酸化膜３１をエ
ッチング処理すると、アモルファスカーボン薄膜３３が
レジストマスクに対してマスクの外側に順テーパ状３３
Ａにエッチングされ、ＣＶＤ酸化膜３１はそのアモルフ
ァスカーボン薄膜３３マスク端から異方的にエッチング
される。 【００４４】アモルファスカーボン薄膜３３とＣＶＤ酸
化膜３１を同一チャンバー、同一条件でエッチング処理
しても問題ないことは前記の実施例で既に述べた。 【００４５】上記したように、第４実施例によれば、ア
モルファスカーボン薄膜をレジストマスクに対し、マス
クの外側に順テーパ状にエッチングし、そのアモルファ
スカーボン薄膜マスク端から異方的に下層絶縁膜（ＣＶ
Ｄ酸化膜）をエッチングするため、形成されるコンタク
トホールパターンをレジストマスク寸法より小さくする
ことが可能となり、より微細なコンクタクトホールパタ
ーンを形成することができる。 【００４６】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 【００４７】次に、本発明の第５実施例について説明す
る。 【００４８】図５は本発明の第５実施例を示す微細コン
タクトホールの形成工程断面図（その１）、図６はその
微細コンタクトホールの形成工程断面図（その２）であ
る。 【００４９】（ａ）まず、図５（ａ）に示すように、ア
クティブ領域や、フィールド領域（フィールド酸化膜）
４１、ゲート４２等が形成された基板４０上に、ＣＶＤ
酸化膜４３を３０００Å〜８０００Å形成する。 【００５０】（ｂ）次に、図５（ｂ）に示すように、ア
モルファスカーボン薄膜４４を４００Å〜１０００Åス
パッタ或いはＣＶＤ法にて形成する。 【００５１】（ｃ）次に、図５（ｃ）に示すように、フ
ォトレジスト薄膜４５を４０００Å〜１００００Åコー
ティング塗布する。 【００５２】（ｄ）次に、図５（ｄ）に示すように、露
光機（ステッパ）でフォトマスクを用いて必要なパター
ニングを行い、現像処理で不要な部分を除去して開口４
６を形成する。 【００５３】（ｅ）次に、図６（ａ）に示すように、そ
のフォトレジスト薄膜４５をマスクとして、アモルファ
スカーボン薄膜４４のエッチング処理を行い、不要な部
分を除去して開口４７を形成する。 【００５４】（ｆ）次に、図６（ｂ）に示すように、フ
ォトレジスト薄膜４５マスクを洗浄除去する。この際ア
ッシング処理を行うと、必要なアモルファスカーボンま
で除去されてしまう恐れがあるため、アッシングは使わ
ずに洗浄（例えば硫酸＋過酸化水素の混合液による１０
０℃〜１２０℃での洗浄）のみで行う。 【００５５】（ｇ）次に、図６（ｃ）に示すように、残
ったアモルファスカーボン薄膜４４をマスクとしてＣＶ
Ｄ酸化膜４３を、例えばＥＣＲエッチング装置により、
ＨｅガスとＣＨ2 Ｆ2 ガス２０：３の混合ガスを用い
て、圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍ
Ａ、バイアスパワー１３０Ｗの条件でプラズマドライエ
ッチングを行い、不要な部分を除去して開口４８を形成
する。 【００５６】（ｈ）最後に、図６（ｄ）に示すように、
不要となったアモルファスカーボン薄膜４４をアッシン
グ洗浄により除去すれば、微細コンタクトホール４９が
形成される。このアモルファスカーボン薄膜４４の除去
は、場合によってはアッシング処理のみでも可能であ
る。 【００５７】上記したように、第５実施例によれば、Ｃ
ＶＤ酸化膜４３のエッチングの際にアモルファスカーボ
ン薄膜４４のみをマスクとすることができ、従来より大
幅にアスペクト比が低減し、エッチング処理のプロセス
マージンが大幅に拡大する。例えば、従来エッチング時
のＣＶＤ酸化膜１５０００Å（前述したように実施例で
示してあるフォトリソ工程直前に形成する膜厚は、３０
００Å〜８０００Åであるが、それ以前の工程で形成さ
れるＣＶＤ酸化膜も含めてエッチングする工程が必要で
あり、エッチング酸化膜厚は通常直前に形成される酸化
膜厚よりも厚くなる）として、フォトレジスト薄膜が１
００００Åであったとして０．３μｍのホールを形成す
る場合にはアスペクト比は８．３であったが、本発明に
従いアモルファスカーボン薄膜を１０００Åとしてエッ
チング処理を行えば、アスペクト比は５．３にまで低減
できる。 【００５８】上記第１実施例と同様に、この場合もフォ
トレジスト膜厚を低減してフォトパターニングをするこ
とが可能であり、そのため、フォトリソマージンの拡大
が期待できる。 【００５９】これまでの実施例ではアクティブ領域やゲ
ートへのメタル配線接続のためのいわゆるコンタクトホ
ール形成の場合について述べてきたが、本発明は、メタ
ル配線とメタル配線を接続するためのいわゆるスルーホ
ールの形成にも応用可能である。 【００６０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【００６１】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【００６２】アモルファスカーボン薄膜をレジストマス
クに対し、マスクの外側に順テーパ状にエッチングし、
そのアモルファスカーボン薄膜マスク端から異方的に下
層絶縁膜（ＣＶＤ酸化膜）をエッチングするため、形成
されるコンタクトホールパターンをレジストマスク寸法
より小さくすることが可能となり、より微細なコンクタ
クトホールパターンを形成することができる。 【００６３】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。
おける微細ホールの形成方法に係り、特に微細なコンタ
クトホールの形成方法に関するものである。 【０００２】 【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。 【０００３】図３は従来の半導体集積回路装置における
コンタクトホールの形成工程断面図である。 【０００４】（ａ）まず、図３（ａ）に示すように、ア
クティブ領域や、フィールド領域（フィールド領域酸化
膜）１１、ゲート１２等のパターンが形成されている半
導体基板１０上に絶縁膜としてのＣＶＤ酸化膜（ＢＰＳ
Ｇ−ボロン・フォスフォ・シリケート・ガラス等）１３
を３０００Å〜８０００Å生成させる。 【０００５】（ｂ）次に、図３（ｂ）に示すように、フ
ォトリソ工程に入り、フォトレジスト１４を９０００Å
〜１２０００Å塗布する。 【０００６】（ｃ）次いで、図３（ｃ）に示すように、
これを露光機（ステッパー）でフォトマスクを用いて必
要な露光を行い、現像処理し、フォトレジスト１４の不
要な部分を除去し、開口１５を形成する。 【０００７】（ｄ）次に、図３（ｄ）に示すように、エ
ッチング工程に入り、ドライエッチング装置でガスプラ
ズマを用いてエッチング処理し、ホール１６Ａを形成し
た後、フォトリソにて形成されたレジストパターンをマ
スクとしてＣＶＤ酸化膜１３をエッチング除去する。 【０００８】（ｅ）更に、図３（ｅ）に示すように、不
要となったレジストマスクをアッシング及び洗浄（例え
ば硫酸＋過酸化水素の混合液による１００℃〜１２０℃
での洗浄）除去することにより、コンタクトホール１６
Ｂを形成する。 【０００９】 【発明が解決しようとする課題】しかしながら、近年の
半導体集積回路の集積度の向上により、コンタクトホー
ルのパターンアスペクト比（パターン幅に対する高さの
比率）は急速に増大している。特にコンタクトホールで
はそのパターン特性により、その傾向が著しく、６４Ｍ
ｂＤＲＡＭクラスではアスペクト比は４〜５、また、２
５６ＭｂＤＲＡＭクラスでは７〜１０にまでなるとされ
ている（上記従来技術の説明ではゲート上ＣＶＤ膜厚の
みについて記してあるが、実際の工程においては何層に
もＣＶＤ酸化膜が生成され、厚い領域においては約２μ
ｍにも及ぶ膜厚になる）。エッチング処理時には、これ
にレジスト膜厚分が加算されるため、６４ＭｂＤＲＡＭ
クラスで６〜８、２５６ＭｂＤＲＡＭクラスでは１２〜
１５にもなる。 【００１０】このようにコンタクトホールのパターンの
アスペクト比が高くなると、エッチング処理が非常に難
しくなり、処理の不具合が発生する確率が高くなる。こ
れはガスプラズマ中のエッチングに必要なイオンやラジ
カルが、ホールのボトムに到達し難くなるためといわれ
ている。 【００１１】この問題を解決するために、エッチング処
理の高真空化等の工夫がなされているが、まだ良好な解
決手段が見出されているとは言えない。 【００１２】本発明は、上記問題点を除去し、高いアス
ペクト比の微細ホールを容易に、かつ的確に形成するこ
とができる半導体集積回路装置における微細ホールの形
成方法を提供することを目的とする。 【００１３】 【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）下層絶縁膜の上にアモルファスカーボン薄膜を形
成する工程と、そのアモルファスカーボン薄膜上にフォ
トレジスト薄膜を形成する工程と、フォトリソのパター
ニングを行い、前記フォトレジスト薄膜をマスクに前記
アモルファスカーボン薄膜をエッチングし、そのパター
ニングされたアモルファスカーボン薄膜とフォトレジス
ト薄膜をマスクとして前記下層絶縁膜をエッチングして
ホールを開口する工程とを施す半導体集積回路装置の微
細ホールの形成方法であって、前記アモルファスカーボ
ン薄膜のエッチングと前記下層絶縁膜のエッチングを同
一チャンバー、同一条件で、前記アモルファスカーボン
薄膜マスクを順テーパ状にエッチングし、前記下層絶縁
膜を異方的にエッチングするようにしたものである。 【００１４】 【作用】（１）本発明の半導体集積回路装置における微
細ホールの形成方法によれば、アモルファスカーボン薄
膜（３３）をフォトレジスト膜（３４）マスクに対し、
アモルファスカーボン薄膜（３３）マスクの外側に順テ
ーパ状（３３Ａ）にエッチングし、そのアモルファスカ
ーボン薄膜（３３）マスク端から異方的に下層絶縁膜
（ＣＶＤ酸化膜）（３１）をエッチングするため、形成
されるコンタクトホールパターンをレジストマスク寸法
より小さくすることが可能となり、より微細なコンクタ
クトホールパターンを形成することができる。 【００１５】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 【００１６】 【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。 【００１７】図１は本発明の第１実施例を示す微細コン
タクトホールの形成工程断面図（その１）、図２はその
微細コンタクトホールの形成工程断面図（その２）であ
る。 【００１８】（ａ）まず、図１（ａ）に示すように、ア
クティブ領域やフィールド領域（フィールド酸化膜）２
１、ゲート２２が形成された基板２０上に、ＣＶＤ酸化
膜２３を３０００Å〜８０００Å生成する。 【００１９】（ｂ）次に、図１（ｂ）に示すように、そ
のＣＶＤ酸化膜２３上にアモルファスカーボン薄膜２４
を１００Å〜８００Å形成する。このアモルファスカー
ボン薄膜２４はスパッタ法或いはＣＶＤ法のどちらを用
いてもよい。 【００２０】（ｃ）次に、図１（ｃ）に示すように、フ
ォトリソ工程に入り、パターニングのためのフォトレジ
スト薄膜２５を、３０００Å〜６０００Åの膜厚でアモ
ルファスカーボン薄膜２４上に塗布する。ここでフォト
レジスト薄膜２５の厚さを出来るだけ薄くすることが重
要である。 【００２１】（ｄ）次に、図１（ｄ）に示すように、露
光機（ステッパー）でフォトマスクを用いて必要な露光
を行い、現像処理してフォトレジスト薄膜２５の不要な
部分を除去し、開口２６を形成する。 【００２２】（ｅ）次に、図２（ａ）に示すように、前
記フォトレジストパターンをマスクとして、アモルファ
スカーボン薄膜２４をプラズマドライエッチング装置で
エッチング処理し、不要な部分を除去して開口２７を形
成する。 【００２３】（ｆ）次に、図２（ｂ）に示すように、Ｃ
ＶＤ酸化膜２３のエッチングを、やはりプラズマドライ
エッチング装置を用いてエッチング処理し、不要な部分
を除去して開口２８を形成する。 【００２４】（ｇ）次に、図２（ｃ）に示すように、不
要となったフォトレジスト薄膜（マスク）及び、アモル
ファスカーボン薄膜２４をアッシング・洗浄除去するこ
とにより、微細コンタクトホール２９が形成される。ア
モルファスカーボン薄膜２４は従来のアッシング及び洗
浄でレジストと同時に除去することが可能である。 【００２５】このように構成したので、第１実施例によ
れば、ＣＶＤ酸化膜２３上にアモルファスカーボン薄膜
２４を形成し、フォトレジスト膜厚を従来に比較して大
幅に薄膜化した。これは、従来フォトレジストはＣＶＤ
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜２４のエッチングに耐え得る
膜厚があればよい。それはアモルファスカーボン薄膜２
４の耐エッチング性がレジストより数倍大きく、ＣＶＤ
酸化膜２３のエッチング時はそのアモルファスカーボン
薄膜２４がエッチングマスクとして大きな効果があるた
め、レジストの膜厚は薄くてよい。 【００２６】このようにレジストの薄膜化を可能とした
ことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大が期待される。 【００２７】更に、レジストを薄膜化することでフォト
パターンの解像力を向上することが可能となり、微細パ
ターン形成のためのフォトリソマージンを拡大すること
が期待される。 【００２８】また、アモルファスカーボン薄膜は表面反
射率が低いため、これによってもフォトリソマージンを
拡大することが期待される。 【００２９】次に、上記第１実施例において、次のよう
な工程の変更を行うことができる。 【００３０】〔１〕第２実施例 上記した図２（ａ）及び図２（ｂ）でアモルファスカー
ボン薄膜２４のエッチングとＣＶＤ酸化膜２３のエッチ
ングを分けて行っていたが、これを同一のドライエッチ
ングチャンバーにより連続一括して処理を行う。例え
ば、ＥＣＲ（電子サイクロトロン共鳴）エッチング装置
により、まず、ＳＦ6 ガスとＨｅガス１：９の混合ガス
を用いて、圧力５ｍｔｏｒｒ、マイクロ波パワー３００
ｍＡ、バイアスパワー５０Ｗでアモルファスカーボン薄
膜２４をエッチング処理し、連続してＣＶＤ酸化膜２３
のエッチングに移る（処理ステップの切替えは、発光分
光分析を応用したエッチング終点検出器によりモニター
しながら行う）。 【００３１】また、ＣＶＤ酸化膜２３のエッチングは、
ＣＨＦ3 ガスとＣＨ2 Ｆ2 ガスを４：１で混合したガス
を用いて、圧力４ｍｔｏｒｒ、マイクロ波パワー４００
ｍＡ、バイアスパワー２５０Ｗでエッチング処理する。 【００３２】このように、アモルファスカーボン薄膜２
４のエッチングをＣＶＤ酸化膜２３と同一のエッチング
チャンバーで処理をしても、反応生成物（ＣＦｘ種と推
定される）は蒸気圧が高いため、チャンバーを汚染する
心配はない。 【００３３】このように構成したので、第２実施例によ
れば、アモルファスカーボン薄膜とＣＶＤ酸化膜のエッ
チングを、同一装置で連続して行うため、移載にかかる
処理時間の短縮を図ることができる。 【００３４】〔２〕第３実施例 更に、上記〔１〕ではアモルファスカーボン薄膜２４の
エッチングと、ＣＶＤ酸化膜２３のエッチングを同一の
ドライエッチング装置により、連続一括して処理を行う
際に、アモルファスカーボン薄膜２４のエッチング条件
と、ＣＶＤ酸化膜２３のエッチング条件を変えるように
していたが、本実施例においては、以下のように、同一
条件で処理を行う。 【００３５】例えば、ＥＣＲエッチング装置により、Ｈ
ｅガスとＣＨＦ3 ガスの２０：３の混合ガスを用いて、
圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍＡ、バ
イアスパワー１３０Ｗの条件で異方的にドライエッチン
グ処理する。 【００３６】また、アモルファスカーボン薄膜２４とＣ
ＶＤ酸化膜２３のエッチングを、同一のエッチングチャ
ンバーで処理しても、反応生成物の蒸気圧が高いために
チャンバーを汚染する心配はない。 【００３７】更に、同一のエッチング条件でアモルファ
スカーボン薄膜２４とＣＶＤ酸化膜２３をエッチングす
るので、パターンレシオ（エッチングするパターンの面
積比率）が小さいコンタクトパターンでも、カーボンの
エッチング終点を検出する必要が無い。 【００３８】このように構成したので、第３実施例によ
れば、アモルファスカーボン薄膜とＣＶＤ酸化膜のエッ
チングを同一チャンバー、同一条件で行うため、コンタ
クトパターンのようなエッチングパターンレシオが小さ
い場合のアモルファスカーボン薄膜のエッチング終点を
検出する困難な作業（エッチング面積が小さいとエッチ
ング終点時の信号変化量が小さくなり終点検出が困難と
なり、より高精度な検出装置が必要となる）を回避する
ことが可能となり、加工精度の向上を図ることができ
る。 【００３９】次に、本発明の第４実施例について説明す
る。 【００４０】図４は本発明の第４実施例を示す微細コン
タクトホールの形成後の概略断面図である。 【００４１】この図において、３０は下地Ｓｉ基板のア
クティブ領域、３１はエッチングされるＣＶＤ酸化膜、
３２はゲート、３３はアモルファスカーボン薄膜、３４
はフォトレジスト薄膜を示している。 【００４２】上記第３実施例では、アモルファスカーボ
ン薄膜とＣＶＤ酸化膜を同一条件で異方的にエッチング
処理していたが、同一条件でアモルファスカーボン薄膜
３３を順テーパ状に、ＣＶＤ酸化膜３１を異方的にエッ
チング処理する。 【００４３】例えば、ＥＣＲエッチング装置により、Ｈ
ｅガスとＣＨＦ3 ガスとＣＨ2 Ｆ2ガスの２０：２：１
の混合ガスを用いて、圧力１０ｍｔｏｒｒ、マイクロ波
パワー１５０ｍＡ、バイアスパワー１３０Ｗの条件で、
アモルファスカーボン薄膜３３とＣＶＤ酸化膜３１をエ
ッチング処理すると、アモルファスカーボン薄膜３３が
レジストマスクに対してマスクの外側に順テーパ状３３
Ａにエッチングされ、ＣＶＤ酸化膜３１はそのアモルフ
ァスカーボン薄膜３３マスク端から異方的にエッチング
される。 【００４４】アモルファスカーボン薄膜３３とＣＶＤ酸
化膜３１を同一チャンバー、同一条件でエッチング処理
しても問題ないことは前記の実施例で既に述べた。 【００４５】上記したように、第４実施例によれば、ア
モルファスカーボン薄膜をレジストマスクに対し、マス
クの外側に順テーパ状にエッチングし、そのアモルファ
スカーボン薄膜マスク端から異方的に下層絶縁膜（ＣＶ
Ｄ酸化膜）をエッチングするため、形成されるコンタク
トホールパターンをレジストマスク寸法より小さくする
ことが可能となり、より微細なコンクタクトホールパタ
ーンを形成することができる。 【００４６】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 【００４７】次に、本発明の第５実施例について説明す
る。 【００４８】図５は本発明の第５実施例を示す微細コン
タクトホールの形成工程断面図（その１）、図６はその
微細コンタクトホールの形成工程断面図（その２）であ
る。 【００４９】（ａ）まず、図５（ａ）に示すように、ア
クティブ領域や、フィールド領域（フィールド酸化膜）
４１、ゲート４２等が形成された基板４０上に、ＣＶＤ
酸化膜４３を３０００Å〜８０００Å形成する。 【００５０】（ｂ）次に、図５（ｂ）に示すように、ア
モルファスカーボン薄膜４４を４００Å〜１０００Åス
パッタ或いはＣＶＤ法にて形成する。 【００５１】（ｃ）次に、図５（ｃ）に示すように、フ
ォトレジスト薄膜４５を４０００Å〜１００００Åコー
ティング塗布する。 【００５２】（ｄ）次に、図５（ｄ）に示すように、露
光機（ステッパ）でフォトマスクを用いて必要なパター
ニングを行い、現像処理で不要な部分を除去して開口４
６を形成する。 【００５３】（ｅ）次に、図６（ａ）に示すように、そ
のフォトレジスト薄膜４５をマスクとして、アモルファ
スカーボン薄膜４４のエッチング処理を行い、不要な部
分を除去して開口４７を形成する。 【００５４】（ｆ）次に、図６（ｂ）に示すように、フ
ォトレジスト薄膜４５マスクを洗浄除去する。この際ア
ッシング処理を行うと、必要なアモルファスカーボンま
で除去されてしまう恐れがあるため、アッシングは使わ
ずに洗浄（例えば硫酸＋過酸化水素の混合液による１０
０℃〜１２０℃での洗浄）のみで行う。 【００５５】（ｇ）次に、図６（ｃ）に示すように、残
ったアモルファスカーボン薄膜４４をマスクとしてＣＶ
Ｄ酸化膜４３を、例えばＥＣＲエッチング装置により、
ＨｅガスとＣＨ2 Ｆ2 ガス２０：３の混合ガスを用い
て、圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍ
Ａ、バイアスパワー１３０Ｗの条件でプラズマドライエ
ッチングを行い、不要な部分を除去して開口４８を形成
する。 【００５６】（ｈ）最後に、図６（ｄ）に示すように、
不要となったアモルファスカーボン薄膜４４をアッシン
グ洗浄により除去すれば、微細コンタクトホール４９が
形成される。このアモルファスカーボン薄膜４４の除去
は、場合によってはアッシング処理のみでも可能であ
る。 【００５７】上記したように、第５実施例によれば、Ｃ
ＶＤ酸化膜４３のエッチングの際にアモルファスカーボ
ン薄膜４４のみをマスクとすることができ、従来より大
幅にアスペクト比が低減し、エッチング処理のプロセス
マージンが大幅に拡大する。例えば、従来エッチング時
のＣＶＤ酸化膜１５０００Å（前述したように実施例で
示してあるフォトリソ工程直前に形成する膜厚は、３０
００Å〜８０００Åであるが、それ以前の工程で形成さ
れるＣＶＤ酸化膜も含めてエッチングする工程が必要で
あり、エッチング酸化膜厚は通常直前に形成される酸化
膜厚よりも厚くなる）として、フォトレジスト薄膜が１
００００Åであったとして０．３μｍのホールを形成す
る場合にはアスペクト比は８．３であったが、本発明に
従いアモルファスカーボン薄膜を１０００Åとしてエッ
チング処理を行えば、アスペクト比は５．３にまで低減
できる。 【００５８】上記第１実施例と同様に、この場合もフォ
トレジスト膜厚を低減してフォトパターニングをするこ
とが可能であり、そのため、フォトリソマージンの拡大
が期待できる。 【００５９】これまでの実施例ではアクティブ領域やゲ
ートへのメタル配線接続のためのいわゆるコンタクトホ
ール形成の場合について述べてきたが、本発明は、メタ
ル配線とメタル配線を接続するためのいわゆるスルーホ
ールの形成にも応用可能である。 【００６０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【００６１】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【００６２】アモルファスカーボン薄膜をレジストマス
クに対し、マスクの外側に順テーパ状にエッチングし、
そのアモルファスカーボン薄膜マスク端から異方的に下
層絶縁膜（ＣＶＤ酸化膜）をエッチングするため、形成
されるコンタクトホールパターンをレジストマスク寸法
より小さくすることが可能となり、より微細なコンクタ
クトホールパターンを形成することができる。 【００６３】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す微細コンタクトホー
ルの形成工程断面図（その１）である。 【図２】本発明の第１実施例を示す微細コンタクトホー
ルの形成工程断面図（その２）である。 【図３】従来の半導体集積回路装置におけるコンタクト
ホールの形成工程断面図である。 【図４】本発明の第４実施例を示す微細コンタクトホー
ルの形成後の概略断面図である。 【図５】本発明の第５実施例を示す微細コンタクトホー
ルの形成工程断面図（その１）である。 【図６】本発明の第５実施例を示す微細コンタクトホー
ルの形成工程断面図（その２）である。 【符号の説明】 ２０，４０ 基板 ２１，４１ フィールド領域（フィールド酸化膜） ２２，３２，４２ ゲート ２３，３１，４３ ＣＶＤ酸化膜 ２４，３３，４４ アモルファスカーボン薄膜 ２５，３４，４５ フォトレジスト薄膜 ２６，２７，２８，４６，４７，４８ 開口 ２９，４９ 微細コンタクトホール ３０ 下地Ｓｉ基板のアクティブ領域 ３３Ａ 順テーパ状
ルの形成工程断面図（その１）である。 【図２】本発明の第１実施例を示す微細コンタクトホー
ルの形成工程断面図（その２）である。 【図３】従来の半導体集積回路装置におけるコンタクト
ホールの形成工程断面図である。 【図４】本発明の第４実施例を示す微細コンタクトホー
ルの形成後の概略断面図である。 【図５】本発明の第５実施例を示す微細コンタクトホー
ルの形成工程断面図（その１）である。 【図６】本発明の第５実施例を示す微細コンタクトホー
ルの形成工程断面図（その２）である。 【符号の説明】 ２０，４０ 基板 ２１，４１ フィールド領域（フィールド酸化膜） ２２，３２，４２ ゲート ２３，３１，４３ ＣＶＤ酸化膜 ２４，３３，４４ アモルファスカーボン薄膜 ２５，３４，４５ フォトレジスト薄膜 ２６，２７，２８，４６，４７，４８ 開口 ２９，４９ 微細コンタクトホール ３０ 下地Ｓｉ基板のアクティブ領域 ３３Ａ 順テーパ状
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/06
(56)参考文献 特開 平５−114559（ＪＰ，Ａ)
特開 平５−308049（ＪＰ，Ａ)
特開 平６−342744（ＪＰ，Ａ)
特開 昭62−295438（ＪＰ，Ａ)
特開 平６−37058（ＪＰ，Ａ)
特開 平７−240466（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28
H01L 21/3065
H01L 21/768
H01L 21/8234
Claims (1)
- (57)【特許請求の範囲】 【請求項１】（ａ）下層絶縁膜の上にアモルファスカー
ボン薄膜を形成する工程と、 （ｂ）該アモルファスカーボン薄膜上にフォトレジスト
薄膜を形成する工程と、 （ｃ）フォトリソのパターニングを行い、前記フォトレ
ジスト薄膜をマスクに前記アモルファスカーボン薄膜を
エッチングし、そのパターニングされたアモルファスカ
ーボン薄膜とフォトレジスト薄膜をマスクとして前記下
層絶縁膜をエッチングしてホールを開口する工程とを施
す半導体集積回路装置の微細ホールの形成方法であっ
て、 （ｄ）前記アモルファスカーボン薄膜のエッチングと前
記下層絶縁膜のエッチングを同一チャンバー、同一条件
で、前記アモルファスカーボン薄膜マスクを順テーパ状
にエッチングし、前記下層絶縁膜を異方的にエッチング
することを特徴とする半導体集積回路装置の微細ホール
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19003495A JP3361918B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体集積回路装置の微細ホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19003495A JP3361918B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体集積回路装置の微細ホールの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945633A JPH0945633A (ja) | 1997-02-14 |
| JP3361918B2 true JP3361918B2 (ja) | 2003-01-07 |
Family
ID=16251268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19003495A Expired - Fee Related JP3361918B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体集積回路装置の微細ホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361918B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW505984B (en) * | 1997-12-12 | 2002-10-11 | Applied Materials Inc | Method of etching patterned layers useful as masking during subsequent etching or for damascene structures |
| JP5121090B2 (ja) * | 2000-02-17 | 2013-01-16 | アプライド マテリアルズ インコーポレイテッド | アモルファスカーボン層の堆積方法 |
| US6573030B1 (en) | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
| JP2002194547A (ja) | 2000-06-08 | 2002-07-10 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| JP4194259B2 (ja) | 2000-08-31 | 2008-12-10 | 富士フイルム株式会社 | ネガ型レジスト組成物 |
| US7064078B2 (en) | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| JP4879159B2 (ja) | 2004-03-05 | 2012-02-22 | アプライド マテリアルズ インコーポレイテッド | アモルファス炭素膜堆積のためのｃｖｄプロセス |
| US7638440B2 (en) | 2004-03-12 | 2009-12-29 | Applied Materials, Inc. | Method of depositing an amorphous carbon film for etch hardmask application |
| US7079740B2 (en) | 2004-03-12 | 2006-07-18 | Applied Materials, Inc. | Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides |
| KR100622284B1 (ko) * | 2004-06-03 | 2006-09-14 | 삼성전자주식회사 | 커패시터의 하부 전극 형성 방법 |
| US7094442B2 (en) | 2004-07-13 | 2006-08-22 | Applied Materials, Inc. | Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon |
| TWI322485B (en) * | 2005-10-12 | 2010-03-21 | Hynix Semiconductor Inc | Method for forming contact hole of semiconductor device |
| JP4257343B2 (ja) | 2006-06-02 | 2009-04-22 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2009094279A (ja) | 2007-10-09 | 2009-04-30 | Elpida Memory Inc | ホールパターンの形成方法および半導体装置の製造方法 |
| JP4882055B2 (ja) * | 2008-04-11 | 2012-02-22 | スパンション エルエルシー | 半導体装置の製造方法 |
| JP2017168411A (ja) * | 2016-03-18 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
-
1995
- 1995-07-26 JP JP19003495A patent/JP3361918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945633A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| JP3361918B2 (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US6200907B1 (en) | Ultra-thin resist and barrier metal/oxide hard mask for metal etch | |
| US6306560B1 (en) | Ultra-thin resist and SiON/oxide hard mask for metal etch | |
| JPH065560A (ja) | 半導体装置の製造方法 | |
| US6171763B1 (en) | Ultra-thin resist and oxide/nitride hard mask for metal etch | |
| US6900139B1 (en) | Method for photoresist trim endpoint detection | |
| US6379872B1 (en) | Etching of anti-reflective coatings | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JP3484317B2 (ja) | 半導体装置の製造方法 | |
| JPH05121371A (ja) | 半導体装置の製造方法 | |
| CN117096102B (zh) | 一种干法刻蚀通孔的方法 | |
| US6316166B1 (en) | Method of forming micro pattern of semiconductor device | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| KR0131719B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| JPH05206085A (ja) | 微細パターンの形成方法 | |
| JP2001077087A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| JPH0555218A (ja) | 半導体装置及びその製造方法 | |
| JP2000077386A (ja) | パターン形成方法 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |