JP3361918B2 - 半導体集積回路装置の微細ホールの形成方法 - Google Patents

半導体集積回路装置の微細ホールの形成方法

Info

Publication number
JP3361918B2
JP3361918B2 JP19003495A JP19003495A JP3361918B2 JP 3361918 B2 JP3361918 B2 JP 3361918B2 JP 19003495 A JP19003495 A JP 19003495A JP 19003495 A JP19003495 A JP 19003495A JP 3361918 B2 JP3361918 B2 JP 3361918B2
Authority
JP
Japan
Prior art keywords
thin film
amorphous carbon
etching
carbon thin
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19003495A
Other languages
English (en)
Other versions
JPH0945633A (ja
Inventor
順 金森
康陽 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP19003495A priority Critical patent/JP3361918B2/ja
Publication of JPH0945633A publication Critical patent/JPH0945633A/ja
Application granted granted Critical
Publication of JP3361918B2 publication Critical patent/JP3361918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体集積回路装置に
おける微細ホールの形成方法に係り、特に微細なコンタ
クトホールの形成方法に関するものである。 【0002】 【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。 【0003】図3は従来の半導体集積回路装置における
コンタクトホールの形成工程断面図である。 【0004】(a)まず、図3(a)に示すように、ア
クティブ領域や、フィールド領域(フィールド領域酸化
膜)11、ゲート12等のパターンが形成されている半
導体基板10上に絶縁膜としてのCVD酸化膜(BPS
G−ボロン・フォスフォ・シリケート・ガラス等)13
を3000Å〜8000Å生成させる。 【0005】(b)次に、図3(b)に示すように、フ
ォトリソ工程に入り、フォトレジスト14を9000Å
〜12000Å塗布する。 【0006】(c)次いで、図3(c)に示すように、
これを露光機(ステッパー)でフォトマスクを用いて必
要な露光を行い、現像処理し、フォトレジスト14の不
要な部分を除去し、開口15を形成する。 【0007】(d)次に、図3(d)に示すように、エ
ッチング工程に入り、ドライエッチング装置でガスプラ
ズマを用いてエッチング処理し、ホール16Aを形成し
た後、フォトリソにて形成されたレジストパターンをマ
スクとしてCVD酸化膜13をエッチング除去する。 【0008】(e)更に、図3(e)に示すように、不
要となったレジストマスクをアッシング及び洗浄(例え
ば硫酸+過酸化水素の混合液による100℃〜120℃
での洗浄)除去することにより、コンタクトホール16
Bを形成する。 【0009】 【発明が解決しようとする課題】しかしながら、近年の
半導体集積回路の集積度の向上により、コンタクトホー
ルのパターンアスペクト比(パターン幅に対する高さの
比率)は急速に増大している。特にコンタクトホールで
はそのパターン特性により、その傾向が著しく、64M
bDRAMクラスではアスペクト比は4〜5、また、2
56MbDRAMクラスでは7〜10にまでなるとされ
ている(上記従来技術の説明ではゲート上CVD膜厚の
みについて記してあるが、実際の工程においては何層に
もCVD酸化膜が生成され、厚い領域においては約2μ
mにも及ぶ膜厚になる)。エッチング処理時には、これ
にレジスト膜厚分が加算されるため、64MbDRAM
クラスで6〜8、256MbDRAMクラスでは12〜
15にもなる。 【0010】このようにコンタクトホールのパターンの
アスペクト比が高くなると、エッチング処理が非常に難
しくなり、処理の不具合が発生する確率が高くなる。こ
れはガスプラズマ中のエッチングに必要なイオンやラジ
カルが、ホールのボトムに到達し難くなるためといわれ
ている。 【0011】この問題を解決するために、エッチング処
理の高真空化等の工夫がなされているが、まだ良好な解
決手段が見出されているとは言えない。 【0012】本発明は、上記問題点を除去し、高いアス
ペクト比の微細ホールを容易に、かつ的確に形成するこ
とができる半導体集積回路装置における微細ホールの形
成方法を提供することを目的とする。 【0013】 【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)下層絶縁膜の上にアモルファスカーボン薄膜を形
成する工程と、そのアモルファスカーボン薄膜上にフォ
トレジスト薄膜を形成する工程と、フォトリソのパター
ニングを行い、前記フォトレジスト薄膜をマスクに前記
アモルファスカーボン薄膜をエッチングし、そのパター
ニングされたアモルファスカーボン薄膜とフォトレジス
ト薄膜をマスクとして前記下層絶縁膜をエッチングして
ホールを開口する工程とを施す半導体集積回路装置の微
細ホールの形成方法であって、前記アモルファスカーボ
ン薄膜のエッチングと前記下層絶縁膜のエッチングを同
一チャンバー、同一条件で、前記アモルファスカーボン
薄膜マスクを順テーパ状にエッチングし、前記下層絶縁
膜を異方的にエッチングするようにしたものである。 【0014】 【作用】(1)本発明の半導体集積回路装置における微
細ホールの形成方法によれば、アモルファスカーボン薄
膜(33)をフォトレジスト膜(34)マスクに対し、
アモルファスカーボン薄膜(33)マスクの外側に順テ
ーパ状(33A)にエッチングし、そのアモルファスカ
ーボン薄膜(33)マスク端から異方的に下層絶縁膜
(CVD酸化膜)(31)をエッチングするため、形成
されるコンタクトホールパターンをレジストマスク寸法
より小さくすることが可能となり、より微細なコンクタ
クトホールパターンを形成することができる。 【0015】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 【0016】 【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。 【0017】図1は本発明の第1実施例を示す微細コン
タクトホールの形成工程断面図(その1)、図2はその
微細コンタクトホールの形成工程断面図(その2)であ
る。 【0018】(a)まず、図1(a)に示すように、ア
クティブ領域やフィールド領域(フィールド酸化膜)2
1、ゲート22が形成された基板20上に、CVD酸化
膜23を3000Å〜8000Å生成する。 【0019】(b)次に、図1(b)に示すように、そ
のCVD酸化膜23上にアモルファスカーボン薄膜24
を100Å〜800Å形成する。このアモルファスカー
ボン薄膜24はスパッタ法或いはCVD法のどちらを用
いてもよい。 【0020】(c)次に、図1(c)に示すように、フ
ォトリソ工程に入り、パターニングのためのフォトレジ
スト薄膜25を、3000Å〜6000Åの膜厚でアモ
ルファスカーボン薄膜24上に塗布する。ここでフォト
レジスト薄膜25の厚さを出来るだけ薄くすることが重
要である。 【0021】(d)次に、図1(d)に示すように、露
光機(ステッパー)でフォトマスクを用いて必要な露光
を行い、現像処理してフォトレジスト薄膜25の不要な
部分を除去し、開口26を形成する。 【0022】(e)次に、図2(a)に示すように、前
記フォトレジストパターンをマスクとして、アモルファ
スカーボン薄膜24をプラズマドライエッチング装置で
エッチング処理し、不要な部分を除去して開口27を形
成する。 【0023】(f)次に、図2(b)に示すように、C
VD酸化膜23のエッチングを、やはりプラズマドライ
エッチング装置を用いてエッチング処理し、不要な部分
を除去して開口28を形成する。 【0024】(g)次に、図2(c)に示すように、不
要となったフォトレジスト薄膜(マスク)及び、アモル
ファスカーボン薄膜24をアッシング・洗浄除去するこ
とにより、微細コンタクトホール29が形成される。ア
モルファスカーボン薄膜24は従来のアッシング及び洗
浄でレジストと同時に除去することが可能である。 【0025】このように構成したので、第1実施例によ
れば、CVD酸化膜23上にアモルファスカーボン薄膜
24を形成し、フォトレジスト膜厚を従来に比較して大
幅に薄膜化した。これは、従来フォトレジストはCVD
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜24のエッチングに耐え得る
膜厚があればよい。それはアモルファスカーボン薄膜2
4の耐エッチング性がレジストより数倍大きく、CVD
酸化膜23のエッチング時はそのアモルファスカーボン
薄膜24がエッチングマスクとして大きな効果があるた
め、レジストの膜厚は薄くてよい。 【0026】このようにレジストの薄膜化を可能とした
ことで、エッチングアスペクト比が低下することにな
り、CVD酸化膜のエッチングが容易になり、エッチン
グマージンの拡大が期待される。 【0027】更に、レジストを薄膜化することでフォト
パターンの解像力を向上することが可能となり、微細パ
ターン形成のためのフォトリソマージンを拡大すること
が期待される。 【0028】また、アモルファスカーボン薄膜は表面反
射率が低いため、これによってもフォトリソマージンを
拡大することが期待される。 【0029】次に、上記第1実施例において、次のよう
な工程の変更を行うことができる。 【0030】〔1〕第2実施例 上記した図2(a)及び図2(b)でアモルファスカー
ボン薄膜24のエッチングとCVD酸化膜23のエッチ
ングを分けて行っていたが、これを同一のドライエッチ
ングチャンバーにより連続一括して処理を行う。例え
ば、ECR(電子サイクロトロン共鳴)エッチング装置
により、まず、SF6 ガスとHeガス1:9の混合ガス
を用いて、圧力5mtorr、マイクロ波パワー300
mA、バイアスパワー50Wでアモルファスカーボン薄
膜24をエッチング処理し、連続してCVD酸化膜23
のエッチングに移る(処理ステップの切替えは、発光分
光分析を応用したエッチング終点検出器によりモニター
しながら行う)。 【0031】また、CVD酸化膜23のエッチングは、
CHF3 ガスとCH2 2 ガスを4:1で混合したガス
を用いて、圧力4mtorr、マイクロ波パワー400
mA、バイアスパワー250Wでエッチング処理する。 【0032】このように、アモルファスカーボン薄膜2
4のエッチングをCVD酸化膜23と同一のエッチング
チャンバーで処理をしても、反応生成物(CFx種と推
定される)は蒸気圧が高いため、チャンバーを汚染する
心配はない。 【0033】このように構成したので、第2実施例によ
れば、アモルファスカーボン薄膜とCVD酸化膜のエッ
チングを、同一装置で連続して行うため、移載にかかる
処理時間の短縮を図ることができる。 【0034】〔2〕第3実施例 更に、上記〔1〕ではアモルファスカーボン薄膜24の
エッチングと、CVD酸化膜23のエッチングを同一の
ドライエッチング装置により、連続一括して処理を行う
際に、アモルファスカーボン薄膜24のエッチング条件
と、CVD酸化膜23のエッチング条件を変えるように
していたが、本実施例においては、以下のように、同一
条件で処理を行う。 【0035】例えば、ECRエッチング装置により、H
eガスとCHF3 ガスの20:3の混合ガスを用いて、
圧力10mtorr、マイクロ波パワー150mA、バ
イアスパワー130Wの条件で異方的にドライエッチン
グ処理する。 【0036】また、アモルファスカーボン薄膜24とC
VD酸化膜23のエッチングを、同一のエッチングチャ
ンバーで処理しても、反応生成物の蒸気圧が高いために
チャンバーを汚染する心配はない。 【0037】更に、同一のエッチング条件でアモルファ
スカーボン薄膜24とCVD酸化膜23をエッチングす
るので、パターンレシオ(エッチングするパターンの面
積比率)が小さいコンタクトパターンでも、カーボンの
エッチング終点を検出する必要が無い。 【0038】このように構成したので、第3実施例によ
れば、アモルファスカーボン薄膜とCVD酸化膜のエッ
チングを同一チャンバー、同一条件で行うため、コンタ
クトパターンのようなエッチングパターンレシオが小さ
い場合のアモルファスカーボン薄膜のエッチング終点を
検出する困難な作業(エッチング面積が小さいとエッチ
ング終点時の信号変化量が小さくなり終点検出が困難と
なり、より高精度な検出装置が必要となる)を回避する
ことが可能となり、加工精度の向上を図ることができ
る。 【0039】次に、本発明の第4実施例について説明す
る。 【0040】図4は本発明の第4実施例を示す微細コン
タクトホールの形成後の概略断面図である。 【0041】この図において、30は下地Si基板のア
クティブ領域、31はエッチングされるCVD酸化膜、
32はゲート、33はアモルファスカーボン薄膜、34
はフォトレジスト薄膜を示している。 【0042】上記第3実施例では、アモルファスカーボ
ン薄膜とCVD酸化膜を同一条件で異方的にエッチング
処理していたが、同一条件でアモルファスカーボン薄膜
33を順テーパ状に、CVD酸化膜31を異方的にエッ
チング処理する。 【0043】例えば、ECRエッチング装置により、H
eガスとCHF3 ガスとCH2 2ガスの20:2:1
の混合ガスを用いて、圧力10mtorr、マイクロ波
パワー150mA、バイアスパワー130Wの条件で、
アモルファスカーボン薄膜33とCVD酸化膜31をエ
ッチング処理すると、アモルファスカーボン薄膜33が
レジストマスクに対してマスクの外側に順テーパ状33
Aにエッチングされ、CVD酸化膜31はそのアモルフ
ァスカーボン薄膜33マスク端から異方的にエッチング
される。 【0044】アモルファスカーボン薄膜33とCVD酸
化膜31を同一チャンバー、同一条件でエッチング処理
しても問題ないことは前記の実施例で既に述べた。 【0045】上記したように、第4実施例によれば、ア
モルファスカーボン薄膜をレジストマスクに対し、マス
クの外側に順テーパ状にエッチングし、そのアモルファ
スカーボン薄膜マスク端から異方的に下層絶縁膜(CV
D酸化膜)をエッチングするため、形成されるコンタク
トホールパターンレジストマスク寸法より小さくする
ことが可能となり、より微細なコンクタクトホールパタ
ーンを形成することができる。 【0046】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 【0047】次に、本発明の第5実施例について説明す
る。 【0048】図5は本発明の第5実施例を示す微細コン
タクトホールの形成工程断面図(その1)、図6はその
微細コンタクトホールの形成工程断面図(その2)であ
る。 【0049】(a)まず、図5(a)に示すように、ア
クティブ領域や、フィールド領域(フィールド酸化膜)
41、ゲート42等が形成された基板40上に、CVD
酸化膜43を3000Å〜8000Å形成する。 【0050】(b)次に、図5(b)に示すように、ア
モルファスカーボン薄膜44を400Å〜1000Åス
パッタ或いはCVD法にて形成する。 【0051】(c)次に、図5(c)に示すように、フ
ォトレジスト薄膜45を4000Å〜10000Åコー
ティング塗布する。 【0052】(d)次に、図5(d)に示すように、露
光機(ステッパ)でフォトマスクを用いて必要なパター
ニングを行い、現像処理で不要な部分を除去して開口4
6を形成する。 【0053】(e)次に、図6(a)に示すように、そ
のフォトレジスト薄膜45をマスクとして、アモルファ
スカーボン薄膜44のエッチング処理を行い、不要な部
分を除去して開口47を形成する。 【0054】(f)次に、図6(b)に示すように、フ
ォトレジスト薄膜45マスクを洗浄除去する。この際ア
ッシング処理を行うと、必要なアモルファスカーボンま
で除去されてしまう恐れがあるため、アッシングは使わ
ずに洗浄(例えば硫酸+過酸化水素の混合液による10
0℃〜120℃での洗浄)のみで行う。 【0055】(g)次に、図6(c)に示すように、残
ったアモルファスカーボン薄膜44をマスクとしてCV
D酸化膜43を、例えばECRエッチング装置により、
HeガスとCH2 2 ガス20:3の混合ガスを用い
て、圧力10mtorr、マイクロ波パワー150m
A、バイアスパワー130Wの条件でプラズマドライエ
ッチングを行い、不要な部分を除去して開口48を形成
する。 【0056】(h)最後に、図6(d)に示すように、
不要となったアモルファスカーボン薄膜44をアッシン
グ洗浄により除去すれば、微細コンタクトホール49が
形成される。このアモルファスカーボン薄膜44の除去
は、場合によってはアッシング処理のみでも可能であ
る。 【0057】上記したように、第5実施例によれば、C
VD酸化膜43のエッチングの際にアモルファスカーボ
ン薄膜44のみをマスクとすることができ、従来より大
幅にアスペクト比が低減し、エッチング処理のプロセス
マージンが大幅に拡大する。例えば、従来エッチング時
のCVD酸化膜15000Å(前述したように実施例で
示してあるフォトリソ工程直前に形成する膜厚は、30
00Å〜8000Åであるが、それ以前の工程で形成さ
れるCVD酸化膜も含めてエッチングする工程が必要で
あり、エッチング酸化膜厚は通常直前に形成される酸化
膜厚よりも厚くなる)として、フォトレジスト薄膜が1
0000Åであったとして0.3μmのホールを形成す
る場合にはアスペクト比は8.3であったが、本発明に
従いアモルファスカーボン薄膜を1000Åとしてエッ
チング処理を行えば、アスペクト比は5.3にまで低減
できる。 【0058】上記第1実施例と同様に、この場合もフォ
トレジスト膜厚を低減してフォトパターニングをするこ
とが可能であり、そのため、フォトリソマージンの拡大
が期待できる。 【0059】これまでの実施例ではアクティブ領域やゲ
ートへのメタル配線接続のためのいわゆるコンタクトホ
ール形成の場合について述べてきたが、本発明は、メタ
ル配線とメタル配線を接続するためのいわゆるスルーホ
ールの形成にも応用可能である。 【0060】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【0061】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【0062】モルファスカーボン薄膜をレジストマス
クに対し、マスクの外側に順テーパ状にエッチングし、
そのアモルファスカーボン薄膜マスク端から異方的に下
層絶縁膜(CVD酸化膜)をエッチングするため、形成
されるコンタクトホールパターンをレジストマスク寸法
より小さくすることが可能となり、より微細なコンクタ
クトホールパターンを形成することができる。 【0063】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。
【図面の簡単な説明】 【図1】本発明の第1実施例を示す微細コンタクトホー
ルの形成工程断面図(その1)である。 【図2】本発明の第1実施例を示す微細コンタクトホー
ルの形成工程断面図(その2)である。 【図3】従来の半導体集積回路装置におけるコンタクト
ホールの形成工程断面図である。 【図4】本発明の第4実施例を示す微細コンタクトホー
ルの形成後の概略断面図である。 【図5】本発明の第5実施例を示す微細コンタクトホー
ルの形成工程断面図(その1)である。 【図6】本発明の第5実施例を示す微細コンタクトホー
ルの形成工程断面図(その2)である。 【符号の説明】 20,40 基板 21,41 フィールド領域(フィールド酸化膜) 22,32,42 ゲート 23,31,43 CVD酸化膜 24,33,44 アモルファスカーボン薄膜 25,34,45 フォトレジスト薄膜 26,27,28,46,47,48 開口 29,49 微細コンタクトホール 30 下地Si基板のアクティブ領域 33A 順テーパ状
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/06 (56)参考文献 特開 平5−114559(JP,A) 特開 平5−308049(JP,A) 特開 平6−342744(JP,A) 特開 昭62−295438(JP,A) 特開 平6−37058(JP,A) 特開 平7−240466(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/3065 H01L 21/768 H01L 21/8234

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】(a)下層絶縁膜の上にアモルファスカー
    ボン薄膜を形成する工程と、 (b)該アモルファスカーボン薄膜上にフォトレジスト
    薄膜を形成する工程と、 (c)フォトリソのパターニングを行い、前記フォトレ
    ジスト薄膜をマスクに前記アモルファスカーボン薄膜を
    エッチングし、そのパターニングされたアモルファスカ
    ーボン薄膜とフォトレジスト薄膜をマスクとして前記下
    層絶縁膜をエッチングしてホールを開口する工程とを施
    す半導体集積回路装置の微細ホールの形成方法であっ
    て、 (d)前記アモルファスカーボン薄膜のエッチングと前
    記下層絶縁膜のエッチングを同一チャンバー、同一条件
    で、前記アモルファスカーボン薄膜マスクを順テーパ状
    にエッチングし、前記下層絶縁膜を異方的にエッチング
    することを特徴とする半導体集積回路装置の微細ホール
    の形成方法。
JP19003495A 1995-07-26 1995-07-26 半導体集積回路装置の微細ホールの形成方法 Expired - Fee Related JP3361918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19003495A JP3361918B2 (ja) 1995-07-26 1995-07-26 半導体集積回路装置の微細ホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19003495A JP3361918B2 (ja) 1995-07-26 1995-07-26 半導体集積回路装置の微細ホールの形成方法

Publications (2)

Publication Number Publication Date
JPH0945633A JPH0945633A (ja) 1997-02-14
JP3361918B2 true JP3361918B2 (ja) 2003-01-07

Family

ID=16251268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19003495A Expired - Fee Related JP3361918B2 (ja) 1995-07-26 1995-07-26 半導体集積回路装置の微細ホールの形成方法

Country Status (1)

Country Link
JP (1) JP3361918B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW505984B (en) * 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
JP5121090B2 (ja) * 2000-02-17 2013-01-16 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン層の堆積方法
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP4194259B2 (ja) 2000-08-31 2008-12-10 富士フイルム株式会社 ネガ型レジスト組成物
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP4879159B2 (ja) 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのcvdプロセス
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US7079740B2 (en) 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
KR100622284B1 (ko) * 2004-06-03 2006-09-14 삼성전자주식회사 커패시터의 하부 전극 형성 방법
US7094442B2 (en) 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
TWI322485B (en) * 2005-10-12 2010-03-21 Hynix Semiconductor Inc Method for forming contact hole of semiconductor device
JP4257343B2 (ja) 2006-06-02 2009-04-22 エルピーダメモリ株式会社 半導体装置の製造方法
JP2009094279A (ja) 2007-10-09 2009-04-30 Elpida Memory Inc ホールパターンの形成方法および半導体装置の製造方法
JP4882055B2 (ja) * 2008-04-11 2012-02-22 スパンション エルエルシー 半導体装置の製造方法
JP2017168411A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 表示装置の製造方法

Also Published As

Publication number Publication date
JPH0945633A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP3361918B2 (ja) 半導体集積回路装置の微細ホールの形成方法
US8093155B2 (en) Method of controlling striations and CD loss in contact oxide etch
US6200907B1 (en) Ultra-thin resist and barrier metal/oxide hard mask for metal etch
US6306560B1 (en) Ultra-thin resist and SiON/oxide hard mask for metal etch
JPH065560A (ja) 半導体装置の製造方法
US6171763B1 (en) Ultra-thin resist and oxide/nitride hard mask for metal etch
US6900139B1 (en) Method for photoresist trim endpoint detection
US6379872B1 (en) Etching of anti-reflective coatings
JP3353532B2 (ja) トレンチエッチング方法
US6613680B2 (en) Method of manufacturing a semiconductor device
JP3484317B2 (ja) 半導体装置の製造方法
JPH05121371A (ja) 半導体装置の製造方法
CN117096102B (zh) 一种干法刻蚀通孔的方法
US6316166B1 (en) Method of forming micro pattern of semiconductor device
JPH08236506A (ja) 半導体装置の製造方法
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
JPH05206085A (ja) 微細パターンの形成方法
JP2001077087A (ja) 半導体装置の製造方法およびエッチング方法
JPH0555218A (ja) 半導体装置及びその製造方法
JP2000077386A (ja) パターン形成方法
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH06244157A (ja) 半導体装置の製造方法
KR100281270B1 (ko) 반도체소자의 콘택 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees