KR100439844B1 - 반도체 소자의 금속배선 형성 후의 감광막 제거방법 - Google Patents
반도체 소자의 금속배선 형성 후의 감광막 제거방법 Download PDFInfo
- Publication number
- KR100439844B1 KR100439844B1 KR10-2002-0043476A KR20020043476A KR100439844B1 KR 100439844 B1 KR100439844 B1 KR 100439844B1 KR 20020043476 A KR20020043476 A KR 20020043476A KR 100439844 B1 KR100439844 B1 KR 100439844B1
- Authority
- KR
- South Korea
- Prior art keywords
- sccm
- atmosphere
- ashing
- film
- torr
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 title description 15
- 230000008569 process Effects 0.000 claims abstract description 52
- 238000004380 ashing Methods 0.000 claims abstract description 37
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 23
- 239000010937 tungsten Substances 0.000 claims abstract description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 20
- 230000006641 stabilisation Effects 0.000 claims description 12
- 238000011105 stabilization Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
폴리머의 생성을 방지 또는 최소화하기 위하여, 반도체 소자의 금속배선 형성 후의 감광막 제거방법이 개시된다. 본 발명에 따른 방법은, 플라즈마 설비에서, 형성된 텅스텐 배선층 상부의 감광막에 대하여 500 내지 900 SCCM의 질소(N2)분위기에서 약 9 Torr의 압력, 및 245℃ 내지 255℃의 온도 범위로 안정화를 진행하는 안정화 단계와; 500 내지 750 SCCM 의 질소(N2) 및 약 4500 SCCM 의 산소(O2)분위기에서 약 1000(W)의 고주파 파워, 약 2.0 Torr의 압력, 및 245℃ 내지 255℃의 온도범위로 애싱 단계를 애싱공정의 조건으로서 구비함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 반도체 소자의 금속배선 형성 후의 감광막 제거방법에 관한 것이다.
일반적으로, 반도체 소자의 제조공정에서는 포토리소그래피 기술을 원리로 하는 사진식각공정이 필수적으로 사용되어오고 있다. 사진(photo)공정은, 감광막을패터닝하고자 하는 막질(layer)의 상부에 코팅하는 감광막 도포공정, 노광을 위한 마스크 또는 레티클에 감광막이 도포된 웨이퍼 또는 기판을 정렬한 후 비교적 단파장의 빛을 주사하는 노광공정, 노광된 감광막을 현상액으로 현상하여 패턴을 만드는 현상공정으로 크게 나뉘어진다. 상기 식각(etching)공정은 상기한 사진공정을 통해 패터닝된 감광막을 식각 마스크로서 사용하여 노출된 하부 막질만을 식각하는 막질 식각공정과, 상기 식각공정의 완료후에 식각 마스크로서 사용된 상기 감광막을 제거하는 애싱(ashing)공정으로 분류될 수 있다.
상기 애싱공정은 건식과 습식으로 크게 나뉘어질 수 있고, 건식 애싱공정은 산소 플라즈마 방전을 이용한 방법과 오존을 이용하는 방법 및 엑시머 램프 등을 이용한 방법이 있다. 한편, 습식애싱공정에서 강력한 산화작용을 가진 용액 예컨대 황산과 과산화수소의 혼합액이 감광막을 제거하는 용도로 사용된다.
상기 애싱 공정들 중 건식 애싱공정은, 반도체 소자의 금속배선 예컨대 알루미늄 또는 텅스텐 배선을 사진식각공정을 통해 형성하고 나서, 식각 마스크로서 사용된 감광막을 제거하는 용도로서 흔히 이용되고 있다.
도 1을 참조하면, 반도체 소자가 형성된 실리콘 기판(10)의 상부에 층간절연막(12), 배리어 막들(14,16), 및 텅스텐 배선층(18)이 차례로 형성된 것이 보여진다. 상기 텅스텐 배선층(18)은 그 상부의 감광막(20)을 식각 마스크로 하여 이방성 식각됨에 의해 원하는 형태로 패터닝되어 있다. 한편, 상기 배리어 막들(14,16)은 각기 티타늄 막과 질화티타늄 막으로 각기 형성될 수 있다. 상기 식각공정의 완료후에, 상기 감광막(20)을 제거하는 건식 애싱공정은 주로 산소(O2)분위기의 챔버내에서 행해진다.
식각공정에서 생성된 폴리머는 애싱공정의 수행 후에도 도 2에서 보여지는 바와 같이 잔존하게 된다. 상기한 폴리머는 상기 배선층의 상부에 절연막을 형성하거나 또 다른 금속 배선층의 형성시에 불순물로서 작용하여 막질을 오염시키고 비정상적인 막질을 형성시키는 요인으로 작용한다. 특히, 알루미늄 배선에 비해 충진(fill)능력이 우수한 텅스텐 배선의 경우에 식각설비내에서 발생되는 폴리머는 보다 하드(hard)하므로 폴리머의 제거는 매우 어렵다.
따라서, 컨벤셔날 기술(conventional art)에서는 약 1013cm3이하의 중간 밀도(midium density) 플라즈마 설비에서 3850 SCCM 의 산소(O2)분위기에서 2.5 Torr의 압력, 275℃의 온도로 12초간 안정화 공정을 실시한 후, 3850 SCCM 의 산소(O2)분위기에서 1300(W)의 고주파 파워, 2.5 Torr의 압력, 275℃의 온도로 180초간 안정화 공정을 애싱 공정으로서 실시하였다.
상기한 애싱 방법의 경우에 상기 텅스텐 배선층(18)의 식각공정에서 발생한 폴리머가 여전히 완전히 제거되지 못하고, 도 2에서 보여지는 바와 같이 애싱공정의 진행 후에도 폴리머 잔존부분들(a,b,c,d)이 있게 되어, 1회의 애싱공정을 추가로 더 진행하는 것이 필요하였다. 도 6에서는 산화티타늄 재질의 폴리머가 애싱공정의 수행 후에도 텅스텐 배선층(18)에 여전히 남아 있는 것을 보인 전자현미경 단면사진이 도시되어 있다.
또한, 도 3에서는 감광막 잔류물(residue)의 형상을 전자사진 현미경으로 찍은 것을 실제로 보여주고 있는데, 이는 배선층의 상부에 절연막을 형성하거나 후속 공정에서의 균열(crack)등의 문제점을 발생시킬 수 있다.
도 4에서는 텅스텐 배선층(18)의 모서리 부분에 폴리머가 부착된 것을 보여주는 전자사진 단면도이다. 이와 같은 현상도 역시 후속 공정에서의 층간절연막 균열을 야기시킬 수 있으므로, 애싱공정에서 반드시 제거해야할 필요가 있다.
도 5의 경우에는 텅스텐 배선층(18)의 주변에 메탈 뜯김(notching)이 발생한 경우를 전자사진으로 보이고 있다. 이러한 현상도 역시 상기 컨벤셔날 애싱공정에서 발생되는 경우인데, 이는 금속층간의 사이에 단락(short)현상을 유발하는 요인이 된다.
상기한 바와 같이, 텅스텐 배선층(18)의 식각 후에 진행하는 애싱공정에서 폴리머가 완전히 제거되지 못하므로 층간절연막 균열, 파티클 발생, 수율 저하 등의 문제점들이 발생한다. 그러한 문제점들은 결국, 반도체 제조공정 설비의 가동율을 저하시키고 각종 로스(loss)를 발생시켜 제조된 반도체 소자의 원가를 상승시키는 요인으로 작용한다.
따라서, 본 발명의 목적은 상기한 종래의 문제점들을 해결할 수 있는 반도체 소자의 금속배선 형성 후의 감광막 제거방법을 제공함에 있다.
본 발명의 다른 목적은 텅스텐 금속배선 형성 후에 폴리머의 생성을 방지 또는 최소화하는 감광막 애싱방법을 제공함에 있다.
본 발명의 또 다른 목적은 텅스텐 금속 배선 형성 시 애싱공정에서 하드성 폴리머를 효과적으로 제거할 수 있는 개선된 애싱방법을 제공함에 있다.
상기한 목적들 가운데 일부의 목적들을 달성하기 위한 본 발명의 일 양상(aspect)에 따른 반도체 소자의 금속배선 형성 후의 감광막 제거방법은, 약 1013cm3이하의 중간 밀도 플라즈마 설비에서, 텅스텐 배선층 상부의 감광막에 대하여 900 SCCM 의 질소(N2)분위기에서 9 Torr의 압력, 250℃의 온도로 10초간 안정화를 진행하는 안정화 단계와; 750 SCCM 의 질소(N2) 및 4500 SCCM 의 산소(O2)분위기에서 1000(W)의 고주파 파워, 2.0 Torr의 압력, 250℃의 온도로 130초간 행하는 애싱 단계를 애싱공정의 조건으로서 구비함을 특징으로 한다.
바람직하기로, 상기 안정화 단계의 진행 후 애싱 단계의 전에는 450 SCCM 의 수증기(H2O)분위기에서 2.0 Torr의 압력, 1000(W)의 고주파 파워, 250℃의 온도로 40초간 증기공급을 행하는 증기공급 단계를 더 가질 수 있다.
도 1 및 도 2는 종래기술에 따른 금속배선 형성을 보인 공정단면도들
도 3 내지 도 6은 도 2의 구조에 따라 생성된 다양한 형태의 전자사진들
도 7 및 도 8은 본 발명의 실시 예에 따른 금속배선 형성을 보인 공정단면도들
도 9는 도 8의 공정진행 결과를 전자사진으로 보인 도면
도 10은 본 발명에 따른 공정단계의 수순도
이하에서는 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성 후의 감광막 제거방법에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.
도 7 및 도 8은 본 발명의 실시 예에 따른 금속배선 형성을 보인 공정단면도들이다. 도 7을 참조하면, 도 1과 동일한 식각 패턴을 가진 결과물에 대하여 질소(N2)분위기에서 애싱공정을 진행하는 것이 보여진다. 그 결과로서, 도 8과 같이 텅스텐 배선층(18)의 일부 상부(e,f)에만 존재하는 폴리머가 있게 되고 이는 후속의 세정공정에서 깨끗이 제거될 수 있다.
구체적으로, 상기 도 7에서 보여지는 애싱 공정은 단위당 이온수가 약 1013cm3이하로 되는 중간 밀도 플라즈마 설비에서 진행될 수 있다. 상기 텅스텐 배선층(18)상부의 감광막(20)에 대하여 900 SCCM 의 질소(N2)분위기에서 9 Torr의 압력, 250℃의 온도로 10초간 안정화를 진행하는 안정화 단계를 실시한다. 상기 안정화 단계는 폴리머의 산화를 방지하기 위한 것으로, 여기서, 텅스텐 배선막(18)하부의 티타늄 막(14)의 산화가 억제되어 산화티타늄 막의 생성이 최소화된다.
상기 안정화 단계의 실시 후에는 750 SCCM 의 질소(N2) 및 4500 SCCM 의 산소(O2)분위기에서 1000(W)의 고주파 파워, 2.0 Torr의 압력, 250℃의 온도로 130초간 행하는 애싱 단계를 수행한다.
한편, 상기 안정화 단계의 진행 후 애싱 단계의 전에는 폴리머를 보다 완전히 제거하고 폴리머 완화를 위해, 450 SCCM 의 수증기(H2O)분위기에서 2.0 Torr의 압력, 1000(W)의 고주파 파워, 250℃의 온도로 40초간 증기공급을 행하는 증기공급 단계를 추가할 수 있다.
상기한 단계들의 수행에 의해 도 9에서 보여지는 바와 같이 폴리머의 생성이 억제 또는 최소화된 형상을 얻는다. 도 9는 도 8의 공정진행 결과를 전자사진으로 보인 도면이다.
도 10은 본 발명에 따른 공정단계의 수순도로서, 상기한 애싱공정은 공정단계(S140)에 나타나 있다. 공정단계(S100)에서 행해지는 배리어 메탈 데포지션은 약 5500Å의 층간 절연막(12)의 상부에 약 900Å의 티타늄 막(14) 및 약 600Å의 질화티타늄막(16)을 증착하는 공정을 가리킨다. 공정단계(S110)에서 행해지는 텅스텐 데포지션은 약 4400Å의 두께의 텅스텐 배선층(18)을 형성하는 것을 나타낸다. 공정단계(S120)의 사진공정과 공정단계(S130)의 식각공정으로 도 7의 결과물이 얻어지며, 도 7의 결과물에 대하여 상기한 바와 같은 조건으로 애싱공정을 공정단계(S140)에서 행함에 의해 도 8의 결과물이 얻어지는 것이다. 공정단계(S150)는 상기 애싱공정이 완료된 후 후속의 공정인 세정 및 검사공정을
나타내고 있다.
한편, 상기한 애싱공정을 약 1013cm3이상의 고 밀도 플라즈마 설비에서 행하는 경우에, 상기 안정화 단계는 500 내지 900 SCCM의 질소(N2)분위기에서 약 9 Torr의 압력, 및 250℃ 내지 280℃의 온도 범위로 안정화를 진행되고, 상기 애싱 단계는 약 500 내지 750 SCCM 의 질소(N2) 및 약 4500 SCCM 의 산소(O2)분위기에서 약 1000(W)의 고주파 파워, 약 2.0 Torr의 압력, 및 250℃ 내지 280℃의 온도범위로 수행된다.
상기한 공정설비에서 주어진 온도는 매우 중요한 팩터로서 티타늄 어택(attack)을 방지하기 위해 최적으로 설정된 것임을 참고하여야 한다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 세부 공정의 조건을 달리 변경할 수 있음은 물론이다.
상기한 바와 같이 반도체 소자의 금속배선 형성 후의 감광막 제거방법에 따르면, 텅스텐 금속배선 형성후에 폴리머의 생성을 방지 또는 최소화할 수 있는 효과가 있다. 따라서, 종래의 층간절연막 균열, 파티클 발생, 수율 저하 등의 문제점들이 제거되어, 반도체 소자의 제조원가를 다운시킬 수 있는 이점을 제공한다.
Claims (8)
- 반도체 소자의 금속배선 형성 후의 감광막 제거방법에 있어서:플라즈마 설비에서, 형성된 텅스텐 배선층 상부의 감광막에 대하여 500 내지 900 SCCM의 질소(N2)분위기에서 약 9 Torr의 압력, 및 245℃ 내지 255℃의 온도 범위로 안정화를 진행하는 안정화 단계와;500 내지 750 SCCM 의 질소(N2) 및 약 4500 SCCM 의 산소(O2)분위기에서 약 1000(W)의 고주파 파워, 약 2.0 Torr의 압력, 및 245℃ 내지 255℃의 온도범위로 애싱 단계를 애싱공정의 조건으로서 구비함을 특징으로 하는 방법.
- 제1항에 있어서, 상기 플라즈마 설비는 약 1013cm3이하의 중간 밀도 플라즈마 설비임을 특징으로 하는 방법.
- 제1항에 있어서, 상기 텅스텐 배선층은, 층간절연막-티타늄 막-질화티타늄막의 순서로 이루어진 막의 상부에 형성된 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 안정화 단계의 진행 후 애싱 단계의 전에는 약 450 SCCM 의 수증기(H2O)분위기에서 약 2.0 Torr의 압력, 약 1000(W)의 고주파 파워, 약 250℃의 온도로 약 40초간 증기공급을 행하는 증기공급 단계를 더 구비함을 특징으로 하는 방법.
- 제1항에 있어서, 상기 안정화 단계는 약 10초간 수행됨을 특징으로 하는 방법.
- 제1항에 있어서, 상기 애싱 단계는 130초간 수행됨을 특징으로 하는 방법.
- 반도체 소자의 금속배선 형성 후의 감광막 제거방법에 있어서:약 1013cm3이상의 고 밀도 플라즈마 설비에서, 형성된 텅스텐 배선층 상부의 감광막에 대하여 500 내지 900 SCCM의 질소(N2)분위기에서 약 9 Torr의 압력, 및 250℃ 내지 280℃의 온도 범위로 안정화를 진행하는 안정화 단계와;500 내지 750 SCCM 의 질소(N2) 및 약 4500 SCCM 의 산소(O2)분위기에서 약 1000(W)의 고주파 파워, 약 2.0 Torr의 압력, 및 250℃ 내지 280℃의 온도범위로애싱 단계를 애싱공정의 조건으로서 구비함을 특징으로 하는 방법.
- 제7항에 있어서, 상기 텅스텐 배선층은, 약 5500Å의 절연막, 약 900Å의 티타늄 막, 약 600Å의 질화티타늄막의 순서로 이루어진 막의 상부에 형성된 것을 특징으로 하는 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0043476A KR100439844B1 (ko) | 2002-07-24 | 2002-07-24 | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 |
| US10/456,687 US20040018743A1 (en) | 2002-07-24 | 2003-06-09 | Method for removing photoresist after metal layer etching in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0043476A KR100439844B1 (ko) | 2002-07-24 | 2002-07-24 | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040009506A KR20040009506A (ko) | 2004-01-31 |
| KR100439844B1 true KR100439844B1 (ko) | 2004-07-12 |
Family
ID=30768173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0043476A KR100439844B1 (ko) | 2002-07-24 | 2002-07-24 | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040018743A1 (ko) |
| KR (1) | KR100439844B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US9685383B2 (en) * | 2015-05-13 | 2017-06-20 | United Microelectronics Corp. | Method of forming semiconductor device |
| CN111192855A (zh) * | 2018-11-14 | 2020-05-22 | 惠科股份有限公司 | 一种阵列基板的制造方法、显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010010513A (ko) * | 1999-07-21 | 2001-02-15 | 윤종용 | 반도체장치의 텅스텐 배선 형성방법 |
| JP2001203852A (ja) * | 2000-01-19 | 2001-07-27 | Mitsubishi Electric Corp | 密着型イメージセンサ |
| JP2002203852A (ja) * | 2001-01-05 | 2002-07-19 | Mitsubishi Electric Corp | 絶縁膜の形成方法及び絶縁膜 |
| KR20020085228A (ko) * | 2001-05-07 | 2002-11-16 | 삼성전자 주식회사 | 반도체 소자의 게이트 형성방법 |
-
2002
- 2002-07-24 KR KR10-2002-0043476A patent/KR100439844B1/ko not_active IP Right Cessation
-
2003
- 2003-06-09 US US10/456,687 patent/US20040018743A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010010513A (ko) * | 1999-07-21 | 2001-02-15 | 윤종용 | 반도체장치의 텅스텐 배선 형성방법 |
| JP2001203852A (ja) * | 2000-01-19 | 2001-07-27 | Mitsubishi Electric Corp | 密着型イメージセンサ |
| JP2002203852A (ja) * | 2001-01-05 | 2002-07-19 | Mitsubishi Electric Corp | 絶縁膜の形成方法及び絶縁膜 |
| KR20020085228A (ko) * | 2001-05-07 | 2002-11-16 | 삼성전자 주식회사 | 반도체 소자의 게이트 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040018743A1 (en) | 2004-01-29 |
| KR20040009506A (ko) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207583B1 (en) | Photoresist ashing process for organic and inorganic polymer dielectric materials | |
| KR100322545B1 (ko) | 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법 | |
| US7276447B1 (en) | Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material | |
| US7432209B2 (en) | Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material | |
| KR100702290B1 (ko) | 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법 | |
| KR101032831B1 (ko) | 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 | |
| KR20010079765A (ko) | 구리 이중 상감구조에 사용되는 인-시튜 집적 산화물 에칭방법 | |
| JP2014090192A (ja) | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 | |
| JP4298975B2 (ja) | 半導体素子の製造方法 | |
| US20050106875A1 (en) | Plasma ashing method | |
| JP2002543586A (ja) | 反射防止コーティング及びそれに関連する方法 | |
| US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
| US5425843A (en) | Process for semiconductor device etch damage reduction using hydrogen-containing plasma | |
| US6218084B1 (en) | Method for removing photoresist layer | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| US20010005635A1 (en) | Ashing method and method of producing wired device | |
| KR100439844B1 (ko) | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 | |
| KR100562399B1 (ko) | 유기 반사 방지막 식각 방법 | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| JP2006294909A (ja) | 半導体装置の製造方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| KR20020007589A (ko) | Ｃｆ４가스를 이용한 에싱 방법 | |
| JP2001077087A (ja) | 半導体装置の製造方法およびエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120629 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |