JP2002203852A - 絶縁膜の形成方法及び絶縁膜 - Google Patents

絶縁膜の形成方法及び絶縁膜

Info

Publication number
JP2002203852A
JP2002203852A JP2001000627A JP2001000627A JP2002203852A JP 2002203852 A JP2002203852 A JP 2002203852A JP 2001000627 A JP2001000627 A JP 2001000627A JP 2001000627 A JP2001000627 A JP 2001000627A JP 2002203852 A JP2002203852 A JP 2002203852A
Authority
JP
Japan
Prior art keywords
insulating film
insulation film
bond
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001000627A
Other languages
English (en)
Other versions
JP2002203852A5 (ja
Inventor
Masazumi Matsuura
正純 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001000627A priority Critical patent/JP2002203852A/ja
Priority to US09/963,648 priority patent/US20020090833A1/en
Priority to US10/196,181 priority patent/US6903027B2/en
Publication of JP2002203852A publication Critical patent/JP2002203852A/ja
Publication of JP2002203852A5 publication Critical patent/JP2002203852A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 膜中のＳｉ−ＣnＨ2n+1結合がＳｉ−ＯＨ結
合へと変化することに伴う層間絶縁膜の誘電率の上昇を
抑制し得る、絶縁膜の形成方法及び構造を得る。 【解決手段】 下地絶縁膜２上に低誘電率の第１の層間
絶縁膜３を形成し、第１の層間絶縁膜３上に第２の層間
絶縁膜４を形成する。次に、銅配線が形成される予定の
領域の上方が開口したパターンを有するフォトレジスト
５を、第２の層間絶縁膜４上に形成する。フォトレジス
ト５をエッチングマスクに用いて第２の層間絶縁膜４及
び第１の層間絶縁膜３をエッチングすることにより、凹
部６が形成される。次に、酸素ガスプラズマ７を用いた
アッシング処理によって、フォトレジスト５を除去す
る。かかるアッシング処理は、高周波電力が３００Ｗ、
雰囲気圧力が３０Ｐａ、酸素流量が１００ｓｃｃｍ、基
板温度が２５℃のプラズマ形成条件下で実施される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は絶縁膜の形成方法
及び構造に関し、特に、埋め込み配線構造における層間
絶縁膜の形成方法及び構造に関するものである。
【０００２】
【従来の技術】特に０．１８ミクロン世代以降のシステ
ムＬＳＩにおいては、デバイスの高速化を実現するため
に、デバイスの信号遅延を低減することが重要である。
デバイスの信号遅延は、トランジスタにおける信号遅延
と、配線における信号遅延との和で与えられるが、配線
ピッチの縮小が急速に進むにつれて、トランジスタにお
ける信号遅延よりも、配線における信号遅延による影響
が大きくなってきている。配線における信号遅延はＲＣ
積（配線抵抗×配線容量）に比例するため、配線におけ
る信号遅延を低減するためには、配線抵抗あるいは配線
容量を小さくすることが必要である。そのため、一般的
な絶縁膜であるシリコン酸化膜よりも比誘電率が低い絶
縁膜を層間絶縁膜に用いるとともに、一般的な金属配線
であるアルミニウム配線よりも配線抵抗が小さい銅配線
を埋め込み配線として用いることにより、配線における
信号遅延を低減することが行われている。
【０００３】図１３〜１７は、埋め込み銅配線の従来の
形成方法を工程順に示す断面図である。まず図１３を参
照して、シリコン基板１０１上に、シリコン酸化膜から
成る下地絶縁膜１０２を形成する。図１３には示されて
いないが、シリコン基板１０１及び下地絶縁膜１０２内
には、トランジスタ等の半導体素子が形成されている。
例えば、シリコン基板１０１の上面内には、ソース・ド
レイン領域が選択的に形成されており、シリコン基板１
０１の上面上には、ゲート電極が選択的に形成されてい
る。また、下地絶縁膜１０２内には、ソース・ドレイン
領域に接続されたソース・ドレイン配線が選択的に形成
されている。
【０００４】次に、下地絶縁膜１０２上に、第１の層間
絶縁膜１０３を形成する。第１の層間絶縁膜１０３は、
シリコン酸化膜よりも比誘電率が低い材質から成る絶縁
膜である。例えば、回転塗布法によって、水素化シルセ
スキオキサン（Hydrogen Silsesquioxane）、メチルシ
ルセスキオキサン（Methyl Silsesquioxane：ＭＳ
Ｑ）、ポリアリルエーテル（Poly arylether）、ベンゾ
シクロブテン（Benzocyclobutene）、ポリテトラフロロ
エチレン（Polytetrafluoroethylene）、キセロゲル（X
erogel）、エアロゲル（Aerogel）等の膜を形成した
り、ＣＶＤ（Chemical Vapor Deposition）法によっ
て、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化
アモルファスカーボン（ＣＦ膜）、パレリン（Parylen
e）、炭化シリコン酸化膜（ＳｉＯＣ膜）等の膜を形成
する。これらの材質の比誘電率は、およそ１．８〜３．
７である。
【０００５】次に、第１の層間絶縁膜１０３上に、第２
の層間絶縁膜１０４を形成する。第２の層間絶縁膜１０
４の材質は、シリコン窒化膜（比誘電率は７．４）、シ
リコン酸化膜（比誘電率は４．３〜４．５）、シリコン
炭化膜（比誘電率は４．３〜４．７）等である。
【０００６】次に図１４を参照して、銅配線が形成され
る予定の領域の上方が開口したパターンを有するフォト
レジスト１０５を、写真製版法によって第２の層間絶縁
膜１０４上に形成する。
【０００７】次に図１５を参照して、フォトレジスト１
０５をエッチングマスクに用いて、シリコン基板１０１
の深さ方向にエッチングレートの高い異方性ドライエッ
チング法によって、第２の層間絶縁膜１０４及び第１の
層間絶縁膜１０３をこの順にエッチングすることによ
り、下地絶縁膜１０２の上面を露出する。これにより、
下地絶縁膜１０２の上面によって規定される底面と、第
１の層間絶縁膜１０３の側壁及び第２の層間絶縁膜１０
４の側壁によって規定される側面とを有する凹部１０６
が形成される。
【０００８】次に図１６を参照して、酸素ガスプラズマ
１０７を用いたアッシング処理によって、フォトレジス
ト１０５を除去する。かかるアッシング処理は、高周波
電力が９００Ｗ、雰囲気圧力が１３３Ｐａ、酸素流量が
２０００ｓｃｃｍ、基板温度が２００℃のプラズマ形成
条件下で実施される。
【０００９】次に、スパッタ法によって窒化タンタル
（ＴａＮ）膜（図示しない）を全面に形成した後、スパ
ッタ法あるいはメッキ法によって、凹部１０６内を充填
し得る膜厚で銅膜を全面に形成する。次に、図１７を参
照して、ＣＭＰ（Chemical Mechanical Polishing）法
によって、第２の層間絶縁膜１０４の上面が露出するま
で、銅膜及び窒化タンタル膜を研磨除去する。これによ
り、図示されない窒化タンタル膜を介して凹部１０６内
を充填する銅配線１０９を形成する。なお、窒化タンタ
ル膜は、銅配線１０９中の銅原子が第１及び第２の層間
絶縁膜１０３，１０４内に拡散することを防止する目的
で形成されている。
【００１０】
【発明が解決しようとする課題】以上のように、埋め込
み銅配線の従来の形成方法においては、フォトレジスト
１０５を除去する工程（図１６）において、雰囲気圧力
が１３３Ｐａ、基板温度が２００℃のプラズマ形成条件
下で、酸素ガスプラズマ１０７を用いたアッシング処理
が実施されている。そのため、第１の層間絶縁膜１０３
として、膜中にＳｉ−ＣnＨ2n+1結合（ｎ：自然数）を
含む絶縁膜が採用された場合、例えば、Ｓｉ−ＣＨ3結
合を含むＭＳＱ膜やＳｉＯＣ膜が採用された場合、下記
の化学反応式（１）で表されるように、膜中のＳｉ−Ｃ
Ｈ3結合が酸素ガスプラズマ１０７によって分解され、
Ｓｉ−ＯＨ結合へと変化する。
【００１１】
【数１】
【００１２】その結果、図１６に示すように、第１の層
間絶縁膜１０３の側壁内部に、Ｓｉ−ＯＨ結合を多く含
むダメージ層１１０が形成される。図１８は、第１の層
間絶縁膜１０３としてＭＳＱ膜を採用した場合に、第１
の層間絶縁膜１０３の側壁部に関して、ＭＳＱ膜の赤外
吸収スペクトルを示すグラフである。アッシング処理が
実施された後（ガスプラズマ照射後）には、アッシング
処理が実施される前（ガスプラズマ照射前）には見られ
なかった、Ｓｉ−ＯＨ結合に起因するスペクトルが発生
していることが分かる。
【００１３】Ｓｉ−ＯＨ結合は配向分極成分を持つた
め、ダメージ層１１０が存在する第１の層間絶縁膜１０
３の比誘電率は、ダメージ層１１０が存在しない第１の
層間絶縁膜１０３の比誘電率よりも高い。また、Ｓｉ−
ＯＨ結合は大気中の水分の吸着サイトとなるため、ダメ
ージ層１１０の中には吸湿された水分が多量に存在して
おり、第１の層間絶縁膜１０３の比誘電率はさらに高く
なっている。
【００１４】図１９は、フォトレジスト１０５を除去す
るためのアッシング処理を実行する前後での、第１の層
間絶縁膜１０３の比誘電率の変化を示すグラフである。
アッシング処理を実行した後（ガスプラズマ照射後）の
比誘電率は、アッシング処理を実行する前（ガスプラズ
マ照射前）の比誘電率に比べて、４８％も高くなってい
ることが分かる。
【００１５】このように埋め込み銅配線の従来の形成方
法によれば、Ｓｉ−ＣnＨ2n+1結合を含む絶縁膜が第１
の層間絶縁膜１０３として採用された場合、フォトレジ
スト１０５を除去するためのアッシング処理によって、
膜中のＳｉ−ＣnＨ2n+1結合がＳｉ−ＯＨ結合へと多く
変化し、その結果、第１の層間絶縁膜１０３の比誘電率
が上昇して、配線容量の上昇を引き起こすという問題が
ある。
【００１６】本発明はかかる問題を解決するために成さ
れたものであり、Ｓｉ−ＣnＨ2n+1結合を含む絶縁膜が
層間絶縁膜として採用された埋め込み配線構造におい
て、膜中のＳｉ−ＣnＨ2n+1結合がＳｉ−ＯＨ結合へと
変化することに伴う層間絶縁膜の比誘電率の上昇を抑制
し得る、絶縁膜の形成方法及び構造を得ることを目的と
するものである。
【００１７】
【課題を解決するための手段】この発明のうち請求項１
に記載の絶縁膜の形成方法は、（ａ）Ｓｉ−ＣnＨ2n+ 1
結合を含む絶縁膜を形成する工程と、（ｂ）絶縁膜の主
面上に、レジストを選択的に形成する工程と、（ｃ）レ
ジストで覆われていない部分の絶縁膜を除去することに
より、絶縁膜の主面内に凹部を形成する工程と、（ｄ）
Ｓｉ−ＣnＨ2n+ 1結合をＳｉ−ＯＨ結合に変化させない
条件下で、ガスプラズマを用いたアッシング処理を行う
ことによって、レジストを除去する工程とを備えるもの
である。
【００１８】また、この発明のうち請求項２に記載の絶
縁膜の形成方法は、請求項１に記載の絶縁膜の形成方法
であって、工程（ｄ）の条件下のアッシング処理におい
て、Ｓｉ−ＣnＨ2n+1結合はＳｉ−Ｈ結合に変化するこ
とを特徴とするものである。
【００１９】また、この発明のうち請求項３に記載の絶
縁膜の形成方法は、請求項１又は２に記載の絶縁膜の形
成方法であって、条件は、酸素ガスプラズマを用い、温
度が２５℃以下、雰囲気圧力が４〜７０Ｐａであること
を特徴とするものである。
【００２０】また、この発明のうち請求項４に記載の絶
縁膜の形成方法は、請求項１又は２に記載の絶縁膜の形
成方法であって、条件は、酸素ガスプラズマを用い、温
度が１００℃以下、雰囲気圧力が４〜１３．３Ｐａであ
ることを特徴とするものである。
【００２１】また、この発明のうち請求項５に記載の絶
縁膜の形成方法は、請求項１又は２に記載の絶縁膜の形
成方法であって、工程（ｄ）では、水素ガスプラズマあ
るいはアンモニアガスプラズマを用いてアッシング処理
を行うことを特徴とするものである。
【００２２】また、この発明のうち請求項６に記載の絶
縁膜は、Ｓｉ−ＣnＨ2n+1結合を含む絶縁膜と、絶縁膜
の主面内に選択的に形成された凹部と、凹部の内壁部分
における絶縁膜の表面内に形成された、Ｓｉ−Ｈ結合を
含む表面保護層とを備えるものである。
【００２３】
【発明の実施の形態】実施の形態１．図１〜５は、本発
明の実施の形態１に係る、埋め込み銅配線の形成方法を
工程順に示す断面図である。まず図１を参照して、シリ
コン基板１上に、シリコン酸化膜から成る下地絶縁膜２
を形成する。図１には示されていないが、シリコン基板
１及び下地絶縁膜２内には、トランジスタ等の半導体素
子が形成されている。例えば、シリコン基板１の上面内
には、ソース・ドレイン領域が選択的に形成されてお
り、シリコン基板１の上面上には、ゲート電極が選択的
に形成されている。また、下地絶縁膜２内には、ソース
・ドレイン領域に接続されたソース・ドレイン配線が選
択的に形成されている。
【００２４】次に、下地絶縁膜２上に、第１の層間絶縁
膜３を形成する。但し、第１の層間絶縁膜３は、下地絶
縁膜２上に形成するのではなく、半導体素子が形成され
たシリコン基板１上に直接形成してもよい。第１の層間
絶縁膜３は、一般的な絶縁膜であるシリコン酸化膜より
も比誘電率が低い材質から成る絶縁膜である。第１の層
間絶縁膜３としては、例えば、回転塗布法によって形成
された、水素化シルセスキオキサン、メチルシルセスキ
オキサン（ＭＳＱ）、ポリアリルエーテル、ベンゾシク
ロブテン、ポリテトラフロロエチレン、キセロゲル、エ
アロゲル等の絶縁膜や、ＣＶＤ法によって形成された、
ＳｉＯＦ膜、ＣＦ膜、パレリン、ＳｉＯＣ膜等の絶縁膜
を採用することができる。本実施の形態１では、第１の
層間絶縁膜３として、膜中にＳｉ−ＣnＨ2n+1結合を含
む絶縁膜（本実施の形態ではＭＳＱ膜とする）が採用さ
れている。
【００２５】次に、第１の層間絶縁膜３上に、第２の層
間絶縁膜４を形成する。第２の層間絶縁膜４の材質は、
シリコン窒化膜、シリコン酸化膜、シリコン炭化膜等で
ある。但し、第２の層間絶縁膜４は必ずしも形成する必
要はない。
【００２６】次に図２を参照して、銅配線が形成される
予定の領域の上方が開口したパターンを有するフォトレ
ジスト５を、写真製版法によって第２の層間絶縁膜４上
に形成する。第２の層間絶縁膜４が形成されていない場
合、フォトレジスト５は第１の層間絶縁膜３上に形成さ
れることになる。
【００２７】次に図３を参照して、フォトレジスト５を
エッチングマスクに用いて、シリコン基板１の深さ方向
にエッチングレートの高い異方性ドライエッチング法に
よって、第２の層間絶縁膜４及び第１の層間絶縁膜３を
この順にエッチングすることにより、下地絶縁膜２の上
面を露出する。これにより、下地絶縁膜２の上面によっ
て規定される底面と、第１の層間絶縁膜３の側壁及び第
２の層間絶縁膜４の側壁によって規定される内壁とを有
する凹部６が形成される。
【００２８】次に図４を参照して、酸素ガスプラズマ７
を用いたアッシング処理によって、フォトレジスト５を
除去する。かかるアッシング処理は、高周波電力が３０
０Ｗ、雰囲気圧力が３０Ｐａ、酸素流量が１００ｓｃｃ
ｍ、基板温度が２５℃のプラズマ形成条件下で実施され
る。かかる条件下でアッシング処理を実施した場合、図
４に示すように、第１の層間絶縁膜３の側壁内部には、
表面保護層８が形成される。図６は、第１の層間絶縁膜
３の側壁部に関して、ＭＳＱ膜の赤外吸収スペクトルを
示すグラフである。アッシング処理が実施された後（即
ち、第１の層間絶縁膜３に酸素ガスプラズマ７が照射さ
れた後）には、アッシング処理が実施される前（即ち、
第１の層間絶縁膜３に酸素ガスプラズマ７が照射される
前）には見られなかった、Ｓｉ−Ｈ結合に起因するスペ
クトルが発生していることが分かる。これは、下記の化
学反応式（２）で表されるように、ＭＳＱ膜中のＳｉ−
ＣＨ3結合が酸素ガスプラズマ７によって分解され、Ｓ
ｉ−Ｈ結合へと変化したためと考えられる。
【００２９】
【数２】
【００３０】Ｓｉ−ＯＨ結合とは異なり、Ｓｉ−Ｈ結合
は配向分極成分を持たず、また、大気中の水分の吸着サ
イトともならない。従って、Ｓｉ−Ｈ結合を含む表面保
護層８が第１の層間絶縁膜３の側壁内部に形成されたと
しても、Ｓｉ−Ｈ結合に起因して第１の層間絶縁膜３の
比誘電率が高くなることはない。
【００３１】図７は、フォトレジスト５を除去するため
のアッシング処理を実施する前後で、第１の層間絶縁膜
３の比誘電率の変化を示すグラフである。アッシング処
理が実施される前の比誘電率と比較した場合の、アッシ
ング処理が実施された後の比誘電率の上昇は、１４％
（従来技術に関する図１９では４８％）に抑制されてい
ることが分かる。
【００３２】次に、スパッタ法によって窒化タンタル膜
（図示しない）を全面に形成した後、スパッタ法あるい
はメッキ法によって、凹部６内を充填し得る膜厚で銅膜
を全面に形成する。次に、図５を参照して、ＣＭＰ法に
よって、第２の層間絶縁膜４の上面が露出するまで、銅
膜及び窒化タンタル膜を研磨除去する。これにより、図
示されない窒化タンタル膜を介して凹部６内を充填する
銅配線９を形成する。なお、窒化タンタル膜は、銅配線
９中の銅原子が第１及び第２の層間絶縁膜３，４内に拡
散することを防止する目的で形成されている。
【００３３】フォトレジスト５を除去するためのアッシ
ング処理によってＳｉ−ＯＨ結合ではなくＳｉ−Ｈ結合
が得られる条件については、下記のように設定される。
【００３４】図８は、雰囲気圧力を様々に変化させて、
酸素ガスプラズマ７を照射した後に第１の層間絶縁膜３
内に発生したＳｉ−Ｈ結合の量を測定した結果を示すグ
ラフである。ここで、縦軸のＳｉ−Ｈ量は、赤外吸収ス
ペクトルの、Ｓｉ−Ｈ結合に起因する吸収の面積値で示
されている。図８のグラフから分かるように、雰囲気圧
力が上昇するほどＳｉ−Ｈ量は減少し、例えば基板温度
が２５℃の場合は、７０Ｐａを越えるとＳｉ−Ｈ結合は
ほとんど発生しない。また、雰囲気圧力が低下するほど
Ｓｉ−ＯＨ量は減少し、例えば基板温度が２５℃の場合
は、７０Ｐａ以下になるとＳｉ−ＯＨ結合はほとんど発
生しない。従って、酸素ガスプラズマ７を照射した後に
第１の層間絶縁膜３中にＳｉ−ＯＨ結合ではなくＳｉ−
Ｈ結合を発生させるためには、例えば基板温度が２５℃
の場合、雰囲気圧力の上限値を７０Ｐａに設定すればよ
い。但し、雰囲気圧力が４Ｐａ未満では安定な酸素ガス
プラズマ７を得ることが困難となるため、雰囲気圧力の
下限値は４Ｐａに設定する必要がある。
【００３５】また、図８のグラフに示すように、基板温
度が１００℃の場合は、雰囲気圧力が４Ｐａ及び１３．
３Ｐａのいずれの場合も、層間絶縁膜３中にＳｉ−ＯＨ
結合は検出されず、しかもＳｉ−Ｈ結合が発生している
ことが確認された。従って、基板温度が１００℃の場合
は、雰囲気圧力が少なくとも４〜１３．３Ｐａの範囲内
では、本発明の効果が得られると考えられる。
【００３６】図９は、雰囲気圧力を１０６Ｐａに設定
し、基板温度を様々に変化させて、酸素ガスプラズマ７
を照射した後に第１の層間絶縁膜３内に発生したＳｉ−
ＯＨ結合の量を測定した結果を示すグラフである。ここ
で、縦軸のＳｉ−ＯＨ量は、赤外吸収スペクトルの、Ｓ
ｉ−ＯＨ結合に起因する吸収の面積値で示されている。
図９のグラフによると、基板温度が下がるほどＳｉ−Ｏ
Ｈ結合の量が減少すること、即ち、雰囲気圧力の条件次
第ではＳｉ−Ｈ結合が発生しやすいことが分かる。
【００３７】従って、図８，９のグラフによると、フォ
トレジスト５を除去するためのアッシング処理によって
Ｓｉ−Ｈ結合を得るための条件は、基板温度が２５℃以
下の場合は雰囲気圧力が４〜７０Ｐａ、基板温度が１０
０℃以下の場合は雰囲気圧力が４〜１３．３Ｐａであ
り、しかもこの条件下ではＳｉ−ＯＨ結合が発生しない
ことが分かる。
【００３８】このように、本実施の形態１に係る埋め込
み銅配線の形成方法によれば、フォトレジスト５を除去
するためのアッシング処理を、酸素ガスプラズマを用い
て、基板温度が２５℃以下の場合は雰囲気圧力が４〜７
０Ｐａ、基板温度が１００℃以下の場合は雰囲気圧力が
４〜１３．３Ｐａの条件下で実施する。これにより、凹
部６の内壁部分における第１の層間絶縁膜３の表面内
に、Ｓｉ−Ｈ結合を含むもののＳｉ−ＯＨ結合を含まな
い表面保護層８を形成することができる。その結果、第
１の層間絶縁膜３の比誘電率の上昇を抑制することがで
きる。
【００３９】実施の形態２．図１０，１１は、本発明の
実施の形態２に係る、埋め込み銅配線の形成方法の一工
程を示す断面図である。上記実施の形態１では、フォト
レジスト５を除去するためのアッシング処理において酸
素ガスプラズマを用いたが（図４）、酸素ガスの代わり
に、図１０に示すように窒素と水素との混合ガス、ある
いは図１１に示すようにアンモニアガスを用いてもよ
い。本実施の形態２に係る埋め込み銅配線の形成方法の
その他の工程は、上記実施の形態１における工程と同様
である。窒素と水素との混合ガスを用いた場合の化学反
応式は、下記の（３）式となる。
【００４０】
【数３】
【００４１】また、アンモニアガスを用いた場合の化学
反応式は、下記の（４）式となる。
【００４２】
【数４】
【００４３】（３）式及び（４）式によると、いずれの
場合も、Ｓｉ−ＣＨ3結合が分解されて、Ｓｉ−Ｈ結合
が発生していることが分かる。従って、上記実施の形態
１と同様に、Ｓｉ−ＯＨ結合を含まずにＳｉ−Ｈ結合を
含む表面保護層８を形成することができる。なお、窒素
と水素との混合ガスを用いる場合において、窒素ガスは
安全面から窒素ガスに混合されているものであり、Ｓｉ
−Ｈ結合を発生させるという観点からは、窒素ガスは必
ずしも必要ではない。
【００４４】このように本実施の形態２に係る埋め込み
銅配線の形成方法によると、窒素と水素との混合ガス、
あるいはアンモニアガスを用いることにより、凹部６の
内壁部分における第１の層間絶縁膜３の表面内に、Ｓｉ
−ＯＨ結合ではなくＳｉ−Ｈ結合を含む表面保護層８を
形成することができる。従って、第１の層間絶縁膜３の
比誘電率が上昇することを回避することができる。
【００４５】実施の形態３．上記実施の形態１，２に係
る埋め込み銅配線の形成方法によれば、図３に示したエ
ッチング工程において、下地絶縁膜２の上面によって規
定される底面を有する凹部６を形成した。このとき、下
地絶縁膜２の上面が露出する前にエッチングを停止する
ことにより、第１の層間絶縁膜３によって規定される底
面を有する凹部６を形成してもよい。
【００４６】次に、酸素ガスプラズマを用いたアッシン
グ処理によって（実施の形態１）、あるいは、窒素と水
素との混合ガス又はアンモニアガスを用いたアッシング
処理によって（実施の形態２）、フォトレジスト５を除
去する。アッシング処理を実施する際の条件は、上記実
施の形態１，２と同様である。その後、上記実施の形態
１，２と同様に、窒化タンタル膜を形成した後、窒化タ
ンタル膜を介して凹部６内を充填する銅配線９を形成す
る。図１２は、本実施の形態３に係る埋め込み銅配線の
形成方法によって形成された構造を示す断面図である。
【００４７】このように本実施の形態３に係る埋め込み
銅配線の形成方法によれば、凹部６の内壁部分（即ち、
側面部分及び底面部分）における第１の層間絶縁膜３の
表面内に、Ｓｉ−Ｈ結合を含むもののＳｉ−ＯＨ結合を
含まない表面保護層８を形成することができる。その結
果、第１の層間絶縁膜３の比誘電率が上昇することを回
避することができる。
【００４８】
【発明の効果】この発明のうち請求項１，２に係るもの
によれば、工程（ｄ）におけるアッシング処理におい
て、凹部の内壁部分における絶縁膜の表面内に含まれて
いるＳｉ−ＣnＨ2n+1結合はＳｉ−ＯＨ結合に変化しな
いため、絶縁膜の比誘電率が上昇することを抑制するこ
とができる。
【００４９】また、この発明のうち請求項３，４に係る
ものによれば、絶縁膜内に含まれているＳｉ−ＣnＨ
2n+1結合を、適切にＳｉ−Ｈ結合へと変化させることが
できる。
【００５０】また、この発明のうち請求項５に係るもの
によれば、絶縁膜内に含まれているＳｉ−ＣnＨ2n+1結
合がＳｉ−ＯＨ結合へと変化することを回避でき、Ｓｉ
−ＯＨ結合に起因して絶縁膜の比誘電率が上昇すること
を抑制することができる。
【００５１】また、この発明のうち請求項６に係るもの
によれば、表面保護層内にはＳｉ−Ｈ結合が存在する。
従って、Ｓｉ−Ｈ結合を含む表面保護層ではなくＳｉ−
ＯＨ結合を含む層が表面に形成されている絶縁膜と比較
すると、比誘電率が上昇することを抑制又は回避するこ
とができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る、埋め込み銅配
線の形成方法を工程順に示す断面図である。
【図２】 本発明の実施の形態１に係る、埋め込み銅配
線の形成方法を工程順に示す断面図である。
【図３】 本発明の実施の形態１に係る、埋め込み銅配
線の形成方法を工程順に示す断面図である。
【図４】 本発明の実施の形態１に係る、埋め込み銅配
線の形成方法を工程順に示す断面図である。
【図５】 本発明の実施の形態１に係る、埋め込み銅配
線の形成方法を工程順に示す断面図である。
【図６】 第１の層間絶縁膜の側壁部に関して、ＭＳＱ
膜の赤外吸収スペクトルを示すグラフである。
【図７】 アッシング処理を実施する前後で、第１の層
間絶縁膜の誘電率の変化を示すグラフである。
【図８】 雰囲気圧力を様々に変化させて、酸素ガスプ
ラズマを照射した後に第１の層間絶縁膜内に発生したＳ
ｉ−Ｈ結合の量を測定した結果を示すグラフである。
【図９】 基板温度を様々に変化させて、酸素ガスプラ
ズマを照射した後に第１の層間絶縁膜内に発生したＳｉ
−ＯＨ結合の量を測定した結果を示すグラフである。
【図１０】 本発明の実施の形態２に係る、埋め込み銅
配線の形成方法の一工程を示す断面図である。
【図１１】 本発明の実施の形態２に係る、埋め込み銅
配線の形成方法の一工程を示す断面図である。
【図１２】 本発明の実施の形態３に係る埋め込み銅配
線の形成方法によって形成された構造を示す断面図であ
る。
【図１３】 埋め込み銅配線の従来の形成方法を工程順
に示す断面図である。
【図１４】 埋め込み銅配線の従来の形成方法を工程順
に示す断面図である。
【図１５】 埋め込み銅配線の従来の形成方法を工程順
に示す断面図である。
【図１６】 埋め込み銅配線の従来の形成方法を工程順
に示す断面図である。
【図１７】 埋め込み銅配線の従来の形成方法を工程順
に示す断面図である。
【図１８】 第１の層間絶縁膜の側壁部に関して、ＭＳ
Ｑ膜の赤外吸収スペクトルを示すグラフである。
【図１９】 アッシング処理を実行する前後での、第１
の層間絶縁膜の誘電率の変化を示すグラフである。
【符号の説明】
１ シリコン基板、２ 下地絶縁膜、３ 第１の層間絶
縁膜、４ 第２の層間絶縁膜、５ フォトレジスト、６
凹部、７ 酸素ガスプラズマ、８ 表面保護層、９
銅配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｈ 21/3205 21/88 Ｂ 21/768 21/90 Ｐ Ｆターム(参考） 2H096 CA05 HA23 HA24 5F004 BD01 CA02 CA03 CA04 DA25 DA26 DB00 DB26 5F033 HH11 HH32 MM01 MM12 PP15 PP27 QQ09 QQ10 QQ16 QQ48 RR01 RR04 RR06 RR11 RR22 RR23 RR24 SS11 SS21 TT01 TT04 XX24 XX27 5F046 AA20 MA12 5F058 BA20 BC20 BF46 BH16 BJ02

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）Ｓｉ−ＣnＨ2n+1結合を含む絶縁
    膜を形成する工程と、 （ｂ）前記絶縁膜の主面上に、レジストを選択的に形成
    する工程と、 （ｃ）前記レジストで覆われていない部分の前記絶縁膜
    を除去することにより、前記絶縁膜の前記主面内に凹部
    を形成する工程と、 （ｄ）前記Ｓｉ−ＣnＨ2n+1結合をＳｉ−ＯＨ結合に変
    化させない条件下で、ガスプラズマを用いたアッシング
    処理を行うことによって、前記レジストを除去する工程
    とを備える、絶縁膜の形成方法。
  2. 【請求項２】 前記工程（ｄ）の前記条件下の前記アッ
    シング処理において、前記Ｓｉ−ＣnＨ2n+1結合はＳｉ
    −Ｈ結合に変化する、請求項１に記載の絶縁膜の形成方
    法。
  3. 【請求項３】 前記条件は、酸素ガスプラズマを用い、
    温度が２５℃以下、雰囲気圧力が４〜７０Ｐａである、
    請求項１又は２に記載の絶縁膜の形成方法。
  4. 【請求項４】 前記条件は、酸素ガスプラズマを用い、
    温度が１００℃以下、雰囲気圧力が４〜１３．３Ｐａで
    ある、請求項１又は２に記載の絶縁膜の形成方法。
  5. 【請求項５】 前記工程（ｄ）では、水素ガスプラズマ
    あるいはアンモニアガスプラズマを用いて前記アッシン
    グ処理を行う、請求項１又は２に記載の絶縁膜の形成方
    法。
  6. 【請求項６】 Ｓｉ−ＣnＨ2n+1結合を含む絶縁膜と、 前記絶縁膜の主面内に選択的に形成された凹部と、 前記凹部の内壁部分における前記絶縁膜の表面内に形成
    された、Ｓｉ−Ｈ結合を含む表面保護層とを備える絶縁
    膜。
JP2001000627A 2001-01-05 2001-01-05 絶縁膜の形成方法及び絶縁膜 Pending JP2002203852A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001000627A JP2002203852A (ja) 2001-01-05 2001-01-05 絶縁膜の形成方法及び絶縁膜
US09/963,648 US20020090833A1 (en) 2001-01-05 2001-09-27 Method of forming dielectric film and dielectric film
US10/196,181 US6903027B2 (en) 2001-01-05 2002-07-17 Method of forming dielectric film and dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000627A JP2002203852A (ja) 2001-01-05 2001-01-05 絶縁膜の形成方法及び絶縁膜

Publications (2)

Publication Number Publication Date
JP2002203852A true JP2002203852A (ja) 2002-07-19
JP2002203852A5 JP2002203852A5 (ja) 2008-02-14

Family

ID=18869380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000627A Pending JP2002203852A (ja) 2001-01-05 2001-01-05 絶縁膜の形成方法及び絶縁膜

Country Status (2)

Country Link
US (2) US20020090833A1 (ja)
JP (1) JP2002203852A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324837A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
KR100439844B1 (ko) * 2002-07-24 2004-07-12 삼성전자주식회사 반도체 소자의 금속배선 형성 후의 감광막 제거방법
US7172965B2 (en) 2003-05-21 2007-02-06 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
US7563705B2 (en) 2002-02-14 2009-07-21 Nec Electronics Corporation Manufacturing method of semiconductor device
KR100976882B1 (ko) 2007-08-17 2010-08-18 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기억 매체

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759098B2 (en) * 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US6908846B2 (en) * 2002-10-24 2005-06-21 Lam Research Corporation Method and apparatus for detecting endpoint during plasma etching of thin films
US7416990B2 (en) * 2005-12-20 2008-08-26 Dongbu Electronics Co., Ltd. Method for patterning low dielectric layer of semiconductor device
US7553736B2 (en) * 2006-07-13 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Increasing dielectric constant in local regions for the formation of capacitors
WO2009039551A1 (en) * 2007-09-26 2009-04-02 Silverbrook Research Pty Ltd Method of removing photoresist
US20090078675A1 (en) * 2007-09-26 2009-03-26 Silverbrook Research Pty Ltd Method of removing photoresist
CN102509699B (zh) * 2011-11-02 2016-05-11 上海华虹宏力半导体制造有限公司 金属层光刻胶重涂方法以及光刻方法
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9685393B2 (en) * 2013-03-04 2017-06-20 The Hong Kong University Of Science And Technology Phase-change chamber with patterned regions of high and low affinity to a phase-change medium for electronic device cooling
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177588A (en) 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
JP3204041B2 (ja) 1995-05-19 2001-09-04 ソニー株式会社 絶縁膜の形成方法
JPH0992717A (ja) 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11150101A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法
JP3193335B2 (ja) 1997-12-12 2001-07-30 松下電器産業株式会社 半導体装置の製造方法
JP3248492B2 (ja) 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
JP2000077410A (ja) 1998-08-27 2000-03-14 Tokyo Ohka Kogyo Co Ltd 多層配線構造の形成方法
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6117782A (en) * 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
US6457477B1 (en) * 2000-07-24 2002-10-01 Taiwan Semiconductor Manufacturing Company Method of cleaning a copper/porous low-k dual damascene etch

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324837A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
US7563705B2 (en) 2002-02-14 2009-07-21 Nec Electronics Corporation Manufacturing method of semiconductor device
KR100439844B1 (ko) * 2002-07-24 2004-07-12 삼성전자주식회사 반도체 소자의 금속배선 형성 후의 감광막 제거방법
US7172965B2 (en) 2003-05-21 2007-02-06 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
KR100976882B1 (ko) 2007-08-17 2010-08-18 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기억 매체

Also Published As

Publication number Publication date
US20020182891A1 (en) 2002-12-05
US20020090833A1 (en) 2002-07-11
US6903027B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
US6080526A (en) Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP2002203852A (ja) 絶縁膜の形成方法及び絶縁膜
JP5482881B2 (ja) 半導体装置、および半導体装置の製造方法
TW543116B (en) Mechanically reinforced highly porous low dielectric constant films
JP4090740B2 (ja) 集積回路の作製方法および集積回路
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
KR100985613B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
JP2004241776A (ja) 低ｋ誘電体フイルムの化学的処理
JP2001077196A (ja) 半導体装置の製造方法
JP2002110644A (ja) エッチング方法
JP2003152076A (ja) 半導体装置およびその製造方法
KR20080018809A (ko) 반도체 디바이스의 제조 방법
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP2001223269A (ja) 半導体装置およびその製造方法
US20030134495A1 (en) Integration scheme for advanced BEOL metallization including low-k cap layer and method thereof
US9236294B2 (en) Method for forming semiconductor device structure
US20100301495A1 (en) Semiconductor device and method for manufacturing same
JP2011082308A (ja) 半導体装置の製造方法
US6417118B1 (en) Method for improving the moisture absorption of porous low dielectric film
JP2004296476A (ja) 半導体装置の製造方法
JP5396837B2 (ja) 半導体装置の製造方法
US7691736B2 (en) Minimizing low-k dielectric damage during plasma processing
US20130056874A1 (en) Protection of intermetal dielectric layers in multilevel wiring structures
JP2004260076A (ja) 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置
KR101350020B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526