JP2003152076A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003152076A
JP2003152076A JP2001348736A JP2001348736A JP2003152076A JP 2003152076 A JP2003152076 A JP 2003152076A JP 2001348736 A JP2001348736 A JP 2001348736A JP 2001348736 A JP2001348736 A JP 2001348736A JP 2003152076 A JP2003152076 A JP 2003152076A
Authority
JP
Japan
Prior art keywords
film
copper
silicon carbide
interlayer insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001348736A
Other languages
English (en)
Other versions
JP2003152076A5 (ja
JP4152619B2 (ja
Inventor
Masazumi Matsuura
正純 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001348736A priority Critical patent/JP4152619B2/ja
Priority to TW091116996A priority patent/TW564485B/zh
Priority to US10/216,818 priority patent/US6737746B2/en
Priority to DE10248272A priority patent/DE10248272A1/de
Priority to KR10-2002-0067042A priority patent/KR100487027B1/ko
Publication of JP2003152076A publication Critical patent/JP2003152076A/ja
Publication of JP2003152076A5 publication Critical patent/JP2003152076A5/ja
Application granted granted Critical
Publication of JP4152619B2 publication Critical patent/JP4152619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 銅配線構造をもつ半導体装置において、シリ
コン炭化膜の銅拡散防止能を改善し、銅拡散により引き
起こされる絶縁破壊までの寿命を長時間化することにあ
る。また、その製造方法も提供する。 【解決手段】 第１の銅配線７と第２の低誘電率層間絶
縁膜９との間に第１の銅拡散防止膜８を設ける。第１の
銅拡散防止膜８には、酸素原子、または、それに加えて
窒素原子を３０原子％以上含ませたシリコン炭化膜を採
用する。そのようなシリコン炭化膜を採用することで、
銅拡散防止機能が改善され、銅拡散に起因する絶縁破壊
までの寿命を長時間化させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、銅配線を採用し
た半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】０．１３μｍゲート世代以降のシステム
ＬＳＩにおいて、デバイスの高速化を実現するためにデ
バイスの信号遅延を低減することが重要である。デバイ
スの信号遅延は、トランジスタの信号遅延と配線遅延と
の和で表されるが、配線ピッチの縮小が急速に進むにつ
れて、トランジスタにおける信号遅延よりも配線遅延の
影響の方が大きくなっている。
【０００３】配線遅延はＲＣの積（抵抗×層間静電容
量）に比例するため、配線抵抗を低くすること、あるい
は、層間絶縁膜の容量を小さくすることが配線遅延を軽
減するために必要である。よって、この問題を解決する
ために、低誘電率の層間絶縁膜と低抵抗の銅配線との組
み合わせを採用した埋め込み配線構造が盛んに研究され
ている。
【０００４】図１９は、従来の一般的な埋め込み銅配線
構造を有する半導体装置を示す図である。この半導体装
置では、２層の銅配線が形成されている。
【０００５】具体的には、シリコン基板等の基板１１１
上に、トランジスタ等の素子（図示せず）を内蔵する下
部絶縁層１１２が形成されている。そして、下部絶縁層
１１２の上に第１のエッチングストップ膜１１３、第１
の低誘電率層間絶縁膜１１４および第１のハードマスク
膜１１５が形成されている。
【０００６】なお、第１のエッチングストップ膜１１３
は、第１の低誘電率層間絶縁膜１１４内に配線溝を形成
する時にエッチングをストップさせるための膜である。
また、第１のハードマスク膜１１５は、第１の低誘電率
層間絶縁膜１１４内に配線溝を形成するためのハードマ
スク（フォトレジストよりも強固な材質のマスク）とし
て使用される。
【０００７】第１の低誘電率層間絶縁膜１１４および第
１のハードマスク膜１１５内には配線溝が形成され、そ
こには第１のバリアメタル１１６および第１の銅配線１
１７が形成されている。
【０００８】そしてさらに、上記構造上には、第１の銅
拡散防止膜１１８、第２の低誘電率層間絶縁膜１１９、
第２のエッチングストップ膜１２０、第３の低誘電率層
間絶縁膜１２１、および第２のハードマスク膜１２２が
形成されている。
【０００９】第１の銅拡散防止膜１１８は、銅の拡散を
防止するために設けられる。銅はアルミニウムやチタ
ン、タンタル等の材料に比べ、絶縁膜中に拡散しやす
く、層間絶縁膜中に多量の銅が拡散すると、層間絶縁膜
が絶縁破壊に至ってしまう。よって、この銅の拡散を防
止する必要がある。
【００１０】第１の銅拡散防止膜１１８には、銅拡散防
止能を有しているシリコン窒化膜（比誘電率が６．５〜
８．０）やシリコン炭化膜（比誘電率が４．５〜５．
０）等が採用される。なお、層間絶縁膜容量を減少させ
る効果の大きい（すなわち比誘電率の低い）シリコン炭
化膜を採用するのが好ましい。
【００１１】なお、第２のエッチングストップ膜１２０
は、第３の低誘電率層間絶縁膜１２１内に配線溝を形成
する時にエッチングをストップさせるための膜である。
【００１２】また、第２のハードマスク膜１２２は、第
３の低誘電率層間絶縁膜１２１内に配線溝を形成するた
めのハードマスクとして使用される。
【００１３】第３の低誘電率層間絶縁膜１２１および第
２のハードマスク膜１２２内には配線溝が形成され、ま
た、配線溝１２４に露出した第２のエッチングストップ
膜１２０の一部および第３の低誘電率層間絶縁膜１１９
内には接続孔が形成されている。そして、その配線溝お
よび接続孔内に、第２のバリアメタル１２５および第２
の銅配線１２６が形成されている。
【００１４】そしてさらに、上記構造上に第２の銅拡散
防止膜１２７が形成されている。適用可能な材料として
は、シリコン窒化膜およびシリコン炭化膜等があるが、
第１の銅拡散防止膜１１８と同様に層間絶縁膜容量を減
少させる効果の大きいシリコン炭化膜を適用するのが好
ましい。
【００１５】
【発明が解決しようとする課題】上記のような銅配線を
採用した半導体装置では、前述したように銅拡散防止膜
としてシリコン炭化膜が適用されることが好ましい。他
の候補材料であるシリコン窒化膜に比較して、より比誘
電率が低く、層間絶縁膜容量を減少させる効果が大きい
からである。
【００１６】しかしながら、シリコン炭化膜は必ずしも
完全に銅の拡散を防止できるわけではない。例えば、シ
リコン炭化膜中の不純物の存在により銅拡散防止機能が
不十分となったり、経年変化により銅拡散防止機能が衰
えたりする。
【００１７】よって、半導体デバイスの信頼性を高める
ためには、このシリコン炭化膜の銅拡散防止能を向上さ
せ、銅の拡散により絶縁膜が絶縁破壊に至るまでの寿命
時間を長くすることが常に求められる。
【００１８】そこで、この発明の課題は、銅配線構造を
もつ半導体装置において、シリコン炭化膜の銅拡散防止
能を改善し、銅拡散により引き起こされる絶縁破壊まで
の寿命を長時間化することにある。また、その製造方法
も提供する。
【００１９】
【課題を解決するための手段】請求項１に記載の発明
は、層間絶縁膜と、銅を主成分とする導電体と、シリコ
ン炭化膜とを備え、前記導電体と前記層間絶縁膜との間
には、前記シリコン炭化膜が介在し、前記シリコン炭化
膜には、酸素原子が３０原子％以上含まれる半導体装置
である。
【００２０】請求項２に記載の発明は、請求項１に記載
の半導体装置であって、前記シリコン炭化膜には、窒素
原子も含まれ、前記シリコン炭化膜は、酸素原子および
窒素原子を合わせて３０原子％以上含む半導体装置であ
る。
【００２１】請求項３に記載の発明は、（ａ）層間絶縁
膜を形成する工程と、（ｂ）銅を主成分とする導電体を
形成する工程と、（ｃ）前記導電体と前記層間絶縁膜と
の間にシリコン炭化膜を形成する工程とを備え、前記シ
リコン炭化膜には、酸素原子が３０原子％以上含まれる
半導体装置の製造方法である。
【００２２】請求項４に記載の発明は、請求項３に記載
の半導体装置の製造方法であって、前記シリコン炭化膜
には、窒素原子も含まれ、前記シリコン炭化膜は、酸素
原子および窒素原子を合わせて３０原子％以上含む半導
体装置の製造方法である。
【００２３】
【発明の実施の形態】＜実施の形態１＞本実施の形態
は、シリコン炭化膜に、酸素原子、または、それに加え
て窒素原子を３０原子％以上含ませることで、シリコン
炭化膜の銅拡散防止機能を改善し、銅拡散に起因する絶
縁破壊までの寿命を長時間化させた半導体装置およびそ
の製造方法である。
【００２４】図１〜図５は本実施の形態に係る半導体装
置の製造方法を示す図であり、図６はそれにより得られ
る半導体装置を示す図である。本実施の形態では、２層
の銅配線を形成するプロセスフローを例示する。以下、
図１から順に説明する。
【００２５】まず、シリコン基板等の基板１上に、トラ
ンジスタ等の素子（図示せず）を内蔵する下部絶縁層２
を形成する。そして、下部絶縁層２の上に第１のエッチ
ングストップ膜３、第１の低誘電率層間絶縁膜４および
第１のハードマスク膜５を形成する（図１）。なお、本
実施の形態においては、基板１および下部絶縁層２で構
成される構造を配線形成層の下部構造と捉える。
【００２６】また、第１のエッチングストップ膜３は、
第１の低誘電率層間絶縁膜４内に配線溝を形成する時に
エッチングをストップさせるための膜である。第１のエ
ッチングストップ膜３には、配線溝のエッチングを確実
にストップさせる役割が要求される。つまり、あるエッ
チング条件において第１の低誘電率層間絶縁膜４のエッ
チング速度よりも非常に小さいエッチング速度を有する
材料を第１のエッチングストップ膜３に適用することが
望ましい。
【００２７】この膜には例えば、シリコン酸化膜、シリ
コン窒化膜、シリコン炭化膜などが採用される。これら
３種の膜は、次に述べる各種の低誘電率層間絶縁膜を被
エッチング膜とする場合に、容易に大きなエッチング選
択比が取れるという特質がある。
【００２８】また、第１の低誘電率層間絶縁膜４には、
以下のような各種の絶縁膜のいずれか又は複数が採用さ
れる。例えば、水素化シルセスキオキサン（Hydrogen S
ilsesquioxane）、メチルシルセスキオキサン（Methyl
Silsesquioxane）、ポリアリルエーテル（Poly ArylEth
er）、アロマティックポリマー（Aromatic Polymar）、
ベンゾシクロブデン（Benzocyclobutene）、ポリテトラ
フロロエチレン（Polytetrafluoroethylene）等であ
る。また、その他にも、ポーラスシリカであるキセロゲ
ル（Xerogel）、エアロゲル（Aerogel）など、回転塗布
法で形成される材料や、フッ素シリコン酸化膜（SiOF
膜）、フッ素化アモルファスカーボン（CF膜）、パリレ
ン（Palylene）、窒化ボロン（BN膜）、炭化シリコン酸
化膜（SiOC膜）などのＣＶＤ法（Chemical Vapor Depos
ition、化学気相成長法）で形成される材料でもよい。
これらの低誘電率層間絶縁膜の比誘電率は１．８〜３．
０程度である。
【００２９】また、第１のハードマスク膜５には例え
ば、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化
膜およびシリコン炭化膜等が使用される。第１のハード
マスク膜５は、第１の低誘電率層間絶縁膜４内に配線溝
を形成するためのハードマスクとして使用され、さら
に、下層の第１の低誘電率層間絶縁膜４が配線形成時の
化学機械研磨：ＣＭＰ（Chemical Mechanical Polishin
g）に直接に曝されることを防止する。
【００３０】次に、第１のハードマスク膜５をフォトリ
ソグラフィ技術を用いてパターニングし、これをマスク
として第１の低誘電率層間絶縁膜４にドライエッチング
を行って配線溝７ａを形成する。そして、第１のバリア
メタル６および第１の銅配線７をこの順に形成し、第１
のハードマスク膜５上の部分をＣＭＰを行って除去し、
配線溝７ａ内にのみこれらを残置する（図２）。第１の
バリアメタル６は、第１の銅配線７に接しており、配線
溝７ａの内壁に沿って形成される。
【００３１】ここでは、第１のエッチングストップ膜３
を下部構造上に形成しているが、配線溝７ａの深さに応
じて第１の低誘電率層間絶縁膜４の成膜途中に形成して
もよい。
【００３２】なお、第１のバリアメタル６には例えば窒
化タンタルを採用する。窒化タンタルはスパッタ法ある
いはＣＶＤ法により形成する。また、第１の銅配線７は
スパッタ法あるいはメッキ法で形成する。ここで、窒化
タンタルは、第１の銅配線７から第１の低誘電率層間絶
縁膜４中への銅の拡散を防止するバリアメタル機能を担
っている。
【００３３】上記工程で得られた構造の上に、第１の銅
配線７に接する第１の銅拡散防止膜８、第２の低誘電率
層間絶縁膜９、第２のエッチングストップ膜１０、第３
の低誘電率層間絶縁膜１１、および第２のハードマスク
膜１２をこの順に形成する（図３）。
【００３４】さて、本実施の形態では、第１の銅拡散防
止膜８に、酸素原子、または、それに加えて窒素原子を
３０原子％以上含ませたシリコン炭化膜を採用する。こ
のようなシリコン炭化膜を採用する利点については後述
する。
【００３５】また、第２および第３の低誘電率層間絶縁
膜９，１１には、第１の低誘電率層間絶縁膜４と同様の
各種の低誘電率層間膜絶縁膜が採用される。
【００３６】また、第２のエッチングストップ膜１０
も、第１のエッチングストップ膜３と同様、第３の低誘
電率層間絶縁膜１１内に配線溝を形成する時にエッチン
グをストップさせるための膜である。この膜の材質に
も、第３の低誘電率層間絶縁膜１１に対し、容易に大き
なエッチング選択比が取れることが要求される。例え
ば、第１のエッチングストップ膜３と同様、シリコン酸
化膜、シリコン窒化膜、シリコン炭化膜などがこの膜に
採用される。
【００３７】また、第２のハードマスク膜１２は、第１
のハードマスク膜５と同様のハードマスク膜としての機
能を有し、さらに、下層の第３の低誘電率層間絶縁膜１
１がＣＭＰに直接に曝されることを防止している。この
膜には、第１のハードマスク膜５と同様、シリコン窒化
膜、シリコン酸化膜、シリコン酸窒化膜およびシリコン
炭化膜等が適用できる。
【００３８】次に、第２のハードマスク膜１２をフォト
リソグラフィ技術を用いてパターニングし、これをマス
クとして第３の低誘電率層間絶縁膜１１にドライエッチ
ングを行って配線溝１４を形成する。また、配線溝１４
に露出した第２のエッチングストップ膜１０の一部をフ
ォトリソグラフィ技術を用いてパターニングし、これを
マスクとして第２の低誘電率層間絶縁膜９および第１の
銅拡散防止膜８にドライエッチングを行って接続孔１３
を形成する（図４）。
【００３９】なお、第２のエッチングストップ膜１０
は、配線溝１４の深さに応じた位置に形成される。よっ
て、第２および第３の低誘電率層間絶縁膜９，１１を１
つの層間絶縁膜と捉えた場合、その層間絶縁膜の成膜途
中に第２のエッチングストップ膜１０が形成されると考
えることができる。
【００４０】そして、第１のバリアメタル６および第１
の銅配線７と同様に、第２のバリアメタル１５および第
２の銅配線１６を形成し、第２のハードマスク膜１２上
の部分をＣＭＰ法により除去し、接続孔１３および配線
溝１４内にのみ残置する（図５）。第２のバリアメタル
１５は、第２の銅配線１６に接しており、接続孔１３お
よび配線溝１４の内壁に沿って形成される。また、第１
の銅配線７は、第２の銅配線１６のうち接続孔１３内に
形成された接続部と接触している。
【００４１】そして、第２の銅配線１６の上方に接する
第２の銅拡散防止膜１７を形成する（図６）。第２の銅
拡散防止膜１７にも第１の銅拡散防止膜と同様に、酸素
原子、または、それに加えて窒素原子を３０原子％以上
含ませたシリコン炭化膜を採用する。
【００４２】このように本実施の形態においては、第１
および第２の銅拡散防止膜８，１７に、酸素原子を含有
した、あるいは、酸素原子と窒素原子を含有したシリコ
ン炭化膜が適用される。
【００４３】図７は、シリコン炭化膜中の全組成元素に
対する酸素原子あるいは酸素原子＋窒素原子の含有比率
（単位はアトミック％（原子％））と、絶縁破壊までの
寿命（単位は秒）との関係を示す図である。なお、図７
の実験結果は、酸素原子を含有した、あるいは、酸素原
子と窒素原子を含有したシリコン炭化膜のサンプル膜を
シリコン基板上に形成し、そのサンプル膜上に銅電極を
形成して、銅電極が＋側、シリコン基板が−側（基板裏
面からコンタクトする）になるよう電圧を印加したとき
の絶縁破壊までの寿命を測定したものである。また、こ
こで示す絶縁破壊までの寿命とは、２００℃の雰囲気温
度で１ＭＶ／ｃｍの電界を印加した場合の値である。
【００４４】図７から明らかなように、酸素原子あるい
は酸素原子＋窒素原子の含有比率が３０原子％以上にな
ると、急激に絶縁破壊までの寿命が延びている。５０％
以上の場合の詳細データはないが、少なくとも含有比率
が３０％から５０％の間では長寿命を持つシリコン炭化
膜の形成が可能である。ちなみに、シリコン酸化膜また
はシリコン酸窒化膜で同様の実験を行った場合には、こ
のような長寿命にはならないことが判明している。
【００４５】なお、本実施の形態に係るシリコン炭化膜
には、おもな構成元素であるシリコン原子、炭素原子、
酸素原子、窒素原子以外に、水素原子を含んでいてもよ
い。水素原子を含んでいても同様な結果となるからであ
る。
【００４６】シリコン炭化膜の絶縁破壊の寿命は、銅電
極からサンプル膜への銅の拡散により引き起こされると
考えられる。例えばアルミ電極を使用した場合には、こ
のような短時間での耐圧劣化は発生しないからである。
すなわち、図７の実験においてシリコン炭化膜が高電界
に対して長寿命であるということは、銅の拡散が生じに
くいことを意味し、銅の拡散防止に優れていることを意
味するのである。
【００４７】よって、酸素原子あるいは酸素原子＋窒素
原子の含有比率が３０原子％以上のシリコン炭化膜を銅
拡散防止膜に採用すれば、銅拡散防止機能が改善され、
銅拡散に起因する絶縁破壊までの寿命を長時間化させる
ことができる。
【００４８】次に、酸素原子あるいは酸素原子と窒素原
子を含有したシリコン炭化膜の形成方法について説明す
る。成膜方法としては、プラズマＣＶＤ法が使用され
る。シリコン炭化膜中に酸素あるいは酸素＋窒素を含有
させるためには、原料ガスとして酸素、窒素を含むもの
を選ぶ必要がある。
【００４９】シリコン炭化膜に酸素原子を含有させるた
めには、有機シロキサン（OrganicSiloxane）やシリコ
ンアルコキシド（Silicon Alchoxide）を使用するか、
あるいは、有機シラン（Organic Silane：ＳｉＨ
nＲ4-n、ただしＲはアルキル基（Ｃ nＨ2n+1 ））に酸素
を添加すればよい。
【００５０】また、シリコン炭化膜に酸素原子＋窒素原
子を含有させるためには、有機シランに亜酸化窒素また
は亜酸化窒素とアンモニアとの混合ガスを添加する、あ
るいは、有機シロキサンやシリコンアルコキシドに、亜
酸化窒素やアンモニア、または、亜酸化窒素とアンモニ
アとの混合ガスを添加すればよい。もちろん、アンモニ
アの代わりに、窒素あるいはアンモニアと窒素との混合
ガスを使用してもよい。
【００５１】有機シロキサンは、分子骨格のなかにＳｉ
−Ｏ結合を含んでおり、鎖状シロキサン（Ｒ2n+1（Ｓｉ
Ｏn）ＳｉＲ3、Ｒはアルキル基（ＣnＨ2n+1）または水
素）と環状シロキサン（（Ｒ2ＳｉＯ）n、Ｒはアルキル
基（ＣnＨ2n+1）または水素、ｎは３以上）に大別でき
る。
【００５２】本発明に適用できる鎖状シロキサンとして
は、ＨＭＤＳＯ（Hexamethyldisiloxane:Si2O(CH3)6)、
ＯＭＴＳ（1,1,1,3,5,7,7,7-Octamethyltetrasiloxane:
Si4O 3H2(CH3)8）がある。また、本発明に適用できる環
状シロキサンとしては、ＯＭＣＴＳ（Octamethylcyclot
etrasiloxane:Si4O4(CH3)8）、ＴＭＣＴＳ（1,3,5,7-Te
tramethylcyclotetrasiloxane:Si4O4(CH3)4）がある。
【００５３】シリコンアルコキシドはＴＥＯＳ（Tetrae
thoxysilane:Si(OC2H5)4）に代表される珪酸塩であり、
化学式ではSi(OR)4またはSiR1n（OR2）4-nと記される
（ここではR1はアルキル基か水素、R2はアルキル基）。
本発明に適用できるシリコンアルコキシドとしては、Ｔ
ＥＯＳの他にＴＭＯＳ（Tetramethoxysilane:Si(OC
H3)4）、ＴＭＳ（Trimethoxysilane:SiH(OCH3)3）、Ｄ
ＭＤＭＯＳ（Dimethyldimethoxysilane:Si(CH3)2(OCH3)
2）がある。
【００５４】上記のような原料ガスを流量等の調整をし
て使用し、２００Ｐａ程度に調整されたプラズマＣＶＤ
装置のチャンバー内にてプラズマを発生させる。そし
て、ステージ温度を３００〜４００℃に設定した基板ス
テージ上にウエハ基板を載置し、そのウエハ基板上にシ
リコン炭化膜を形成する。そうすれば、膜中に酸素原子
あるいは酸素原子＋窒素原子を含有したシリコン炭化膜
が形成できる。
【００５５】酸素原子あるいは酸素原子＋窒素原子の含
有比率を３０原子％以上にしたシリコン炭化膜は、図７
に示したように絶縁膜破壊までの寿命が長くなるため、
これを銅拡散防止膜として使用すれば半導体装置の信頼
性を向上させることができる。
【００５６】なお、上記のシリコン炭化膜は銅の拡散に
対して有用であるが、もちろん、銅よりも拡散しにくい
アルミニウムやチタン、タンタル等、他の金属に対して
も同様に拡散を防止する機能を有する。
【００５７】本実施の形態に係る半導体装置によれば、
第１および第２の銅拡散防止膜８，１７にシリコン炭化
膜を採用し、そのシリコン炭化膜には、酸素原子、また
は、それに加えて窒素原子が３０原子％以上含まれる。
これにより、銅配線からの銅の拡散を防止するシリコン
炭化膜の機能が改善され、銅の拡散に起因する絶縁破壊
までの寿命が長時間化した半導体装置が得られる。
【００５８】すなわち、本実施の形態においては、酸素
原子あるいは酸素原子＋窒素原子を含有したシリコン炭
化膜を銅拡散防止膜８，１７として銅配線７，１６上に
形成しているので、上方への銅拡散を防止することがで
きる。すなわち、第１の銅拡散防止膜８の場合、第１の
銅配線７から上層の第２の低誘電率層間絶縁膜９への銅
拡散を防止することができる。第２の銅拡散防止膜１７
の場合も同様に、上層に層間絶縁膜が形成された場合に
層間絶縁膜への銅拡散を防止することができる。
【００５９】なお、図６では第２の銅拡散防止膜１７上
に成膜は行なわれていないが、第２の銅拡散防止膜１７
の機能はもちろん、その上に第１ないし第３の低誘電率
層間絶縁膜４，９，１１と同様の低誘電率層間絶縁膜が
形成された場合の銅の拡散を防止することである。すな
わち、低誘電率層間絶縁膜と銅配線との間に銅拡散防止
膜を介在させることで、銅の拡散防止を図る。
【００６０】また、本実施の形態に係る半導体装置の製
造方法によれば、上記利点を有する半導体装置を製造す
ることが可能となる。
【００６１】なお、第１および第２の銅配線７，１６に
第１および第２の銅拡散防止膜８，１７をそれぞれ設け
たので、多層配線の場合であっても、上記効果が得られ
る。
【００６２】また、本実施の形態においては、配線の形
成に当たって、第１ないし第３の低誘電率層間絶縁膜
４，９，１１を先に形成し、その内部に配線溝７ａ，１
４および接続孔１３を形成している。これにより、いわ
ゆるダマシンプロセスが可能となっているが、本発明は
そのようなプロセスに限られるものではない。
【００６３】例えば下部構造上に金属膜を形成し、フォ
トリソグラフィ技術およびエッチング技術を用いて配線
形状に成形した後、その周囲に低誘電率層間絶縁膜を形
成するようなプロセスであってもよい。その場合も、酸
素原子あるいは酸素原子＋窒素原子を含有したシリコン
炭化膜を、配線と低誘電率層間絶縁膜との間に介在させ
て形成するようにすれば、その金属の拡散を防止するこ
とが可能である。
【００６４】なお、第１の銅配線７の配線の幅よりもそ
の上層の接続孔１３の直径の方が小さいことが一般的で
あるため、第１の銅拡散防止膜８が第１の銅配線７から
の第２の低誘電率層間絶縁膜９への銅拡散を有効に防止
する。第２の銅拡散防止膜１７の場合も同様である。
【００６５】＜実施の形態２＞本実施の形態は、実施の
形態１に係る半導体装置およびその製造方法の変形例で
あり、酸素原子あるいは酸素原子＋窒素原子の含有比率
を３０原子％以上にしたシリコン炭化膜の適用を他の膜
にまで広げた例である。
【００６６】図８〜図１２は本実施の形態に係る半導体
装置の製造方法を示す図であり、図１３はそれにより得
られる半導体装置を示す図である。本実施の形態では、
１層の銅配線を形成するプロセスフローを示しており、
酸素原子あるいは酸素原子＋窒素原子を含有したシリコ
ン炭化膜が、実施の形態１における第１のエッチングス
トップ膜３および第１のハードマスク膜５にも適用され
る。そしてさらに、実施の形態１における第１のバリア
メタル６の形成が省略され、その代わりに、酸素原子あ
るいは酸素原子＋窒素原子を含有したシリコン炭化膜が
配線溝７ａ内の壁面に沿ってサイドウォール膜として形
成される。上述した点以外は、図１〜図６の実施の形態
１のプロセスフローと同様である。以下、図８から順に
説明する。
【００６７】まず、シリコン基板等の基板２１上に、ト
ランジスタ等の素子（図示せず）を内蔵する下部絶縁層
２２を形成する。そして、下部絶縁層２２の上に第１の
エッチングストップ膜２３、第１の低誘電率層間絶縁膜
２４および第１のハードマスク膜２５を形成する（図
８）。なお、本実施の形態においても、基板２１および
下部絶縁層２２で構成される構造を配線形成層の下部構
造と捉える。
【００６８】本実施の形態においては、上述したよう
に、第１のエッチングストップ膜２３および第１のハー
ドマスク膜２５は、酸素原子あるいは酸素原子＋窒素原
子の含有比率を３０原子％以上にしたシリコン炭化膜で
ある。酸素原子あるいは酸素原子＋窒素原子を含有させ
ても、シリコン炭化膜はエッチングストップ機能および
ハードマスク機能を有しているため、このような置換が
可能である。
【００６９】また、第１の低誘電率層間絶縁膜２４に
は、実施の形態１で挙げた各種の絶縁膜のいずれか又は
複数が採用される。
【００７０】次に、第１のハードマスク膜２５をフォト
リソグラフィ技術を用いてパターニングし、これをマス
クとして第１の低誘電率層間絶縁膜２４にドライエッチ
ングを行って配線溝２６を形成する（図９）。
【００７１】続いて、配線溝２６内の壁面に、酸素原子
あるいは酸素原子＋窒素原子の含有比率を３０原子％以
上にしたシリコン炭化膜が形成されるように、それを材
料とする第１のサイドウォール形成用絶縁膜２７ａを図
９の構造の全面を覆うように形成する（図１０）。
【００７２】そして、第１のサイドウォール形成用絶縁
膜２７ａに対して異方性ドライエッチングを行い、配線
溝２６内の側壁部に接する部分を残すようにエッチバッ
クする。これにより、第１のサイドウォール膜２７ｂを
形成する（図１１）。
【００７３】次に、第１の銅配線２８を形成し、第１の
ハードマスク膜２５上の部分をＣＭＰ法により除去す
る。これにより、配線溝２６は第１のサイドウォール膜
２７ｂを側壁部に介して第１の銅配線２８で充填される
（図１２）。そして、酸素原子あるいは酸素原子＋窒素
原子の含有比率を３０原子％以上にしたシリコン炭化膜
を、第１の銅配線２８の上面に接する第１の銅拡散防止
膜２９として形成する（図１３）。
【００７４】このような銅配線構造では、本発明による
シリコン炭化膜が十分な銅拡散防止機能を有しているこ
とから、それにより銅膜を第１の低誘電率層間絶縁膜２
４と接触させないことでバリアメタルを使わずに銅配線
を形成することが可能である。
【００７５】すなわち、本実施の形態に係る半導体装置
によれば、第１のエッチングストップ膜２３、第１のサ
イドウォール膜２７ｂおよび第１の銅拡散防止膜２９が
全て、酸素原子あるいは酸素原子＋窒素原子の含有比率
を３０原子％以上にしたシリコン炭化膜である。
【００７６】よって、酸素原子あるいは酸素原子＋窒素
原子を含有するシリコン炭化膜が、断面図上、第１の銅
配線２８の側面のみならず上面、下面にも接しており、
第１の銅配線２８の周囲に銅が拡散するのを、より確実
に防止することができる。すなわち、第１の銅拡散防止
膜２９が第１の銅配線２８の上面に形成されているの
で、銅の上方への拡散を防止することができる。また、
第１のサイドウォール膜２７ｂが配線溝２６内の側面に
形成されているので、配線溝２６側方周辺の第１の低誘
電率層間絶縁膜２４への銅の拡散を防止することができ
る。また、第１の銅配線２８の下面に形成された第１の
エッチングストップ膜２３も酸素原子あるいは酸素原子
＋窒素原子を含有するシリコン炭化膜であるので、銅の
下方への拡散、すなわち、下部絶縁層２２への銅拡散を
防止することができる。
【００７７】また、第１のサイドウォール膜２７ｂが配
線溝２６内の壁面に沿って形成されているので、第１の
銅配線２８の周囲に銅拡散防止用のバリアメタルを形成
する必要がない。バリアメタルが不要となった結果、第
１の銅配線２８の体積を増加させることができる。すな
わち例えば、実施の形態１における第１のバリアメタル
６に比して、第１のサイドウォール膜２７ｂは配線溝２
６内の底面には設けられないので、その分、第１の銅配
線２８の体積を増やすことができる。
【００７８】それに加えて、バリアメタルが配線溝２６
内の底面には設けられないことにより、接続部の接触抵
抗も減少させることができる。図８〜図１３では、第１
の銅配線２８には下部構造中の素子への接続部を設けて
いないが、そのような接続部を設ける場合がある。その
場合、図９の段階でさらに、配線溝２６内の第１のエッ
チングストップ膜２３の一部をエッチングして、下部絶
縁層２２内に接続孔を設ければよい。そうすれば続く工
程を経ることでサイドウォール膜の付いた接続孔が形成
でき、そこに銅を埋め込むことで、表面がシリコン炭化
膜に囲まれた接続部を形成できる。このような接続部を
設ける場合に、その接続部と下部構造中の素子との接触
抵抗を減少させることができる。
【００７９】以上のことより、第１の銅配線２８の抵抗
がより低くなる。
【００８０】また、本実施の形態においては、第１の銅
配線２８の形成に当たって、第１の低誘電率層間絶縁膜
２４を先に形成し、その内部に配線溝２６を形成してい
る。これにより、いわゆるダマシンプロセスが可能とな
っているが、本発明はそのようなプロセスに限られるも
のではない。
【００８１】＜実施の形態３＞本実施の形態は、実施の
形態２に係る半導体装置およびその製造方法の変形例で
あり、さらにもう一層の銅配線を形成する場合の例であ
る。
【００８２】図１４〜図１７は本実施の形態に係る半導
体装置の製造方法を示す図であり、図１８はそれにより
得られる半導体装置を示す図である。この図１４〜図１
８に示すプロセスフローでは、図１３の構造に加えてさ
らに成膜を行うことにより、２層目の銅配線を形成す
る。
【００８３】本実施の形態においても、酸素原子あるい
は酸素原子＋窒素原子を含有したシリコン炭化膜が、実
施の形態１における第２のエッチングストップ膜１０お
よび第２のハードマスク膜１２に適用される。そしてさ
らに、実施の形態１における第２のバリアメタル１５の
形成が省略され、その代わりに、酸素原子あるいは酸素
原子＋窒素原子を含有したシリコン炭化膜が配線溝１４
および接続孔１３内の壁面に沿ってサイドウォール膜と
して形成される。上述した点以外は、実施の形態１の図
３〜図６のプロセスフローと同様である。以下、図１４
から順に説明する。
【００８４】まず、上記工程で得られた構造の上に、第
２の低誘電率層間絶縁膜３１、第２のエッチングストッ
プ膜３２、第３の低誘電率層間絶縁膜３３、および第２
のハードマスク膜３４をこの順に形成する（図１４）。
【００８５】上述したように、本実施の形態では、第２
のエッチングストップ膜３２および第２のハードマスク
膜３４にも酸素原子あるいは酸素原子＋窒素原子を含有
したシリコン炭化膜を採用する。酸素原子あるいは酸素
原子＋窒素原子を含有させても、シリコン炭化膜はエッ
チングストップ機能およびハードマスク機能を有してい
るため、このような置換が可能である。
【００８６】また、第２および第３の低誘電率層間絶縁
膜３１，３３には、第１の低誘電率層間絶縁膜２４と同
様の各種の低誘電率層間膜絶縁膜が採用される。
【００８７】次に、第２のハードマスク膜３４をフォト
リソグラフィ技術を用いてパターニングし、これをマス
クとして第３の低誘電率層間絶縁膜３３にドライエッチ
ングを行って配線溝３６を形成する。また、配線溝３６
に露出した第２のエッチングストップ膜３２の一部をフ
ォトリソグラフィ技術を用いてパターニングし、これを
マスクとして第２の低誘電率層間絶縁膜３１および第１
の銅拡散防止膜２９にドライエッチングを行って接続孔
３５を形成する（図１５）。
【００８８】なお、第２のエッチングストップ膜３２
は、配線溝３６の深さに応じた位置に形成される。よっ
て、第２および第３の低誘電率層間絶縁膜３１，３３を
１つの層間絶縁膜と捉えた場合、その層間絶縁膜の成膜
途中に第２のエッチングストップ膜３２が形成されると
考えることができる。
【００８９】続いて、配線溝３６および接続孔３５内の
壁面に酸素原子あるいは酸素原子＋窒素原子の含有比率
を３０原子％以上にしたシリコン炭化膜が形成されるよ
うに、それを材料とする第２のサイドウォール形成用絶
縁膜３７ａを図１５の構造の全面を覆うように形成する
（図１６）。
【００９０】そして、第２のサイドウォール形成用絶縁
膜３７ａに対して異方性ドライエッチングを行い、配線
溝３６および接続孔３５内の側壁部に接する部分を残す
ようにエッチバックする。これにより、第２のサイドウ
ォール膜３７ｂを形成する（図１７）。
【００９１】次に、第２の銅配線３８を形成し、第２の
ハードマスク膜３４上の部分をＣＭＰ法により除去す
る。これにより、配線溝３６および接続孔３５は第２の
サイドウォール膜３７ｂを側壁部に介して第２の銅配線
３８で充填される。そして、酸素原子あるいは酸素原子
＋窒素原子の含有比率を３０原子％以上にしたシリコン
炭化膜を、第２の銅配線３８の上面に接する第２の銅拡
散防止膜３９として形成する（図１８）。
【００９２】本実施の形態に係る半導体装置によれば、
第２の銅配線３８に接する第２の銅拡散防止膜３９にも
シリコン炭化膜を採用し、そのシリコン炭化膜には、酸
素原子、または、それに加えて窒素原子が３０原子％以
上含まれる。これにより、多層配線の場合であっても、
銅配線からの銅の拡散を防止するシリコン炭化膜の機能
が改善され、銅の拡散に起因する絶縁破壊までの寿命が
長時間化した半導体装置が得られる。
【００９３】また、本実施の形態に係る半導体装置の製
造方法によれば、上記利点を有する半導体装置を製造す
ることが可能となる。
【００９４】また、本実施の形態においては、第２の銅
配線３８の形成に当たって、第２および第３の低誘電率
層間絶縁膜３１，３３を先に形成し、その内部に配線溝
１４および接続孔１３を形成している。これにより、い
わゆるダマシンプロセスが可能となっているが、本発明
はそのようなプロセスに限られるものではない。
【００９５】また、本実施の形態に係る半導体装置によ
れば、第２のエッチングストップ膜３２、第２のサイド
ウォール膜３７ｂおよび第２の銅拡散防止膜３９が全
て、酸素あるいは酸素＋窒素の含有比率を３０原子％以
上にしたシリコン炭化膜である。
【００９６】よって、酸素あるいは酸素＋窒素を含有す
るシリコン炭化膜が、断面図上、第２の銅配線３８の側
面のみならず上面、下面にも接しており、第２の銅配線
３８の周囲に銅が拡散するのを、より確実に防止するこ
とができる。すなわち、第２の銅拡散防止膜３９が第２
の銅配線３８の上面に形成されているので、銅の上方へ
の拡散を防止することができる。また、第２のサイドウ
ォール膜３７ｂが配線溝３６および接続孔３５内の壁面
に沿って形成されているので、配線溝３６および接続孔
３５側方周辺の第２および第３の低誘電率層間絶縁膜３
１，３３への銅の拡散を防止することができる。また、
第２の銅配線３８の下に形成された第２のエッチングス
トップ膜３２も酸素原子あるいは酸素原子＋窒素原子を
含有するシリコン炭化膜であるので、銅の下方への拡
散、すなわち、第２の低誘電率層間絶縁膜３１への銅拡
散を防止することができる。
【００９７】また、第２のサイドウォール膜３７ｂが配
線溝３６および接続孔３５内の壁面に沿って形成されて
いるので、第２の銅配線３８の周囲に銅拡散防止用のバ
リアメタルを形成する必要がない。バリアメタルが不要
となった結果、第２の銅配線３８の体積を増加させるこ
とができる。すなわち例えば、実施の形態１における第
２のバリアメタル１５に比して、第２のサイドウォール
膜３７ｂは配線溝３６および接続孔３５内の底面には設
けられないので、その分、第２の銅配線３８の体積を増
やすことができる。
【００９８】それに加えて、バリアメタルが配線溝３６
および接続孔３５内の底面には設けられないことによ
り、第２の銅配線３８と第１の銅配線２８との接続部の
接触抵抗も減少させることができる。
【００９９】以上のことより、第２の銅配線３８の抵抗
がより低くなる。
【０１００】
【発明の効果】請求項１に記載の発明によれば、シリコ
ン炭化膜には、酸素原子、または、それに加えて窒素原
子が３０原子％以上含まれる。これにより、導電体に採
用した銅の層間絶縁膜への拡散を防止するシリコン炭化
膜の機能が改善され、銅の拡散に起因する絶縁破壊まで
の寿命が長時間化した半導体装置が得られる。
【０１０１】請求項２に記載の発明の発明によれば、シ
リコン炭化膜には、窒素原子も含まれ、前記シリコン炭
化膜は、酸素原子および窒素原子を合わせて３０原子％
以上含む。この場合も請求項１と同様の効果がある。
【０１０２】請求項３に記載の発明によれば、シリコン
炭化膜には、酸素原子、または、それに加えて窒素原子
が３０原子％以上含まれる。これにより、導電体に採用
した銅の層間絶縁膜への拡散を防止するシリコン炭化膜
の機能が改善され、銅の拡散に起因する絶縁破壊までの
寿命が長時間化した半導体装置を製造することが可能と
なる。
【０１０３】請求項４に記載の発明によれば、シリコン
炭化膜には、窒素原子も含まれ、前記シリコン炭化膜
は、酸素原子および窒素原子を合わせて３０原子％以上
含む。この場合も請求項３と同様の効果がある。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の製造方法の
一工程を示す図である。
【図２】 実施の形態１に係る半導体装置の製造方法の
一工程を示す図である。
【図３】 実施の形態１に係る半導体装置の製造方法の
一工程を示す図である。
【図４】 実施の形態１に係る半導体装置の製造方法の
一工程を示す図である。
【図５】 実施の形態１に係る半導体装置の製造方法の
一工程を示す図である。
【図６】 実施の形態１に係る半導体装置を示す図であ
る。
【図７】 シリコン炭化膜中の酸素または酸素および窒
素の含有率と絶縁破壊までの寿命との関係を示す図であ
る。
【図８】 実施の形態２に係る半導体装置の製造方法の
一工程を示す図である。
【図９】 実施の形態２に係る半導体装置の製造方法の
一工程を示す図である。
【図１０】 実施の形態２に係る半導体装置の製造方法
の一工程を示す図である。
【図１１】 実施の形態２に係る半導体装置の製造方法
の一工程を示す図である。
【図１２】 実施の形態２に係る半導体装置の製造方法
の一工程を示す図である。
【図１３】 実施の形態２に係る半導体装置を示す図で
ある。
【図１４】 実施の形態３に係る半導体装置の製造方法
の一工程を示す図である。
【図１５】 実施の形態３に係る半導体装置の製造方法
の一工程を示す図である。
【図１６】 実施の形態３に係る半導体装置の製造方法
の一工程を示す図である。
【図１７】 実施の形態３に係る半導体装置の製造方法
の一工程を示す図である。
【図１８】 実施の形態３に係る半導体装置を示す図で
ある。
【図１９】 従来の埋め込み銅配線構造を有する半導体
装置を示す図である。
【符号の説明】
１，２１ 基板、２，２２ 下部絶縁層、３，２３ 第
１のエッチングストップ膜、４，２４ 第１の低誘電率
層間絶縁膜、５，２５ 第１のハードマスク膜、６ 第
１のバリアメタル、７，２８ 第１の銅配線、７ａ，１
４，２６，３６配線溝、８，２９ 第１の銅拡散防止
膜、９，３１ 第２の低誘電率層間絶縁膜、１０，３２
第２のエッチングストップ膜、１１，３３ 第３の低
誘電率層間絶縁膜、１２，３４ 第２のハードマスク
膜、１３，３５ 接続孔、１５ 第２のバリアメタル、
１６，３８ 第２の銅配線、１７，３９ 第２の銅拡散
防止膜、２７ｂ 第１のサイドウォール膜、３７ｂ 第
２のサイドウォール膜。
フロントページの続き Ｆターム(参考） 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 KK32 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP26 QQ09 QQ10 QQ11 QQ25 QQ28 QQ30 QQ37 QQ48 RR01 RR04 RR05 RR06 RR11 RR20 RR21 SS01 SS03 SS04 SS11 SS15 SS21 TT08 WW04 XX28 5F058 BA20 BC20 BF07 BF26 BF29 BF30 BJ02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 層間絶縁膜と、 銅を主成分とする導電体と、 シリコン炭化膜とを備え、 前記導電体と前記層間絶縁膜との間には、前記シリコン
    炭化膜が介在し、 前記シリコン炭化膜には、酸素原子が３０原子％以上含
    まれる半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、 前記シリコン炭化膜には、窒素原子も含まれ、 前記シリコン炭化膜は、酸素原子および窒素原子を合わ
    せて３０原子％以上含む半導体装置。
  3. 【請求項３】 （ａ）層間絶縁膜を形成する工程と、 （ｂ）銅を主成分とする導電体を形成する工程と、 （ｃ）前記導電体と前記層間絶縁膜との間にシリコン炭
    化膜を形成する工程とを備え、 前記シリコン炭化膜には、酸素原子が３０原子％以上含
    まれる半導体装置の製造方法。
  4. 【請求項４】 請求項３に記載の半導体装置の製造方法
    であって、 前記シリコン炭化膜には、窒素原子も含まれ、 前記シリコン炭化膜は、酸素原子および窒素原子を合わ
    せて３０原子％以上含む半導体装置の製造方法。
JP2001348736A 2001-11-14 2001-11-14 半導体装置およびその製造方法 Expired - Fee Related JP4152619B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001348736A JP4152619B2 (ja) 2001-11-14 2001-11-14 半導体装置およびその製造方法
TW091116996A TW564485B (en) 2001-11-14 2002-07-30 Semiconductor device
US10/216,818 US6737746B2 (en) 2001-11-14 2002-08-13 Semiconductor device containing copper diffusion preventive film of silicon carbide
DE10248272A DE10248272A1 (de) 2001-11-14 2002-10-16 Halbleitervorrichtung und Verfahren für ihre Herstellung
KR10-2002-0067042A KR100487027B1 (ko) 2001-11-14 2002-10-31 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001348736A JP4152619B2 (ja) 2001-11-14 2001-11-14 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2003152076A true JP2003152076A (ja) 2003-05-23
JP2003152076A5 JP2003152076A5 (ja) 2005-07-07
JP4152619B2 JP4152619B2 (ja) 2008-09-17

Family

ID=19161513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001348736A Expired - Fee Related JP4152619B2 (ja) 2001-11-14 2001-11-14 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6737746B2 (ja)
JP (1) JP4152619B2 (ja)
KR (1) KR100487027B1 (ja)
DE (1) DE10248272A1 (ja)
TW (1) TW564485B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7176121B2 (en) 2002-10-17 2007-02-13 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2010021575A (ja) * 2003-11-28 2010-01-28 Nec Corp 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置
US7723849B2 (en) 2002-10-17 2010-05-25 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6759327B2 (en) * 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
JP4338495B2 (ja) 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
US6875693B1 (en) * 2003-03-26 2005-04-05 Lsi Logic Corporation Via and metal line interface capable of reducing the incidence of electro-migration induced voids
US7081673B2 (en) * 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
KR100588636B1 (ko) * 2004-07-07 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 층간 절연막 제조 방법
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US8053361B2 (en) * 2008-09-04 2011-11-08 Globalfoundries Singapore Pte. Ltd Interconnects with improved TDDB
KR101168507B1 (ko) * 2010-07-16 2012-07-27 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8629559B2 (en) 2012-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus with an inverted cup-shaped layer
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP6975584B2 (ja) 2017-09-07 2021-12-01 東京エレクトロン株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326224A (ja) * 2000-02-28 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
JP2001326279A (ja) * 2000-05-18 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250655A (ja) 1986-04-23 1987-10-31 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JP3139263B2 (ja) 1994-02-23 2001-02-26 富士電機株式会社 半導体装置の保護膜の形成方法
JP3698372B2 (ja) 1995-05-23 2005-09-21 東芝セラミックス株式会社 ＣＶＤ−ＳｉＣ被覆部材
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
TWI272694B (en) * 2001-01-03 2007-02-01 Dow Corning Metal ion diffusion barrier layers
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326224A (ja) * 2000-02-28 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
JP2001326279A (ja) * 2000-05-18 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723849B2 (en) 2002-10-17 2010-05-25 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7176121B2 (en) 2002-10-17 2007-02-13 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9490213B2 (en) 2003-03-25 2016-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9659867B2 (en) 2003-03-25 2017-05-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10304726B2 (en) 2003-03-25 2019-05-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10121693B2 (en) 2003-03-25 2018-11-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8431480B2 (en) 2003-03-25 2013-04-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8617981B2 (en) 2003-03-25 2013-12-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8810034B2 (en) 2003-03-25 2014-08-19 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9064870B2 (en) 2003-03-25 2015-06-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9818639B2 (en) 2003-03-25 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP4492752B2 (ja) * 2003-11-28 2010-06-30 日本電気株式会社 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置
JP2010021575A (ja) * 2003-11-28 2010-01-28 Nec Corp 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR20030040050A (ko) 2003-05-22
US20030089988A1 (en) 2003-05-15
JP4152619B2 (ja) 2008-09-17
KR100487027B1 (ko) 2005-05-03
DE10248272A1 (de) 2003-05-28
US6737746B2 (en) 2004-05-18
TW564485B (en) 2003-12-01

Similar Documents

Publication Publication Date Title
JP4152619B2 (ja) 半導体装置およびその製造方法
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US6124641A (en) Semiconductor device organic insulator film
US7122481B2 (en) Sealing porous dielectrics with silane coupling reagents
US8927442B1 (en) SiCOH hardmask with graded transition layers
US6958525B2 (en) Low dielectric constant film material, film and semiconductor device using such material
US9035462B2 (en) Airgap-containing interconnect structure with patternable low-k material and method of fabricating
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
WO2009039523A1 (en) Interconnect structures containing patternable low-k dielectrics and methods of fabricating same
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
KR100479796B1 (ko) 반도체 소자 및 이의 제조 방법
TWI413212B (zh) 半導體裝置及其製造方法
US20090176367A1 (en) OPTIMIZED SiCN CAPPING LAYER
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
US20070222076A1 (en) Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP3845061B2 (ja) 半導体装置及びその製造方法
US6846737B1 (en) Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
JP2002134610A (ja) 半導体装置の製造方法
JP2005340262A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080702

R150 Certificate of patent or registration of utility model

Ref document number: 4152619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees