JP3845061B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3845061B2 JP3845061B2 JP2003010026A JP2003010026A JP3845061B2 JP 3845061 B2 JP3845061 B2 JP 3845061B2 JP 2003010026 A JP2003010026 A JP 2003010026A JP 2003010026 A JP2003010026 A JP 2003010026A JP 3845061 B2 JP3845061 B2 JP 3845061B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gas
- dielectric constant
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、Ｃｕ配線を被覆して低誘電率絶縁膜又はバリア絶縁膜が形成された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の高集積度化、高密度化とともに、データ転送速度の高速化が要求されている。このため、ＲＣディレイタイムの小さい低誘電率を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が用いられている。
【０００３】
Ｃｕ配線を被覆する層間絶縁膜として低誘電率絶縁膜を用いた場合、低誘電率絶縁膜は多孔性を有するため、Ｃｕが容易に拡散しやすく、絶縁性の低下を招く虞がある。従って、低誘電率絶縁膜とＣｕ配線の間に、Ｃｕの拡散を防止するための絶縁膜（以下、バリア絶縁膜と称する。）を用いることが多い。
【０００４】
低誘電率絶縁膜に関しては、シリコン含有有機化合物とＮ2Ｏを含む成膜ガスを用いたプラズマＣＶＤ法により成膜し、Ｏ2プラズマ処理などを行うことで多孔質化している。また、バリア絶縁膜に関しては、シリコン含有有機化合物とＮ2Ｏを含む成膜ガスを用いたプラズマＣＶＤ法により成膜している。或いは、形成膜についてＣｕの拡散に対するバリア性をさらに向上させるため、シリコン含有有機化合物とＮ2ＯにさらにＮ2やＮＨ3などを添加した成膜ガスを用いたプラズマＣＶＤ法により成膜している。
【０００５】
【発明が解決しようとする課題】
しかしながら、低誘電率絶縁膜及びバリア絶縁膜においては、窒素を含む成膜ガスに起因して膜中に取り込まれた窒素が問題となっている。以下に、窒素により引き起こされる問題について詳しく説明する。
【０００６】
窒素を含む成膜ガスにより成膜された低誘電率絶縁膜及びバリア絶縁膜に対してデュアルダマシン法によりビアホールや配線溝を形成する際に、０．１３μｍ以下の線幅を露光するＫｒＦやＡｒＦ用の化学増幅レジストを使用した場合、設計どおりのパターンを形成できないという問題があった。種々の調査によれば、この現象は、低誘電率絶縁膜又はバリア絶縁膜中の窒素が放出されて、レジストの架橋反応を過剰に引き起すことが原因となっていると推定されている。特に、低誘電率絶縁膜及びバリア絶縁膜の成膜ガスの構成ガスとしてＮ2やＮＨ3などだけでなくＮ2Ｏを用いると、この現象が起きる傾向がある。
【０００７】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、低誘電率絶縁膜又はバリア絶縁膜の成膜において、それぞれの膜の機能を維持しつつ、形成膜中に窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる半導体装置の製造方法及びその方法により作成された半導体装置を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、第１の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を４以上とし、かつ圧力を１．５Torr以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスを生成する工程と、前記処理ガスに電力を印加してプラズマを生成する工程と、前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程と、次いで、前記低誘電率絶縁膜の表面層を除去する工程とを有することを特徴とし、
第２の発明は、第１の発明の半導体装置の製造方法において、前記低誘電率絶縁膜の表面層を除去した後、前記低誘電率絶縁膜を大気に触れさせないで引き続き、大気圧中又は減圧中で、前記低誘電率絶縁膜を３７５℃以上に昇温し、ＣＨ3基を有する処理ガスに接触させる工程を有することを特徴とし、
第３の発明は、第１又は第２の発明のいずれか一の半導体装置の製造方法において、前記成膜ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とし、
第４の発明は、第１乃至第３の発明の何れか一の半導体装置の製造方法において、前記処理ガスに印加する電力は周波数１ＭＨｚ未満の電力であることを特徴とし、
第５の発明は、第１乃至第３の発明の何れか一の半導体装置の製造方法において、前記処理ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とし、
第６の発明は、第１乃至第５の発明の何れか一の半導体装置の製造方法において、前記処理ガスの圧力を１．０Torr以下に調整することを特徴とし、
第７の発明は、第１乃至第５の発明の何れか一の半導体装置の製造方法において、前記処理ガスの圧力を０．５Torr以下に調整することを特徴とし、
第８の発明は、第１乃至第７の発明の何れか一の半導体装置の製造方法において、前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程において、前記低誘電率絶縁膜を３７５℃以上に昇温することを特徴とし、
第９の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を４以上とし、かつ圧力を１．５Torr以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で前記低誘電率絶縁膜を加熱処理する工程と、次いで、前記低誘電率絶縁膜の表面層を除去する工程とを有することを特徴とし、
第１０の発明は、第９の発明の半導体装置の製造方法において、前記低誘電率絶縁膜の表面層を除去した後、前記低誘電率絶縁膜を大気に触れさせないで引き続き、大気圧中又は減圧中で、前記低誘電率絶縁膜を３７５℃以上に昇温し、ＣＨ3基を有する処理ガスに接触させる工程を有することを特徴とし、
第１１の発明は、第９又は第１０の発明の何れか一の半導体装置の製造方法において、前記成膜ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とし、
第１２の発明は、第２又は第１０の発明の何れか一の半導体装置の製造方法において、前記ＣＨ3基を有する処理ガスは、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシラン、又はトリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）或いはメチルトリメトキシシラン（ＴＭＳ:Si(CH3)(OCH3)3）のうち何れか一のアルコキシシランであることを特徴とし、
第１３の発明は、第１乃至第１２の発明の何れか一の半導体装置の製造方法において、前記成膜ガスの圧力を１．７５Torr以上に調整することを特徴とし、
第１４の発明は、第１乃至第１３の発明の何れか一の半導体装置の製造方法において、前記低誘電率絶縁膜を形成する工程において、前記基板を２５℃以上、４００℃以下に昇温することを特徴とし、
第１５の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を１２以上として、成膜ガスを生成する工程と、基板を２００℃以上、４００℃以下に昇温する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて前記昇温した基板上にバリア絶縁膜を形成する工程とを有することを特徴とし、
第１６の発明は、第１５の発明の半導体装置の製造方法において、前記成膜ガスを生成する工程において前記成膜ガスの圧力を１．０Torr未満に調整し、かつ前記バリア絶縁膜を形成する工程において周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスするとともに前記周波数１ＭＨｚ未満の電力により前記成膜ガスのプラズマを生成し、反応させてバリア絶縁膜を形成することを特徴とし、
第１７の発明は、第１５の発明の半導体装置の製造方法において、前記成膜ガスを生成する工程において前記成膜ガスの圧力を１．０Torr以上に調整し、前記バリア絶縁膜を形成する工程において周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスし、かつ前記周波数１ＭＨｚ未満の電力又は周波数１ＭＨｚ以上の電力のうち少なくとも該周波数１ＭＨｚ以上の電力を前記圧力１．０Torr以上に調整された成膜ガスに印加してプラズマを生成し、反応させてバリア絶縁膜を形成することを特徴とし、
第１８の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を１２以上として、成膜ガスを生成する工程と、前記成膜ガスの圧力を１．０Torr未満に調整する工程と、基板を２００℃以上、４００℃以下に昇温する工程と、周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスするとともに前記周波数１ＭＨｚ未満の電力により前記成膜ガスのプラズマを生成し、反応させて第１の絶縁膜を形成する工程と、前記成膜ガスを生成する工程と、前記成膜ガスの圧力を１．０Torr以上に調整する工程と、前記基板を２００℃以上、４００℃以下に昇温する工程と、周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスし、かつ前記周波数１ＭＨｚ未満の電力又は周波数１ＭＨｚ以上の電力のうち少なくとも該周波数１ＭＨｚ以上の電力を前記圧力１．０Torr以上に調整された成膜ガスに印加してプラズマを生成し、反応させて前記第１の絶縁膜上に第２の絶縁膜を形成し、前記第１及び第２の絶縁膜からなるバリア絶縁膜を形成する工程とを有することを特徴とし、
第１９の発明は、第１５乃至第１８の発明の何れか一の半導体装置の製造方法において、前記成膜ガスに、一酸化二窒素（Ｎ2Ｏ）を添加し、又は窒素（Ｎ2）或いはアンモニア（ＮＨ3）を添加し、又は一酸化二窒素（Ｎ2Ｏ）とアンモニア（ＮＨ3）を添加することを特徴とし、
第２０の発明は、第１乃至第１９の発明の何れか一の半導体装置の製造方法において、前記シロキサン結合を有するシリコン含有有機化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【０００９】
【化７】
【００１０】
オクタメチルトリシロキサン（ＯＭＴＳ）
【００１１】
【化８】
【００１２】
又は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００１３】
【化９】
【００１４】
のうち何れか一であることを特徴とし、
第２１の発明は、第１乃至第１９の発明の何れか一の半導体装置の製造方法において、前記シロキサン結合を有するシリコン含有有機化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【００１５】
【化１０】
【００１６】
オクタメチルトリシロキサン（ＯＭＴＳ）
【００１７】
【化１１】
【００１８】
又は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００１９】
【化１２】
【００２０】
のうち何れか一の、少なくとも一つのＣＨ3基をＦで置き換えた化合物であることを特徴とし、
第２２の発明は、第１乃至第２１の発明の何れか一の半導体装置の製造方法において、前記ＣＨ3基を有するシリコン含有有機化合物は、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシラン、又はトリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）或いはメチルトリメトキシシラン（ＴＭＳ:Si(CH3)(OCH3)3）のうち何れか一のアルコキシシランであることを特徴とし、
第２３の発明は、第１乃至第２２の発明の何れか一の半導体装置の製造方法において、前記成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加することを特徴とし、
第２４の発明は、第２３の発明の半導体装置の製造方法において、前記ＣxＨyは、Ｃ2Ｈ4であることを特徴とし、
第２５の発明は、第２３の発明の半導体装置の製造方法において、前記ＣxＨyＦzは、Ｃ3Ｆ8、Ｃ4Ｆ8又はＣＨＦ3であることを特徴とし、
第２６の発明は、第２３の発明の半導体装置の製造方法において、前記ＣxＨyＢzは、Ｂ2Ｈ6であることを特徴とし、
第２７の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ 3 基を有するシリコン含有有機化合物のうち何れか一とＨ 2 Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ 2 Ｏの流量比を４以上とし、かつ圧力を１．５ Torr 以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、Ｈｅ、Ａｒ、Ｈ 2 又は重水素のうち少なくとも何れか一を含む処理ガスを生成する工程と、前記処理ガスに電力を印加してプラズマを生成する工程と、前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程と、請求項１５又は１８記載の半導体装置の製造方法によりバリア絶縁膜を形成する工程とを有することを特徴とし、
第２８の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ 3 基を有するシリコン含有有機化合物のうち何れか一とＨ 2 Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ 2 Ｏの流量比を４以上とし、かつ圧力を１．５ Torr 以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で前記低誘電率絶縁膜を加熱処理する工程と、請求項１５又は１８記載の半導体装置の製造方法によりバリア絶縁膜を形成する工程とを有することを特徴とし、
第２９の発明は、第２７又は第２８の何れか一の発明の半導体装置の製造方法において、前記低誘電率絶縁膜を形成する工程の後、前記低誘電率絶縁膜を大気に曝さずに引き続き、前記バリア絶縁膜を形成する工程を行うことを特徴とし、
第３０の発明は、第１乃至第２９の何れか一の発明の半導体装置の製造方法において、前記基板に銅膜を主とする配線又は電極が形成されていることを特徴とし、
第３１の発明は、半導体装置に係り、第１乃至第３０の何れか一の発明の半導体装置の製造方法により作成されたことを特徴としている。
【００２１】
以下に、上記本発明の構成に基づく作用について説明する。
【００２２】
本発明によれば、酸化性ガスとして、Ｎ2Ｏの代わりにＨ2Ｏを用いているため、形成膜中には窒素が含まれない。Ｏ2など窒素を含まない他の酸化性ガスを用いずに、Ｈ2Ｏを用いるのは、比較的膜質の良い膜を形成することができるためである。特に、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば４以上と高めると、さらに膜質の良い膜を形成することができる。
【００２３】
一方、シリコン含有有機化合物に対するＨ2Ｏの流量比を高めると、比誘電率（ｋ）も高くなる傾向にある。それを抑えるため、プラズマＣＶＤ法により低誘電率絶縁膜を成膜する際には、成膜ガスのプラズマ化周波数を１ＭＨｚ以上と高くし、かつガス圧力を１．５Torr以上と高くする。好ましくは１．７５Torr以上とする。さらに、同じ理由で、成膜中、基板温度を４００℃以下と低くする。
【００２４】
この場合、形成膜中に結合が弱いと考えられるＣ−ＨやＯ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７とＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。従って、成膜後に、形成膜に対してプラズマ処理又はアニール処理を行って、Ｃ−ＨやＯ−Ｈなどを排出する。
【００２５】
プラズマ処理においては、例えば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスを生成する。さらに、ガス圧力を例えば、１Torr以下、好ましく０．５Torr以下に調整する。そして、その処理ガスに電力を印加してプラズマを生成する。その処理ガスのプラズマを温度３７５℃以上(４００乃至４５０℃の範囲が好ましい)に昇温した低誘電率絶縁膜に接触させる。調査によれば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスに電力を印加して生成したプラズマを用いることで、形成膜の比誘電率をより低減させることができる。特に、ガス圧力を１Torr以下に調整した処理ガスに周波数１ＭＨｚ未満の電力を印加して生成したプラズマを用いるとより一層有効である。更に、処理中に低誘電率絶縁膜を温度３７５℃以上に昇温しているのは、プラズマによっては排出し切れない膜中の水分その他等を十分に排出するためである。
【００２６】
また、アニール処理においては、窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で低誘電率絶縁膜を加熱処理する。窒素ガス又は不活性ガスの雰囲気中でアニール処理しているのは、膜の酸化を防止するためである。また、温度４００℃以上でアニール処理しているのは、プラズマを用いなくても膜中の水分その他等を十分に排出するためである。
【００２７】
プラズマ処理又はアニール処理を終えた状態では、形成膜の表面は密度が高く緻密化しており比誘電率も高くなっている。一方形成膜の内部は多孔質化しており、吸湿性が高い可能性がある。従って、ＮＦ3等のプラズマガスにより比誘電率の高い形成膜の表面層を除去して比誘電率を下げる。その後、吸湿性が高い可能性がある形成膜に対して、形成膜を大気に曝さないで引き続き、さらに大気圧中又は減圧中、３７５℃以上に昇温し、ＣＨ3基を有する処理ガスを接触させることで、耐湿性を向上させることができる。
【００２８】
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
【００２９】
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いるのは、化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるので、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれるため、酸素の余分な反応を抑えることができるからであり、また、形成膜を安定させることができるからである。さらに、シロキサン結合を有するシリコン含有有機化合物の、少なくとも一つのＣＨ3基をＦで置き換えた化合物を用いることで、形成膜中にＦを含ませて、より低誘電率化を図ることができる。
【００３０】
また、成膜ガスの構成ガスとして、ＣＨ3基を有するシリコン含有有機化合物を用いるのは、形成膜中にＣＨ3基が多く含まれるとＳｉがＣＨ3基で終端され、空孔が形成されて誘電率を低くできるためである。
【００３１】
また、低誘電率絶縁膜の成膜ガスにＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加して成膜することで、低誘電率絶縁膜とバリア絶縁膜とを積層した構造においてバリア絶縁膜を選択的にエッチングする際に、バリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦやＢを含ませてより低誘電率化を図ることができる。
【００３２】
また、低誘電率絶縁膜とともに用いるバリア絶縁膜においても、低誘電率絶縁膜の場合と同様に、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一と酸化性ガスとしてＨ2Ｏを用いているが、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば１２以上と高めるとともに、ガス圧力を１．０Torr以下と低くする。また、成膜中の基板温度を２００乃至４００℃とする。なお、成膜ガスのプラズマ化周波数は１ＭＨｚ以下と低くしてもよいし、１ＭＨｚ以上と高くしてもよい。以上の成膜条件とすることで、低誘電率絶縁膜と比べて、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、バリア絶縁膜中に窒素を含まないようにすることが可能である。
【００３３】
また、バリア絶縁膜については、成膜ガスに窒素含有ガス、例えば一酸化二窒素（Ｎ2Ｏ）、窒素（Ｎ2）或いはアンモニア（ＮＨ3）などを適宜組み合わせて添加し、レジストの架橋反応に影響を与えない程度に形成膜に微量含ませることも可能である。これにより、Ｃｕの拡散を阻止する機能をさらに高めることが可能である。
【００３４】
また、バリア絶縁膜の成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加して成膜することで、バリア絶縁膜と低誘電率絶縁膜とを積層した構造において低誘電率絶縁膜を選択的にエッチングする際に、低誘電率絶縁膜のエッチャントに対してバリア絶縁膜のエッチング耐性を確保することができる。
【００３５】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（本発明の実施の形態である成膜方法に用いるプラズマＣＶＤ／処理装置の説明）
図１は、本発明の実施の形態に係る半導体装置の製造方法に用いられる平行平板型のプラズマＣＶＤ／処理装置１０１の構成を示す側面図である。
【００３６】
このプラズマＣＶＤ／処理装置１０１は、プラズマガスにより基板２１上にバリア絶縁膜や低誘電率絶縁膜を形成する場所であり、形成膜を後処理する場所でもある成膜／処理部１０１Ａと、成膜ガス及び処理ガスを構成する複数のガスの供給源を有する成膜ガス／処理ガス供給部１０１Ｂとから構成されている。
【００３７】
成膜／処理部１０１Ａは、図１に示すように、減圧可能なチャンバ１を備え、チャンバ１は排気配管４を通して排気装置６と接続されている。排気配管４の途中にはチャンバ１と排気装置６の間の導通／非導通を制御する開閉バルブ５が設けられている。チャンバ１にはチャンバ１内の圧力を監視する不図示の真空計などの圧力計測手段が設けられている。
【００３８】
チャンバ１内には対向する一対の上部電極２と下部電極３とが備えられ、上部電極２に周波数１３．５６ＭＨｚの高周波電力を供給する高周波電力供給電源（ＲＦ電源）７が接続され、下部電極３に周波数３８０ｋＨｚの低周波電力を供給する低周波電力供給電源８が接続されている。これらの電源７、８のうち少なくとも高周波電力供給電源７から上部電極２に高周波電力（ＰHF）を供給し、又は低周波電力供給電源８から下部電極３に低周波電力（ＰLF）を供給して、成膜ガス等をプラズマ化する。上部電極２、下部電極３及び電源７、８が成膜ガス等をプラズマ化するプラズマ生成手段を構成する。
【００３９】
なお、下部電極３には、周波数３８０ｋＨｚのみならず、周波数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加することができるし、また、下部電極３に対向する上部電極２には、周波数１３．５６ＭＨｚのみならず、周波数１ＭＨｚ以上の高周波電力を印加してもよい。さらに、図１では上部電極２に高周波電源が接続され、下部電極３に低周波電源が接続されているが、高周波電源７は上部電極２に限らず、上部電極２又は下部電極３の何れか一に接続され、かつ低周波電源８は下部電極３に限らず、他の電極に接続されていれば、この発明の目的を達成することができる。
【００４０】
上部電極２は成膜ガス等の分散具を兼ねている。上部電極２には複数の貫通孔が形成され、下部電極３との対向面における貫通孔の開口部が成膜ガス等の放出口（導入口）となる。この成膜ガス等の放出口は成膜ガス／処理ガス供給部１０１Ｂと配管９ａで接続されている。また、場合により、上部電極２には図示しないヒータが備えられることもある。成膜中に上部電極２を温度凡そ１００℃程度に加熱しておくことにより、成膜ガス等の反応生成物からなるパーティクルが上部電極２に付着するのを防止するためである。
【００４１】
下部電極３は基板２１の保持台を兼ね、また、保持台上の基板２１を加熱するヒータ１２を備えている。
【００４２】
成膜ガス／処理ガス供給部１０１Ｂには、成膜ガスの供給源として、Ｈ2Ｏの供給源と、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物の供給源と、CxHy、CxHyFz又はＣxＨyＢzの供給源と、一酸化二窒素（Ｎ2Ｏ）の供給源と、アンモニア（ＮＨ3）の供給源と、窒素（Ｎ2）の供給源とが設けられている。また、処理ガスの供給源として、He, He-H2, Ar, Ar-H2, H2, 重水素の供給源と、図示しないＮＦ3 の供給源と、ＣＨ3 基を有する処理ガスの供給源とが設けられている。なお、ＣＨ3 基を有するシリコン含有有機化合物の供給源とＣＨ3 基を有する処理ガスの供給源とは共通となっており、図１ではＣＨ3 基を有するガスの供給源で表している。また、窒素（Ｎ2）の供給源は成膜ガスの供給源と、処理ガスの供給源を兼ねている。
【００４３】
これらのガスは適宜分岐配管９ｂ乃至９ｉ及びこれらすべての分岐配管９ｂ乃至９ｉが接続された配管９ａを通して成膜／処理部１０１Ａのチャンバ１内に供給される。分岐配管９ｂ乃至９ｉの途中に流量調整手段１１ａ乃至１１ｈや、分岐配管９ｂ乃至９ｉの導通／非導通を制御する開閉手段１０ｂ乃至１０ｑが設置され、配管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１０ａが設置されている。なお、図１にはＮＦ3 の供給源や配管を示していないが、上記他のガスの配管系と同じような構成となっている。
【００４４】
以上のような成膜／処理装置１０１によれば、成膜ガスの供給源として、Ｈ2Ｏの供給源と、シロキサン結合を有するシリコン含有有機化合物又はＮＦ3 の供給源と、ＣＨ3 基を有するシリコン含有有機化合物の供給源と、CxHy、CxHyFz又はＣxＨyＢzの供給源と、一酸化二窒素（Ｎ2Ｏ）の供給源と、アンモニア（ＮＨ3）の供給源と、窒素（Ｎ2）の供給源とを備えている。また、処理ガスの供給源として、窒素（Ｎ2）の供給源と、He, He-H2, Ar, Ar-H2, H2, ＮＦ3 の供給源と、重水素の供給源と、ＣＨ3 基を有する処理ガスの供給源とを備えている。さらに成膜ガス及び処理ガスをプラズマ化するプラズマ生成手段２、３、７、８を備えている。
【００４５】
これにより、低誘電率を有するシリコン酸化からなる低誘電率絶縁膜（Low-k膜）の成膜と、以下に説明する低誘電率絶縁膜の成膜後のプラズマ処理又はアニール処理、表面層除去処理及び耐水性処理と、Ｃｕの拡散を防止するバリア機能を有するシリコン酸化膜又はシリコン酸化窒化膜からなるＣｕバリア絶縁膜の成膜とを、同一のチャンバ内で連続して行うことができる。
（本発明の実施の形態である半導体装置の製造方法の説明）
次に、この発明の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜とＣｕバリア絶縁膜の成膜方法について説明する。
【００４６】
低誘電率絶縁膜とＣｕバリア絶縁膜とでは、成膜条件のほかに、膜形成の全体の工程が異なる。即ち、耐湿性に優れ、かつ低誘電率を有し、窒素を含まない、或いは窒素を微量に含む低誘電率絶縁膜（Low-k膜）の作成には、図２（ａ）に示すように、成膜工程と、成膜後の形成膜の処理工程（プラズマ処理又はアニール処理、必要により、表面層除去処理、耐水性処理）が必要となる。また、銅の拡散防止機能に優れ、窒素を含まない、或いは窒素を微量に含むＣｕバリア絶縁膜の作成では、図２（ｂ）に示すように、基本的に成膜工程だけでよく、成膜後の形成膜の処理工程は必須ではない。
【００４７】
まず、成膜条件のうち、低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜ガスを構成する、特に有効なガスの組み合わせについて、図３を参照して説明する。
【００４８】
この図３は、低誘電率絶縁膜（Low-k膜）、及びＣｕバリア絶縁膜を形成するための成膜ガスを構成する各ガスの組み合わせについて示す表である。以下に、図３の形成膜の表示に従って具体的に成膜ガスの特に有効な構成を列挙する。
【００４９】
（ｉ）低誘電率絶縁膜を形成する成膜ガスの構成ガス
（１）、（３) Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物
（２）、（４）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz
（ii）Ｃｕバリア絶縁膜を形成する成膜ガスの構成ガス
（５）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物
（６）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz
（７）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／Ｎ2Ｏ
（８）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／Ｎ2Ｏ
（９）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／ＮＨ3
（１０）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／ＮＨ3
（１１）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／Ｎ2
（１２）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／Ｎ2
（１３）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／Ｎ2Ｏ／ＮＨ3
（１４）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／Ｎ2Ｏ／ＮＨ3
次に、上記以外の成膜条件、及び膜形成の全体の工程を説明するとともに、上記を含む成膜条件、及び膜形成の全体の工程を採用した理由、又は効果とを説明する。
【００５０】
低誘電率絶縁膜の形成においては、形成膜中に窒素が含まれないようにするため、酸化性ガスとしてＮ2Ｏの代わりにＨ2Ｏを用いている。Ｏ2など窒素を含まない他の酸化性ガスを用いずに、Ｈ2Ｏを用いるのは、比較的膜質の良い膜を形成することができるためである。特に、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば４以上と高めると、さらに膜質の良い膜を形成することができる。
【００５１】
一方、シリコン含有有機化合物に対するＨ2Ｏの流量比を高めると、比誘電率（ｋ）も高くなる傾向にある。それを抑えるため、プラズマＣＶＤ法により低誘電率絶縁膜を成膜する際には、成膜ガスのプラズマ化周波数を１ＭＨｚ以上と高くし、かつガス圧力を１．５Torr以上、好ましくは１．７５Torr以上と高くする。さらに、同じ理由で、成膜中、基板温度を４００℃以下と低くする。
【００５２】
この場合、形成膜中に結合が弱いと考えられるＣ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７と、ＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。従って、成膜後に、形成膜に対してプラズマ処理又はアニール処理を行って、Ｃ−Ｈなどを排出し、比誘電率をさらに低減させる。
【００５３】
プラズマ処理においては、例えば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含むガスを準備し、ガス圧力を１Torr以下、好ましくは0.5Torr以下に調整して、処理ガスを生成する。そして、その処理ガスに電力を印加してプラズマ化する。その第1の処理ガスのプラズマに、低誘電率絶縁膜を温度３７５℃以上、好ましくは４００乃至４５０℃の範囲に昇温して接触させる。調査によれば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含み、ガス圧力を１Torr以下に調整した第1の処理ガスに電力、好ましくは周波数１ＭＨｚ以上の電力を印加して生成したプラズマを用いることで、形成膜の比誘電率をより低減させることができる。この場合、低誘電率絶縁膜を温度３７５℃以上に昇温しているのは、プラズマによっては排出し切れない形成膜中の水分その他等を十分に排出するためである。
【００５４】
また、アニール処理においては、窒素ガス又は不活性ガス（Ａｒ、Ｈｅなど）の雰囲気中で、温度４００℃以上で低誘電率絶縁膜を加熱処理する。窒素ガス又は不活性ガスの雰囲気中でアニール処理しているのは、低誘電率絶縁膜の酸化を防止するためである。また、温度４００℃以上でアニール処理しているのは、プラズマを用いなくても形成膜中の水分その他等を十分に排出するためである。
【００５５】
プラズマ処理又はアニール処理を終えた状態では、形成膜の表層は密度が高く緻密化しており比誘電率も高くなっている。調査によれば、形成膜の表層の密度は２．２ｇ／ｃｍ3で、屈折率は凡そ１．６であった。一方、形成膜の内部は多孔質化しており、吸湿性が高い可能性がある。従って、ＮＦ3等のプラズマガスにより比誘電率の高い形成膜の表面層を除去して形成膜の比誘電率を下げる。その後、吸湿性が高い可能性がある形成膜に対して、大気に曝さないで引き続き、さらに大気圧中又は減圧中、３７５℃以上に昇温した状態でＣＨ3基を有する処理ガスを接触させて耐湿性を向上させている。具体的には、ＣＨ3基を有する処理ガス、例えばＨＭＤＳＯを流量５０sccm以上とし、ガス圧力を１Torr以上として、1分間程度以上処理する。
【００５６】
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
【００５７】
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いている。その理由は、化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるので、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれるため、酸素の余分な反応を抑えることができるからであり、また、形成膜を安定させることができるからである。さらに、シロキサン結合を有するシリコン含有有機化合物の、少なくとも一つのＣＨ3基をＦで置き換えた化合物を用いてもよい。形成膜中にＦを含ませて、より低誘電率化を図るためである。
【００５８】
また、低誘電率絶縁膜の成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加してもよい。これにより、低誘電率絶縁膜とＣｕバリア絶縁膜とを積層した構造においてＣｕバリア絶縁膜を選択的にエッチングする際に、Ｃｕバリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦ又はＢを含ませて、より低誘電率化を図ることができる。
【００５９】
また、低誘電率絶縁膜とともに用いるＣｕバリア絶縁膜においても、低誘電率絶縁膜の場合と同様に、シロキサン結合を有するシリコン含有有機化合物と酸化性ガスとしてＨ2Ｏを用いるが、低誘電率絶縁膜の場合と異なり、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば１２以上と高める。この場合、ガス圧力に関しては、印加する電力のプラズマ化周波数が１ＭＨｚ未満の場合、１．０Torr未満と低くし、プラズマ化周波数が１ＭＨｚ以上で周波数１ＭＨｚ未満のバイアス電力を印加している場合、１．０Torr以上と高くする。また、成膜中の基板温度を２００乃至４００℃とする。以上の成膜条件により、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、Ｃｕバリア絶縁膜中に窒素を含まないようにすることが可能である。
【００６０】
或いは、Ｃｕバリア絶縁膜については、レジストの架橋反応に影響を与えない程度に形成膜に窒素を含むように、成膜ガスに窒素含有ガス、例えば一酸化二窒素（Ｎ2Ｏ）、窒素（Ｎ2）或いはアンモニア（ＮＨ3）などを適宜組み合わせて、微量添加することも可能である。これにより、Ｃｕの拡散を阻止する機能をさらに高めることが可能である。
【００６１】
また、Ｃｕバリア絶縁膜の成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加してもよい。これにより、Ｃｕバリア絶縁膜と低誘電率絶縁膜とを積層した構造において低誘電率絶縁膜を選択的にエッチングする際に、低誘電率絶縁膜のエッチャントに対してＣｕバリア絶縁膜のエッチング耐性を確保することができる。
【００６２】
なお、低誘電率絶縁膜を形成した後に、引き続き、その上にＣｕバリア絶縁膜を形成する場合、大気圧中又は減圧中で耐水性処理後に、大気に曝さないで引き続き、Ｃｕバリア絶縁膜の成膜を行うことが好ましい。低誘電率絶縁膜が大気中の水分を吸収して比誘電率が高くなるのを防止するためである。
【００６３】
次に、本発明に用いる成膜ガスである、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物や、ＣxＨy、ＣxＨyＦz又はＣxＨyＢz及び成膜後の処理に用いる、ＣＨ3基を有する処理ガスについて説明する。
【００６４】
代表例として以下に示すものを用いることができる。
【００６５】
（ｉ）シロキサン結合を有するシリコン含有有機化合物
（ａ）Ｆを含まない化合物
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【００６６】
【化１３】
【００６７】
オクタメチルトリシロキサン（ＯＭＴＳ）
【００６８】
【化１４】
【００６９】
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００７０】
【化１５】
【００７１】
（ｂ）Ｆを含む化合物
上記（ａ）の化合物において、少なくとも一つのメチル基（CH3）をＦに置き換えた化合物
（ii）ＣxＨy、ＣxＨyＦz又はＣxＨyＢz
（ａ）ＣxＨy
Ｃ2Ｈ4
（ｂ）ＣxＨyＦz
Ｃ3Ｆ8
Ｃ4Ｆ8
ＣＨＦ3
（ｃ）ＣxＨyＢz
Ｂ2Ｈ6
（iii）ＣＨ3基を有するシリコン含有有機化合物及びＣＨ3基を有する処理ガス
（ａ）上記（ｉ）のシリコン含有有機化合物
（ｂ）メチルシラン（SiHn(CH3)4-n:ｎ＝０乃至３）
モノメチルシラン（SiH3(CH3)）
ジメチルシラン（SiH2(CH3)2）
トリメチルシラン（SiH(CH3)3）
テトラメチルシラン（Si(CH3)4）
（ｃ）アルコキシ結合を有する化合物
ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）
ジメチルジエトキシシラン（Si(CH3)2(OC2H5)2）
メチルトリメトキシシラン（ＴＭＳ:SiH(OCH3)3）
次に、上記プラズマＣＶＤ装置を用いてこの発明の成膜方法により形成されたシリコン含有絶縁膜の比誘電率、屈折率及びリーク電流密度を調査した結果について説明する。
【００７２】
（１）第１実施例
第１実施例の絶縁膜は低誘電率絶縁膜の一例である。試料は、銅配線が形成された基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｈ2Ｏガス流量依存性を調べるため、Ｈ2Ｏガス流量を変化させた。
【００７３】
シリコン酸化膜の成膜前に前処理を行い、銅配線の表面酸化膜を除去した。処理方法は、平行平板型プラズマ励起ＣＶＤ装置を用い、ＮＨ3を流量５００sccmで導入してガス圧力を１Torrに調整し、周波数１３．５６ＭＨｚで１００ｗ程度の電力を１０秒印加してＮＨ3をプラズマ化し、基板を３７５℃に加熱した状態でそのプラズマに接触させた。
【００７４】
（成膜条件Ｉ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：２００〜１８００ sccm
ガス圧力：１．７５Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
このシリコン酸化膜について、成膜直後における形成膜の比誘電率（ｋ(1MHz)）と屈折率のＨ2Ｏガス流量依存性を調査した結果を図４に示す。図４の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＨ2Ｏガス流量（sccm）を示す。
【００７５】
比誘電率(ｋ(1MHz)）は、シリコン酸化膜に直流電圧を印加し、その直流電圧に周波数１ＭＨｚの信号を重畳したＣ−Ｖ測定法により容量を測定し、その容量値から算出した。また、屈折率は、エリプソメータで６３２８オングストロームのＨｅ−Ｎｅレーザを用いて測定した。以下の実施例でも同じ。
【００７６】
なお、屈折率を測定しているのは、以下のように、Ｃ−Ｈ、Ｏ−Ｈなどに起因するイオン分極及び配向分極の大きさを評価できるためである。高い周波数の光で測定しているため、イオン分極や配向分極を除いた電子分極の大きさke (屈折率ｎの２乗と表される。)を知ることができる。従って、上記比誘電率(ｋ(1MHz))及び電子分極(ke)により、ｋ(1MHz)＝ke(電子分極)＋ki(イオン分極)＋ko(配向分極)の式から、ki(イオン分極)＋ko(配向分極)の大きさを知ることができる。さらに、イオン分極kiは、ＦＴ−ＩＲのデータからＫ−Ｋ変換（クラマース−クロニッヒ変換）を使って計算することができるので、配向分極koのみの大きさも知ることができる。
【００７７】
図４によれば、成膜直後で、凡そ２．９とかなり低い比誘電率が得られた。比誘電率に関し、Ｈ2Ｏガス流量に対する依存性は小さく、Ｈ2Ｏガス流量２００乃至１８００sccmの範囲であまり変化はなかった。そのＨ2Ｏガス流量の２００sccm以上という調査範囲が、低誘電率絶縁膜に関し、シリコン含有有機化合物に対するＨ2Ｏガスの流量比を４以上とした根拠である。
【００７８】
なお、屈折率は、Ｈ2Ｏガス流量に対する依存性は小さく、１．３８乃至１．３９程度であり、比誘電率と屈折率の２乗（約１．９）の差は１以上有り、比較的大きい。
【００７９】
（２）第２実施例
第２実施例の絶縁膜は低誘電率絶縁膜の他の一例である。試料は、第1実施例と同じ基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｃ4Ｆ8ガス流量依存性を調べるため、Ｃ4Ｆ8ガス流量を変化させた。第２実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で前処理を行い、銅配線の表面酸化膜を除去した。
【００８０】
（成膜条件II）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
Ｃ4Ｆ8ガス流量：０〜５０ sccm
ガス圧力：１．５Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５００ｎｍ
このシリコン酸化膜について、成膜直後の形成膜の比誘電率（ｋ）と屈折率のＣ4Ｆ8ガス流量依存性を調査した結果を図５に示す。図５の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＣ4Ｆ8ガス流量（sccm）を示す。
【００８１】
図５によれば、第１実施例の成膜ガスにＣ4Ｆ8ガスを添加しているが、比誘電率は第１実施例とほぼ同じく、凡そ２．９であった。比誘電率に関し、Ｃ4Ｆ8ガス流量に対する依存性は少なく、Ｃ4Ｆ8ガス流量０乃至５０sccmの範囲であまり変化はなかった。
【００８２】
なお、屈折率は１.３７乃至１．３９が得られた。比誘電率と屈折率の２乗の差は第１実施例と同じ程度あり、比較的大きい。
【００８３】
（３）第３実施例
第３実施例の絶縁膜は低誘電率絶縁膜の他の一例である。ここでは、成膜後のHe-H2プラスマ処理の前後での特性変動（比誘電率、屈折率）について調査した。試料は、第1実施例と同じ基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｈ2Ｏガス流量依存性を調べるため、Ｈ2Ｏガス流量を変化させた。第３実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で前処理を行い、銅配線の表面酸化膜を除去した。
【００８４】
（成膜条件III）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：２００〜１４００ sccm
ガス圧力：２．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：２００℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
（プラズマ処理条件Ｉ）
（ｉ）雰囲気
ガス：ＨｅにＨ2を３％混合させたガス（He-H2(３％）と表示）
ガス圧力：０．５Torr
（ii）プラズマ化条件
ＰHF:４００Ｗ
（iii）基板加熱温度：３７５℃
（iv）処理時間：２分
図６は、上記成膜条件IIIにより成膜したシリコン酸化膜について、上記プラズマ処理条件Ｉでプラズマ処理した前後での特性（比誘電率、屈折率）変動について調査した結果を示すグラフである。図６の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＨ2Ｏガス流量（sccm）を示す。図中、●印は成膜後、プラズマ処理前の形成膜の比誘電率を示し、○印はプラズマ処理後の形成膜の比誘電率を示す。◆印は成膜後、プラズマ処理前の形成膜の屈折率を示し、◇印はプラズマ処理後の形成膜の屈折率を示す。
【００８５】
図６によれば、成膜直後の比誘電率凡そ２．９であったものが、プラズマ処理後に凡そ２．４７に低減した。この場合も、比誘電率はＨ2Ｏガス流量に対する依存性は少なく、Ｈ2Ｏガス流量２００乃至１４００sccmの範囲であまり変化はなかった。このように、プラズマ処理による比誘電率低減の効果は著しい。
【００８６】
一方、成膜直後の屈折率凡そ１．４であったものが、プラズマ処理後に凡そ１．５１に増加した。また、Ｈ2Ｏガス流量に対する依存性は少なかった。従って、プラズマ処理により比誘電率と屈折率の２乗（約２．３）の差は小さくなった。この結果より、電子分極は少し増加するが、それ以上に、結合が弱いと考えられるＣ−ＨやＯ−Ｈに起因するイオン分極及び配向分極は減少していることが確認できた。即ち、プラズマ処理によりＣ−ＨやＯ−Ｈが形成膜から除去されて比誘電率が低減することを確認できた。
【００８７】
（４）第４実施例
第４実施例の絶縁膜はＣｕバリア絶縁膜の一例である。試料は、図１１に示すように、銅膜３１の上にＣｕバリア絶縁膜であるシリコン酸化膜３２を形成した。そのシリコン酸化膜３２は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｈ2Ｏガス流量依存性を調べるため、Ｈ2Ｏガス流量を変化させた。第４実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で銅配線の前処理を行い、表面酸化膜を除去した。
【００８８】
（成膜条件IV）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：０〜２０００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：０Ｗ
低周波電力(380KHz)ＰLF：１５０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５０ｎｍ
このシリコン酸化膜３２について、成膜直後の比誘電率（ｋ）と屈折率のＨ2Ｏガス流量依存性を調査した結果を図７に示す。図７の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＨ2Ｏガス流量（sccm）を示す。
【００８９】
図７によれば、Ｈ2Ｏガス流量が凡そ４００sccmまではＨ2Ｏガス流量の増加とともに比誘電率も増加した。即ち、Ｈ2Ｏガス流量０sccmで比誘電率３．７であったものが、Ｈ2Ｏガス流量４００sccmで比誘電率４．２となった。Ｈ2Ｏガス流量４００sccmより大きい範囲では、Ｈ2Ｏガス流量の増加とともに比誘電率はあまり変化せず、４．２程度で推移した。
【００９０】
なお、屈折率に関しては、Ｈ2Ｏガス流量が凡そ４００sccmまではＨ2Ｏガス流量の増加とともにあまり変化せず、ほぼ１．６６前後であった。しかし、Ｈ2Ｏガス流量４００sccm以降は、Ｈ2Ｏガス流量の増加とともに減少した。即ち、Ｈ2Ｏガス流量４００sccmで１．６６であったものが、Ｈ2Ｏガス流量２０００sccmで１．５５となった。
【００９１】
また、同じ成膜条件で作成したシリコン酸化膜について、熱処理前後でのリーク電流密度を調査した。熱処理条件は以下の通りである。
【００９２】
（熱処理条件）
（ｉ）雰囲気ガス：Ｎ2
（ii）基板加熱温度：４５０℃
（iii）処理時間：４時間
その結果を図８に示す。図８の縦軸は対数目盛りで表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線型目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。その電界強度は印加した電圧より換算したものである。
【００９３】
図８によれば、Ｃｕに対する拡散阻止能力は成膜時のＨ2Ｏガス流量に依存することが確認できた。即ち、成膜時のＨ2Ｏガス流量４００sccmの場合、熱処理前には高い電界強度まで急激に立ち上がる現象は見られなかったが、熱処理後には電界強度が低いところで、急激に立ち上がる現象が見られた。このことはＣｕの拡散により形成膜の絶縁性がなくなっていることを示している。これに対して、成膜時のＨ2Ｏガス流量６００sccm以上では、そのような現象は観察されず、形成膜はＣｕの拡散阻止能力を保持していることを示している。そのＨ2Ｏガス流量６００sccm以上という範囲が、Ｃｕバリア絶縁膜の成膜ガスに関し、シリコン含有有機化合物に対するＨ2Ｏガスの流量比を１２以上とした根拠である。
【００９４】
（５）第５実施例
第５実施例の絶縁膜はＣｕバリア絶縁膜の他の一例である。試料は、第４実施例と同じく銅膜３１の上にＣｕバリア絶縁膜であるシリコン酸化膜３２ａを形成した。そのシリコン酸化膜３２ａは、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｃ2Ｈ4ガス流量依存性を調べるため、Ｃ2Ｈ4ガス流量を変化させた。第３実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で銅配線の前処理を行い、表面酸化膜を除去した。
【００９５】
（成膜条件Ｖ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
Ｃ2Ｈ4ガス流量：０〜３００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：０Ｗ
低周波電力(380KHz)ＰLF：１５０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５０ｎｍ
このシリコン酸化膜３２ａについて、比誘電率（ｋ）と屈折率の成膜時のＣ2Ｈ4ガス流量依存性を調査した結果を図９に示す。図９の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＣ2Ｈ4ガス流量（sccm）を示す。
【００９６】
図９によれば、成膜時のＣ2Ｈ4ガス流量に対して比誘電率はあまり変化せず、４．３乃至４．４程度で推移した。なお、屈折率に関しては、Ｃ2Ｈ4ガス流量の増加とともに増大した。即ち、Ｃ2Ｈ4ガス流量０sccmで１．６２であったものが、Ｃ2Ｈ4ガス流量３００sccmで１．７１となった。
【００９７】
また、同じ成膜条件で作成したシリコン酸化膜について、熱処理前後でのリーク電流密度を調査した。熱処理条件は第４実施例と同じとした。
【００９８】
その結果を図１０に示す。図１０の縦軸は対数目盛りで表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線型目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。
【００９９】
図１０によれば、Ｃ2Ｈ4ガス流量０sccm以外は熱処理前より、リーク電流密度が急激な立ち上がりをする電界強度は低下したが、ダメージとなる程度ではなく、Ｃｕに対する拡散阻止能力は成膜時のＣ2Ｈ4ガス流量に依存しないことが確認できた。
【０１００】
（６）第６実施例
第６実施例の絶縁膜はＣｕバリア絶縁膜の一例である。試料は、第４実施例と同じく銅膜３１の上にＣｕバリア絶縁膜であるシリコン酸化膜３２を形成した。そのシリコン酸化膜３２は、プラズマＣＶＤ法により以下の成膜条件で形成された。第６実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で銅配線の前処理を行い、表面酸化膜を除去した。
【０１０１】
（成膜条件VI）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：２５Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５０ｎｍ
このシリコン酸化膜３２について、成膜直後の比誘電率（ｋ）を調査した結果、３．９であった。
【０１０２】
また、同じ成膜条件で作成したシリコン酸化膜について、熱処理前後でのリーク電流密度を調査した。熱処理条件は以下の通りである。
【０１０３】
（熱処理条件）
（ｉ）雰囲気ガス：Ｎ2
（ii）基板加熱温度：４５０℃
（iii）処理時間：４時間
その結果を図１５に示す。図１５の縦軸は対数目盛りで表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線型目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。その電界強度は印加した電圧より換算したものである。
【０１０４】
図１５によれば、リーク電流は１ＭＶ／ｃｍで１０-10〜１０-9Ａ／ｃｍ2と極めて小さく、かつ絶縁破壊耐性も十分に高い。Ｃｕに対する拡散阻止能力が高いことを確認することができた。また、Ｃｕに対する拡散阻止能力に対する成膜時のＨ2Ｏガス流量依存性は上記実施例と同様と考えられる。即ち、シリコン含有有機化合物に対するＨ2Ｏガスの流量比を１２以上とする範囲が好適である。
（第２の実施の形態）
次に、図１２（ａ）〜（ｃ）、図１３（ａ）、（ｂ）、及び図１４（ａ）、（ｂ）を参照して、本発明の第２の実施の形態に係る半導体装置及びその製造方法を説明する。
【０１０５】
図１４（ｂ）は、本発明の第２の実施の形態に係る半導体装置を示す断面図である。この半導体装置は、同図に示すように、基板６１上に下部配線埋込絶縁膜６２が形成されている。下部配線埋込絶縁膜６２は、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６２ａと、膜厚約５０ｎｍのSiO2 膜からなる第１の上部保護層（Ｃｕバリア絶縁膜）６３ａとが積層されてなる。下部配線埋込絶縁膜６２を貫通する下部配線溝６４に銅拡散阻止膜であるＴａＮ膜６５ａと銅膜６５ｂとからなる下部配線６５が埋め込まれている。基板６１は半導体基板や他の導電層でもよいし、絶縁性基板でもよい。
【０１０６】
これらの上にビアホール６８が形成された配線層間絶縁膜６６と上部配線溝６９が形成された上部配線埋込絶縁膜６７が形成されている。
【０１０７】
配線層間絶縁膜６６は膜厚約５０ｎｍのSiO2 膜からなる第２の下部保護層（Ｃｕバリア絶縁膜）６６ａと、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６６ｂと、膜厚約５０ｎｍのSiO2 膜からなる第２の上部保護層（Ｃｕバリア絶縁膜）６６ｃとから構成されている。上部配線埋込絶縁膜６７は、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６７ａと、膜厚約５０ｎｍのSiO2 膜からなる第３の上部保護層（Ｃｕバリア絶縁膜）６７ｂとから構成されている。
【０１０８】
上部配線溝６９はビアホール６８よりも大きい開口面積を有し、ビアホール６８と接続するように形成されている。ビアホール６８と上部配線溝６９内には、よく知られたデュアルダマシン法により銅拡散阻止膜であるＴａＮ膜７０ａと銅膜７０ｂとからなる接続導体７０と同じく銅拡散阻止膜であるＴａＮ膜７０ａと銅膜７０ｂとからなる上部配線７１が一体的に埋め込まれている。そして、最上部全面はこの発明に係るSiO2 膜からなる最上部保護層（Ｃｕバリア絶縁膜）７２によって被覆されている。
以上の低誘電率絶縁膜及びＣｕバリア絶縁膜はすべて本発明に係る絶縁膜である。
【０１０９】
次に、図１２（ａ）〜（ｃ）、図１３（ａ）、（ｂ）、及び図１４（ａ）、（ｂ）を参照して本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。図１の成膜装置を用いるものとする。
【０１１０】
まず、図１２（ａ）に示すように、成膜装置のチャンバ１内に基板６１を搬入し、基板６１上に、低誘電率を有する膜厚約５００ｎｍのSiO2膜６２を形成する。SiO2膜６２は下部配線埋込絶縁膜の主たる絶縁膜となる。成膜ガス条件は、シロキサン結合を有するシリコン含有有機化合物、例えばＨＭＤＳＯガス流量を５０ sccm、Ｈ2Ｏガス流量を１０００ sccmとし、そのガス圧力を１．７５Torrとする。成膜ガスのプラズマ化条件は、周波数３８０ｋＨｚの低周波電力（ＰLF）を印加せず、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を３００Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、第１の実施の形態の第１実施例の成膜条件Ｉに相当する。さらに、成膜後、第３実施例の形成膜に対するプラズマ処理、又は窒素或いは不活性ガス雰囲気中での形成膜に対するアニール処理と、形成膜の表面層除去処理と、減圧中でのＣＨ3基を有する処理ガスによる形成膜に対する耐水性処理とを同じチャンバ１内で行う。なお、下記するように引き続きバリア絶縁膜を形成する場合、耐水性処理は適宜省略することも可能である。
引き続き、大気に曝さないで、同じチャンバ１内で、成膜ガスとしてシロキサン結合を有するシリコン含有有機化合物、例えばＨＭＤＳＯガスとＨ2Ｏを用いたプラズマＣＶＤ法により、膜厚約５０ｎｍのSiO2膜（Ｃｕバリア絶縁膜）６３を形成する。成膜ガス条件は、ＨＭＤＳＯガス流量を５０ sccm、Ｈ2Ｏガス流量を１０００ sccmとし、そのガス圧力を１．０Torrとする。成膜ガスのプラズマ化条件は、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を印加せず、周波数３８０ｋＨｚの低周波電力（ＰLF）を１５０Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、第１の実施の形態の第４実施例の成膜条件IVに相当する。成膜されたSiO2膜６３は、周波数１ＭＨｚで測定した比誘電率が凡そ４．２であり、電界強度４ＭＶ／ｃｍのときリーク電流が１０-6Ａ／ｃｍ2であった。
【０１１１】
次いで、チャンバ１内から基板６１を外部に取り出し、SiO2膜６３上に化学増幅レジストなどからなるレジスト膜を形成する。次いで、フォトリソグラフィ法により配線溝を形成すべき領域にレジスト膜の開口部を形成し、図１２（ｂ）に示すように、マスク７３ａを形成する。このとき、SiO2膜６３は窒素を含まないので、レジスト膜７３ａの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ａを形成することができる。次いで、図１２（ｂ）に示すように、マスク７３ａに基づいてSiO2膜６３及び６２をエッチングして配線溝６４を形成する。SiO2膜６３ａは保護層となる。
【０１１２】
次に、図１２（ｃ）に示すように、配線溝６４の内面に銅拡散阻止膜としてＴａＮ膜６５ａを形成する。続いて、図示しない銅シード層を形成した後、銅膜６５ｂを埋め込んで、ＴａＮ膜及びＴａ膜６５ａと、銅膜６５ｂとからなる下部配線６５を形成する。
【０１１３】
次いで、成膜前に、銅膜６５ｂ表面の前処理を行い、表面酸化膜を除去した。その処理方法は、平行平板型プラズマ励起ＣＶＤ装置を用い、ＮＨ3を流量５００sccmで導入してガス圧力を１Torrに調整し、周波数１３．５６ＭＨｚの電力を印加してＮＨ3をプラズマ化し、基板６１を３７５℃に加熱した状態で銅膜６５ｂをそのプラズマに接触させる。
次に、成膜装置のチャンバ１内に基板６１を搬入し、図１３（ａ）に示すように、下部配線６５を被覆するSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６６ａを形成する。保護層６６ａに関し、成膜条件は、ＨＭＤＳＯガス流量を５０ sccm、Ｈ2Ｏガス流量を１０００ sccm、Ｃ2Ｈ4ガス流量を１００sccmとし、そのガス圧力を１．０Torrとする。成膜ガスのプラズマ化条件は、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を印加せず、周波数３８０ｋＨｚの低周波電力（ＰLF）を１５０Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、第１の実施の形態の第５実施例の成膜条件Ｖに相当する。
その後、この保護層６６ａ上に、配線層間絶縁膜６６の主たる絶縁膜となる、膜厚約５００ｎｍのSiO2 膜からなる絶縁膜（低誘電率絶縁膜）６６ｂ、及び膜厚約５０ｎｍのSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６６ｃを、同じチャンバ１内で連続形成し、接続導体を埋め込むための配線層間絶縁膜６６を形成する。
主たる絶縁膜６６ｂに関し、下部配線埋込絶縁膜６２の成膜条件、及び成膜後の膜の処理条件と同じとする。また、保護層６６ｃに関し、保護層６６ａの成膜条件と同じとする。
続いて、同じようにして保護層６６ｃ上に配線埋込絶縁膜の主たる絶縁膜となる、SiO2 膜からなる絶縁膜（低誘電率絶縁膜）６７ａ、及びSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６７ｂを同じチャンバ１内で連続形成し、上部配線を埋め込む配線埋込絶縁膜６７を形成する。主たる絶縁膜６７ａに関し、下部配線埋込絶縁膜６２の成膜条件、及び成膜後の膜の処理条件と同じとする。保護層６７ｂに関し、保護層６６ａの成膜条件と同じとする。
【０１１４】
次に、成膜装置のチャンバ１内から基板６１を外部に取り出し、図１３（ｂ）乃至図１４（ｂ）に示すように、良く知られたデュアルダマシン法により、接続導体７０と上部配線７１を形成する。以下に、デュアルダマシン法を詳細に説明する。
【０１１５】
即ち、保護層６７ｂ上にレジスト膜を形成した後、フォトリソグラフィー法によりビアホールを形成すべき領域にレジスト膜の開口部を形成し、図１３（ｂ）に示すように、マスク７３ｂを形成する。このとき、保護層６７ｂは窒素を含まないので、レジスト膜７３ｂの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ｂを形成することができる。
次いで、レジスト膜７３ｂの開口部を通して保護層６７ｂ及び絶縁膜６７ａ、保護層６６ｃ及び絶縁膜６６ｂをエッチングし、貫通させる。これにより、配線層間絶縁膜６６のうち保護層６６ｃ及び主たる絶縁膜６６ｂに開口部６８が形成される。
【０１１６】
次に、保護層６７ｂ上に別のレジスト膜を形成し、配線溝を形成すべき領域に開口部を形成し、図１４（ａ）に示すように、マスク７３ｃを形成する。このとき、保護層６７ｂ、絶縁膜６７ａ、保護層６６ｃ、絶縁膜６６ｂ及び保護層６６ａは窒素を含まないので、レジスト膜７３ｃの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ｃを形成することができる。
次いで、このマスク７３ｃの開口部は最初の開口部の開口面積よりも大きく、かつ最初の開口部を含むように形成される。次いで、マスク７３ｃの開口部を通して保護層６７ｂ及び絶縁膜６７ａをエッチングし、貫通させる。このとき、下地の保護層６６ｃはＣ2Ｈ4ガスを含む成膜ガスにより成膜されているので、主たる絶縁膜６７ａのエッチングガスに対してエッチング耐性を有し、このため、保護層６６ｃでエッチングが停止される。これにより、配線埋込絶縁膜６７に配線溝６９が形成される。その後、保護層６６ａをエッチングして、配線層間絶縁膜６６を貫通するビアホール６８を形成する。これにより、ビアホール６８底部に下部配線６５が露出し、ビアホール６８を通して下部配線６５と配線溝６９とが繋がる。
【０１１７】
次に、図１４（ｂ）に示すように、ＴａＮ膜及びＴａ膜７０ａをビアホール６８と配線溝６９の内面に形成した後、図示しない銅シード層を形成し、更にその上に銅膜７０ｂを埋め込んで、接続導体７０と上部配線７１を形成する。以上が所謂デュアルダマシン法である。
【０１１８】
次に、成膜前に、銅膜６５ｂ表面の前処理条件と同じ条件で、銅膜７０ｂ表面の前処理を行い、表面酸化膜を除去した。次いで、保護層６３又は６６ａと同じ成膜方法により、全面にSiO2 膜からなる保護層７２を形成する。以上により、銅膜を主とする多層配線を有する半導体装置が完成する。
【０１１９】
以上のように、この第２の実施の形態の半導体装置の製造方法によれば、主たる絶縁膜６２ａ、６６ｂ、６７ａは、第１の実施の形態の第１実施例の成膜条件Ｉで成膜し、成膜後にプラズマ処理又はアニール処理と、表面層除去処理と、耐水性処理とを行っている。即ち、第１の実施の形態の第３実施例類似の成膜条件で作成されているため、主たる絶縁膜６２ａ、６６ｂ、６７ａは２．５以下の低誘電率を有し、かつ耐湿性が高くなっている。また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２は第１の実施の形態の第４及び第５実施例の成膜条件IV又はＶで形成されているため、Ｃｕに対して高い拡散阻止能力を有する。
しかも、表面に露出する絶縁膜６６ｂ、６７ａや保護層６６ａ、６６ｃ、６７ｂが窒素を含まないので、フォトリソグラフィ法により下部配線溝６４、ビアホール６８、及び上部配線溝６９を形成する際に、寸法精度の良いマスク７３ｃを形成することができる。
さらに、配線層間絶縁膜６６及び配線埋込絶縁膜６７を下から順に開口面積が大きくなるように貫通させて、ビアホール６８とビアホール６８と繋がった配線溝６９とを交互に形成している。即ち、保護層６６ｃは主たる絶縁膜６７ａを選択的にエッチングする際にエッチングされる絶縁膜６７ａの下地となる。この発明が適用される保護層６６ｃはＣ2Ｈ4を含む成膜ガスにより形成されているため、主たる絶縁膜６７ａのエッチャントに対してエッチングストッパとして有効に機能するとともに、下層の絶縁膜６６ｂの過剰エッチングに対するマスクとして有効に機能する。
【０１２０】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置及びその製造方法を説明する。
図１４（ｂ）の半導体装置と類似の構造を、第３の実施の形態に係る半導体装置に適用することができる。
この場合、主たる絶縁膜６２ａ、６６ｂ、６７ａが本実施形態の低誘電率絶縁膜に対応し、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２が本実施形態のバリア絶縁膜に対応する。
また、図１２（ａ）〜（ｃ）、図１３（ａ）、（ｂ）、及び図１４（ａ）、（ｂ）の半導体装置の製造方法と類似の方法を、第３の実施の形態に係る半導体装置の製造方法に適用することができる。
この場合、主たる絶縁膜６２ａ、６６ｂ、６７ａに対応する低誘電率絶縁膜は下記の成膜条件で成膜する。
【０１２１】
（成膜条件）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
ガス圧力：２．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３００℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
成膜後にプラズマ処理又はアニール処理と、表面層の除去処理と、耐水性処理とを行う。また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２に対応するバリア絶縁膜は第１の実施の形態の第６実施例の成膜条件VIで形成する。
【０１２２】
以上のような本発明の第３の実施の形態によれば、上記成膜条件で低誘電率絶縁膜成膜し、成膜後にプラズマ処理又はアニール処理と、表面層の除去処理と、耐水性処理とを行うため、低誘電率絶縁膜は２．４前後の低誘電率を有し、かつ耐湿性が高くなっている。また、バリア絶縁は第１の実施の形態の第６実施例の成膜条件VIで形成されるため、Ｃｕに対して高い拡散阻止能力を有する。
【０１２３】
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【０１２４】
例えば、第２の実施の形態では、主たる絶縁膜（低誘電率絶縁膜）６２ａ、６６ｂ、６７ａの成膜条件を、第１の実施の形態における第１実施例と第３実施例に記載の条件としているが、第１の実施の形態で説明した成膜条件の範囲で適宜変更して適用することができる。また、第３の実施の形態における、主たる絶縁膜（低誘電率絶縁膜）６２ａ、６６ｂ、６７ａの成膜条件は、第１の実施の形態で説明した成膜条件の範囲で適宜変更して適用することができる。
【０１２５】
また、保護層（Ｃｕバリア絶縁膜）６３ａ、６６ａ、６６ｃ、６７ｂ、７２の成膜条件を、第１の実施の形態における第４実施例、第５実施例、第６実施例に記載の条件としているが、第１の実施の形態で説明した成膜条件の範囲で適宜変更して適用することができる。
【０１２６】
【発明の効果】
以上のように、本発明によれば、低誘電率絶縁膜の成膜において、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏを含み、シリコン含有有機化合物に対するＨ2Ｏの流量比を４以上に、かつガス圧力を１．５Torr以上になるように調整して成膜ガスを生成し、その成膜ガスに好ましくは周波数１ＭＨｚ以上の高周波電力を印加してプラズマを生成し、好ましくは４００℃以下に加熱した基板上に成膜している。さらに、成膜後、Ｈｅ等に好ましくは周波数１ＭＨｚ未満の電力を印加してプラズマを生成し、そのプラズマにより形成膜に対してプラズマ処理し、又は窒素ガス等を用いて４００℃以上の温度でアニール処理している。これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。さらに、形成膜の表面層を除去した後に露出した吸湿性が高い可能性がある膜に対して、ＣＨ3基を有する処理ガスの減圧雰囲気中で加熱する耐水性処理を行うことにより、さらに、耐湿性に優れた特性を得ることができる。
【０１２７】
また、低誘電率絶縁膜とともに用いるＣｕバリア絶縁膜においては、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏを含み、シリコン含有有機化合物に対するＨ2Ｏの流量比を１２以上と高めて成膜ガスを生成し、好ましくは周波数１ＭＨｚ以下の低周波電力で基板バイアスするとともにその成膜ガスに印加してプラズマを生成し、２００乃至４００℃に昇温した基板上に成膜している。以上の成膜条件とすることで、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である半導体装置の製造方法に用いられるプラズマＣＶＤ装置の構成を示す側面図である。
【図２】本発明の第１の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜工程について示すフローチャートである。
【図３】本発明の第１の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜ガスに関し、特に有効なガスの組み合わせについて示す表である。
【図４】本発明の第１の実施の形態である半導体装置の製造方法に係る、第１実施例の成膜条件Ｉで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＨ2Ｏ依存性を示すグラフである。
【図５】本発明の第１の実施の形態である半導体装置の製造方法に係る、第２実施例の成膜条件IIで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＣ4Ｆ8依存性を示すグラフである。
【図６】本発明の第１の実施の形態である半導体装置の製造方法に係る、第３実施例の成膜条件IIIで形成されたシリコン酸化膜に関し、成膜後のプラズマ処理前後におけるその比誘電率及び屈折率のＨ2Ｏ依存性を示すグラフである。
【図７】本発明の第１の実施の形態である半導体装置の製造方法に係る、第４実施例の成膜条件IVで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＨ2Ｏ依存性を示すグラフである。
【図８】本発明の第１の実施の形態である半導体装置の製造方法に係る、第４実施例の成膜条件IVで形成されたシリコン酸化膜に関し、加熱処理前後におけるリーク電流密度の電界強度依存性を示すグラフである。
【図９】本発明の第１の実施の形態である半導体装置の製造方法に係る、第５実施例の成膜条件Ｖで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＣ2Ｈ4依存性を示すグラフである。
【図１０】本発明の第１の実施の形態である半導体装置の製造方法に係る、第５実施例の成膜条件Ｖで形成されたシリコン酸化膜に関し、加熱処理前後におけるリーク電流密度の電界強度依存性を示すグラフである。
【図１１】本発明の第１の実施の形態である半導体装置の製造方法に係る、第４、第５実施例に用いた試料の構造を示す断面図である。
【図１２】（ａ）乃至（ｃ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その１）である。
【図１３】（ａ）、（ｂ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その２）である。
【図１４】（ａ）、（ｂ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その３）である。
【図１５】本発明の第１の実施の形態である半導体装置の製造方法に係る、第６実施例の成膜条件VIで形成されたシリコン酸化膜に関し、加熱処理前後におけるリーク電流密度の電界強度依存性を示すグラフである。
【符号の説明】
１ チャンバ
２ 上部電極
３ 下部電極
４ 排気配管
５ バルブ
６ 排気装置
７ 高周波電力供給電源（ＲＦ電源）
８ 低周波電力供給電源
９ａ 配管
９ｂ〜９ｈ 分岐配管
１０ａ〜１０ｏ 開閉手段
１１ａ〜１１ｇ 流量調整手段
１２ ヒータ
２１ 基板
３１ 銅膜
３２、３２ａ シリコン酸化膜
６１ 下地基板
６２ 下部配線埋込絶縁膜
６２ａ、６６ｂ、６７ａ 主たる絶縁膜（低誘電率絶縁膜）
６３ａ、６６ａ、６６ｃ、６７ｂ 保護層（Ｃｕバリア絶縁膜）
６４ 下部配線溝
６５ 下部配線
６５ｂ、７０ｂ 銅膜
６６ 配線層間絶縁膜
６７ 上部配線埋込絶縁膜
６８ 開口部
６９ 上部配線溝
７３ａ、７３ｂ、７３ｃ マスク
１０１ 成膜装置
１０１Ａ 成膜部
１０１Ｂ 成膜ガス及び処理ガス供給部
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、Ｃｕ配線を被覆して低誘電率絶縁膜又はバリア絶縁膜が形成された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の高集積度化、高密度化とともに、データ転送速度の高速化が要求されている。このため、ＲＣディレイタイムの小さい低誘電率を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が用いられている。
【０００３】
Ｃｕ配線を被覆する層間絶縁膜として低誘電率絶縁膜を用いた場合、低誘電率絶縁膜は多孔性を有するため、Ｃｕが容易に拡散しやすく、絶縁性の低下を招く虞がある。従って、低誘電率絶縁膜とＣｕ配線の間に、Ｃｕの拡散を防止するための絶縁膜（以下、バリア絶縁膜と称する。）を用いることが多い。
【０００４】
低誘電率絶縁膜に関しては、シリコン含有有機化合物とＮ2Ｏを含む成膜ガスを用いたプラズマＣＶＤ法により成膜し、Ｏ2プラズマ処理などを行うことで多孔質化している。また、バリア絶縁膜に関しては、シリコン含有有機化合物とＮ2Ｏを含む成膜ガスを用いたプラズマＣＶＤ法により成膜している。或いは、形成膜についてＣｕの拡散に対するバリア性をさらに向上させるため、シリコン含有有機化合物とＮ2ＯにさらにＮ2やＮＨ3などを添加した成膜ガスを用いたプラズマＣＶＤ法により成膜している。
【０００５】
【発明が解決しようとする課題】
しかしながら、低誘電率絶縁膜及びバリア絶縁膜においては、窒素を含む成膜ガスに起因して膜中に取り込まれた窒素が問題となっている。以下に、窒素により引き起こされる問題について詳しく説明する。
【０００６】
窒素を含む成膜ガスにより成膜された低誘電率絶縁膜及びバリア絶縁膜に対してデュアルダマシン法によりビアホールや配線溝を形成する際に、０．１３μｍ以下の線幅を露光するＫｒＦやＡｒＦ用の化学増幅レジストを使用した場合、設計どおりのパターンを形成できないという問題があった。種々の調査によれば、この現象は、低誘電率絶縁膜又はバリア絶縁膜中の窒素が放出されて、レジストの架橋反応を過剰に引き起すことが原因となっていると推定されている。特に、低誘電率絶縁膜及びバリア絶縁膜の成膜ガスの構成ガスとしてＮ2やＮＨ3などだけでなくＮ2Ｏを用いると、この現象が起きる傾向がある。
【０００７】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、低誘電率絶縁膜又はバリア絶縁膜の成膜において、それぞれの膜の機能を維持しつつ、形成膜中に窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる半導体装置の製造方法及びその方法により作成された半導体装置を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、第１の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を４以上とし、かつ圧力を１．５Torr以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスを生成する工程と、前記処理ガスに電力を印加してプラズマを生成する工程と、前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程と、次いで、前記低誘電率絶縁膜の表面層を除去する工程とを有することを特徴とし、
第２の発明は、第１の発明の半導体装置の製造方法において、前記低誘電率絶縁膜の表面層を除去した後、前記低誘電率絶縁膜を大気に触れさせないで引き続き、大気圧中又は減圧中で、前記低誘電率絶縁膜を３７５℃以上に昇温し、ＣＨ3基を有する処理ガスに接触させる工程を有することを特徴とし、
第３の発明は、第１又は第２の発明のいずれか一の半導体装置の製造方法において、前記成膜ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とし、
第４の発明は、第１乃至第３の発明の何れか一の半導体装置の製造方法において、前記処理ガスに印加する電力は周波数１ＭＨｚ未満の電力であることを特徴とし、
第５の発明は、第１乃至第３の発明の何れか一の半導体装置の製造方法において、前記処理ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とし、
第６の発明は、第１乃至第５の発明の何れか一の半導体装置の製造方法において、前記処理ガスの圧力を１．０Torr以下に調整することを特徴とし、
第７の発明は、第１乃至第５の発明の何れか一の半導体装置の製造方法において、前記処理ガスの圧力を０．５Torr以下に調整することを特徴とし、
第８の発明は、第１乃至第７の発明の何れか一の半導体装置の製造方法において、前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程において、前記低誘電率絶縁膜を３７５℃以上に昇温することを特徴とし、
第９の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を４以上とし、かつ圧力を１．５Torr以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で前記低誘電率絶縁膜を加熱処理する工程と、次いで、前記低誘電率絶縁膜の表面層を除去する工程とを有することを特徴とし、
第１０の発明は、第９の発明の半導体装置の製造方法において、前記低誘電率絶縁膜の表面層を除去した後、前記低誘電率絶縁膜を大気に触れさせないで引き続き、大気圧中又は減圧中で、前記低誘電率絶縁膜を３７５℃以上に昇温し、ＣＨ3基を有する処理ガスに接触させる工程を有することを特徴とし、
第１１の発明は、第９又は第１０の発明の何れか一の半導体装置の製造方法において、前記成膜ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とし、
第１２の発明は、第２又は第１０の発明の何れか一の半導体装置の製造方法において、前記ＣＨ3基を有する処理ガスは、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシラン、又はトリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）或いはメチルトリメトキシシラン（ＴＭＳ:Si(CH3)(OCH3)3）のうち何れか一のアルコキシシランであることを特徴とし、
第１３の発明は、第１乃至第１２の発明の何れか一の半導体装置の製造方法において、前記成膜ガスの圧力を１．７５Torr以上に調整することを特徴とし、
第１４の発明は、第１乃至第１３の発明の何れか一の半導体装置の製造方法において、前記低誘電率絶縁膜を形成する工程において、前記基板を２５℃以上、４００℃以下に昇温することを特徴とし、
第１５の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を１２以上として、成膜ガスを生成する工程と、基板を２００℃以上、４００℃以下に昇温する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて前記昇温した基板上にバリア絶縁膜を形成する工程とを有することを特徴とし、
第１６の発明は、第１５の発明の半導体装置の製造方法において、前記成膜ガスを生成する工程において前記成膜ガスの圧力を１．０Torr未満に調整し、かつ前記バリア絶縁膜を形成する工程において周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスするとともに前記周波数１ＭＨｚ未満の電力により前記成膜ガスのプラズマを生成し、反応させてバリア絶縁膜を形成することを特徴とし、
第１７の発明は、第１５の発明の半導体装置の製造方法において、前記成膜ガスを生成する工程において前記成膜ガスの圧力を１．０Torr以上に調整し、前記バリア絶縁膜を形成する工程において周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスし、かつ前記周波数１ＭＨｚ未満の電力又は周波数１ＭＨｚ以上の電力のうち少なくとも該周波数１ＭＨｚ以上の電力を前記圧力１．０Torr以上に調整された成膜ガスに印加してプラズマを生成し、反応させてバリア絶縁膜を形成することを特徴とし、
第１８の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を１２以上として、成膜ガスを生成する工程と、前記成膜ガスの圧力を１．０Torr未満に調整する工程と、基板を２００℃以上、４００℃以下に昇温する工程と、周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスするとともに前記周波数１ＭＨｚ未満の電力により前記成膜ガスのプラズマを生成し、反応させて第１の絶縁膜を形成する工程と、前記成膜ガスを生成する工程と、前記成膜ガスの圧力を１．０Torr以上に調整する工程と、前記基板を２００℃以上、４００℃以下に昇温する工程と、周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスし、かつ前記周波数１ＭＨｚ未満の電力又は周波数１ＭＨｚ以上の電力のうち少なくとも該周波数１ＭＨｚ以上の電力を前記圧力１．０Torr以上に調整された成膜ガスに印加してプラズマを生成し、反応させて前記第１の絶縁膜上に第２の絶縁膜を形成し、前記第１及び第２の絶縁膜からなるバリア絶縁膜を形成する工程とを有することを特徴とし、
第１９の発明は、第１５乃至第１８の発明の何れか一の半導体装置の製造方法において、前記成膜ガスに、一酸化二窒素（Ｎ2Ｏ）を添加し、又は窒素（Ｎ2）或いはアンモニア（ＮＨ3）を添加し、又は一酸化二窒素（Ｎ2Ｏ）とアンモニア（ＮＨ3）を添加することを特徴とし、
第２０の発明は、第１乃至第１９の発明の何れか一の半導体装置の製造方法において、前記シロキサン結合を有するシリコン含有有機化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【０００９】
【化７】
オクタメチルトリシロキサン（ＯＭＴＳ）
【００１１】
【化８】
又は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００１３】
【化９】
のうち何れか一であることを特徴とし、
第２１の発明は、第１乃至第１９の発明の何れか一の半導体装置の製造方法において、前記シロキサン結合を有するシリコン含有有機化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【００１５】
【化１０】
オクタメチルトリシロキサン（ＯＭＴＳ）
【００１７】
【化１１】
又は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００１９】
【化１２】
のうち何れか一の、少なくとも一つのＣＨ3基をＦで置き換えた化合物であることを特徴とし、
第２２の発明は、第１乃至第２１の発明の何れか一の半導体装置の製造方法において、前記ＣＨ3基を有するシリコン含有有機化合物は、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシラン、又はトリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）或いはメチルトリメトキシシラン（ＴＭＳ:Si(CH3)(OCH3)3）のうち何れか一のアルコキシシランであることを特徴とし、
第２３の発明は、第１乃至第２２の発明の何れか一の半導体装置の製造方法において、前記成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加することを特徴とし、
第２４の発明は、第２３の発明の半導体装置の製造方法において、前記ＣxＨyは、Ｃ2Ｈ4であることを特徴とし、
第２５の発明は、第２３の発明の半導体装置の製造方法において、前記ＣxＨyＦzは、Ｃ3Ｆ8、Ｃ4Ｆ8又はＣＨＦ3であることを特徴とし、
第２６の発明は、第２３の発明の半導体装置の製造方法において、前記ＣxＨyＢzは、Ｂ2Ｈ6であることを特徴とし、
第２７の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ 3 基を有するシリコン含有有機化合物のうち何れか一とＨ 2 Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ 2 Ｏの流量比を４以上とし、かつ圧力を１．５ Torr 以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、Ｈｅ、Ａｒ、Ｈ 2 又は重水素のうち少なくとも何れか一を含む処理ガスを生成する工程と、前記処理ガスに電力を印加してプラズマを生成する工程と、前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程と、請求項１５又は１８記載の半導体装置の製造方法によりバリア絶縁膜を形成する工程とを有することを特徴とし、
第２８の発明は、半導体装置の製造方法に係り、シロキサン結合を有するシリコン含有有機化合物又はＣＨ 3 基を有するシリコン含有有機化合物のうち何れか一とＨ 2 Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ 2 Ｏの流量比を４以上とし、かつ圧力を１．５ Torr 以上に調整して、成膜ガスを生成する工程と、前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で前記低誘電率絶縁膜を加熱処理する工程と、請求項１５又は１８記載の半導体装置の製造方法によりバリア絶縁膜を形成する工程とを有することを特徴とし、
第２９の発明は、第２７又は第２８の何れか一の発明の半導体装置の製造方法において、前記低誘電率絶縁膜を形成する工程の後、前記低誘電率絶縁膜を大気に曝さずに引き続き、前記バリア絶縁膜を形成する工程を行うことを特徴とし、
第３０の発明は、第１乃至第２９の何れか一の発明の半導体装置の製造方法において、前記基板に銅膜を主とする配線又は電極が形成されていることを特徴とし、
第３１の発明は、半導体装置に係り、第１乃至第３０の何れか一の発明の半導体装置の製造方法により作成されたことを特徴としている。
【００２１】
以下に、上記本発明の構成に基づく作用について説明する。
【００２２】
本発明によれば、酸化性ガスとして、Ｎ2Ｏの代わりにＨ2Ｏを用いているため、形成膜中には窒素が含まれない。Ｏ2など窒素を含まない他の酸化性ガスを用いずに、Ｈ2Ｏを用いるのは、比較的膜質の良い膜を形成することができるためである。特に、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば４以上と高めると、さらに膜質の良い膜を形成することができる。
【００２３】
一方、シリコン含有有機化合物に対するＨ2Ｏの流量比を高めると、比誘電率（ｋ）も高くなる傾向にある。それを抑えるため、プラズマＣＶＤ法により低誘電率絶縁膜を成膜する際には、成膜ガスのプラズマ化周波数を１ＭＨｚ以上と高くし、かつガス圧力を１．５Torr以上と高くする。好ましくは１．７５Torr以上とする。さらに、同じ理由で、成膜中、基板温度を４００℃以下と低くする。
【００２４】
この場合、形成膜中に結合が弱いと考えられるＣ−ＨやＯ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７とＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。従って、成膜後に、形成膜に対してプラズマ処理又はアニール処理を行って、Ｃ−ＨやＯ−Ｈなどを排出する。
【００２５】
プラズマ処理においては、例えば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスを生成する。さらに、ガス圧力を例えば、１Torr以下、好ましく０．５Torr以下に調整する。そして、その処理ガスに電力を印加してプラズマを生成する。その処理ガスのプラズマを温度３７５℃以上(４００乃至４５０℃の範囲が好ましい)に昇温した低誘電率絶縁膜に接触させる。調査によれば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスに電力を印加して生成したプラズマを用いることで、形成膜の比誘電率をより低減させることができる。特に、ガス圧力を１Torr以下に調整した処理ガスに周波数１ＭＨｚ未満の電力を印加して生成したプラズマを用いるとより一層有効である。更に、処理中に低誘電率絶縁膜を温度３７５℃以上に昇温しているのは、プラズマによっては排出し切れない膜中の水分その他等を十分に排出するためである。
【００２６】
また、アニール処理においては、窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で低誘電率絶縁膜を加熱処理する。窒素ガス又は不活性ガスの雰囲気中でアニール処理しているのは、膜の酸化を防止するためである。また、温度４００℃以上でアニール処理しているのは、プラズマを用いなくても膜中の水分その他等を十分に排出するためである。
【００２７】
プラズマ処理又はアニール処理を終えた状態では、形成膜の表面は密度が高く緻密化しており比誘電率も高くなっている。一方形成膜の内部は多孔質化しており、吸湿性が高い可能性がある。従って、ＮＦ3等のプラズマガスにより比誘電率の高い形成膜の表面層を除去して比誘電率を下げる。その後、吸湿性が高い可能性がある形成膜に対して、形成膜を大気に曝さないで引き続き、さらに大気圧中又は減圧中、３７５℃以上に昇温し、ＣＨ3基を有する処理ガスを接触させることで、耐湿性を向上させることができる。
【００２８】
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
【００２９】
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いるのは、化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるので、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれるため、酸素の余分な反応を抑えることができるからであり、また、形成膜を安定させることができるからである。さらに、シロキサン結合を有するシリコン含有有機化合物の、少なくとも一つのＣＨ3基をＦで置き換えた化合物を用いることで、形成膜中にＦを含ませて、より低誘電率化を図ることができる。
【００３０】
また、成膜ガスの構成ガスとして、ＣＨ3基を有するシリコン含有有機化合物を用いるのは、形成膜中にＣＨ3基が多く含まれるとＳｉがＣＨ3基で終端され、空孔が形成されて誘電率を低くできるためである。
【００３１】
また、低誘電率絶縁膜の成膜ガスにＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加して成膜することで、低誘電率絶縁膜とバリア絶縁膜とを積層した構造においてバリア絶縁膜を選択的にエッチングする際に、バリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦやＢを含ませてより低誘電率化を図ることができる。
【００３２】
また、低誘電率絶縁膜とともに用いるバリア絶縁膜においても、低誘電率絶縁膜の場合と同様に、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一と酸化性ガスとしてＨ2Ｏを用いているが、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば１２以上と高めるとともに、ガス圧力を１．０Torr以下と低くする。また、成膜中の基板温度を２００乃至４００℃とする。なお、成膜ガスのプラズマ化周波数は１ＭＨｚ以下と低くしてもよいし、１ＭＨｚ以上と高くしてもよい。以上の成膜条件とすることで、低誘電率絶縁膜と比べて、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、バリア絶縁膜中に窒素を含まないようにすることが可能である。
【００３３】
また、バリア絶縁膜については、成膜ガスに窒素含有ガス、例えば一酸化二窒素（Ｎ2Ｏ）、窒素（Ｎ2）或いはアンモニア（ＮＨ3）などを適宜組み合わせて添加し、レジストの架橋反応に影響を与えない程度に形成膜に微量含ませることも可能である。これにより、Ｃｕの拡散を阻止する機能をさらに高めることが可能である。
【００３４】
また、バリア絶縁膜の成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加して成膜することで、バリア絶縁膜と低誘電率絶縁膜とを積層した構造において低誘電率絶縁膜を選択的にエッチングする際に、低誘電率絶縁膜のエッチャントに対してバリア絶縁膜のエッチング耐性を確保することができる。
【００３５】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（本発明の実施の形態である成膜方法に用いるプラズマＣＶＤ／処理装置の説明）
図１は、本発明の実施の形態に係る半導体装置の製造方法に用いられる平行平板型のプラズマＣＶＤ／処理装置１０１の構成を示す側面図である。
【００３６】
このプラズマＣＶＤ／処理装置１０１は、プラズマガスにより基板２１上にバリア絶縁膜や低誘電率絶縁膜を形成する場所であり、形成膜を後処理する場所でもある成膜／処理部１０１Ａと、成膜ガス及び処理ガスを構成する複数のガスの供給源を有する成膜ガス／処理ガス供給部１０１Ｂとから構成されている。
【００３７】
成膜／処理部１０１Ａは、図１に示すように、減圧可能なチャンバ１を備え、チャンバ１は排気配管４を通して排気装置６と接続されている。排気配管４の途中にはチャンバ１と排気装置６の間の導通／非導通を制御する開閉バルブ５が設けられている。チャンバ１にはチャンバ１内の圧力を監視する不図示の真空計などの圧力計測手段が設けられている。
【００３８】
チャンバ１内には対向する一対の上部電極２と下部電極３とが備えられ、上部電極２に周波数１３．５６ＭＨｚの高周波電力を供給する高周波電力供給電源（ＲＦ電源）７が接続され、下部電極３に周波数３８０ｋＨｚの低周波電力を供給する低周波電力供給電源８が接続されている。これらの電源７、８のうち少なくとも高周波電力供給電源７から上部電極２に高周波電力（ＰHF）を供給し、又は低周波電力供給電源８から下部電極３に低周波電力（ＰLF）を供給して、成膜ガス等をプラズマ化する。上部電極２、下部電極３及び電源７、８が成膜ガス等をプラズマ化するプラズマ生成手段を構成する。
【００３９】
なお、下部電極３には、周波数３８０ｋＨｚのみならず、周波数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加することができるし、また、下部電極３に対向する上部電極２には、周波数１３．５６ＭＨｚのみならず、周波数１ＭＨｚ以上の高周波電力を印加してもよい。さらに、図１では上部電極２に高周波電源が接続され、下部電極３に低周波電源が接続されているが、高周波電源７は上部電極２に限らず、上部電極２又は下部電極３の何れか一に接続され、かつ低周波電源８は下部電極３に限らず、他の電極に接続されていれば、この発明の目的を達成することができる。
【００４０】
上部電極２は成膜ガス等の分散具を兼ねている。上部電極２には複数の貫通孔が形成され、下部電極３との対向面における貫通孔の開口部が成膜ガス等の放出口（導入口）となる。この成膜ガス等の放出口は成膜ガス／処理ガス供給部１０１Ｂと配管９ａで接続されている。また、場合により、上部電極２には図示しないヒータが備えられることもある。成膜中に上部電極２を温度凡そ１００℃程度に加熱しておくことにより、成膜ガス等の反応生成物からなるパーティクルが上部電極２に付着するのを防止するためである。
【００４１】
下部電極３は基板２１の保持台を兼ね、また、保持台上の基板２１を加熱するヒータ１２を備えている。
【００４２】
成膜ガス／処理ガス供給部１０１Ｂには、成膜ガスの供給源として、Ｈ2Ｏの供給源と、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物の供給源と、CxHy、CxHyFz又はＣxＨyＢzの供給源と、一酸化二窒素（Ｎ2Ｏ）の供給源と、アンモニア（ＮＨ3）の供給源と、窒素（Ｎ2）の供給源とが設けられている。また、処理ガスの供給源として、He, He-H2, Ar, Ar-H2, H2, 重水素の供給源と、図示しないＮＦ3 の供給源と、ＣＨ3 基を有する処理ガスの供給源とが設けられている。なお、ＣＨ3 基を有するシリコン含有有機化合物の供給源とＣＨ3 基を有する処理ガスの供給源とは共通となっており、図１ではＣＨ3 基を有するガスの供給源で表している。また、窒素（Ｎ2）の供給源は成膜ガスの供給源と、処理ガスの供給源を兼ねている。
【００４３】
これらのガスは適宜分岐配管９ｂ乃至９ｉ及びこれらすべての分岐配管９ｂ乃至９ｉが接続された配管９ａを通して成膜／処理部１０１Ａのチャンバ１内に供給される。分岐配管９ｂ乃至９ｉの途中に流量調整手段１１ａ乃至１１ｈや、分岐配管９ｂ乃至９ｉの導通／非導通を制御する開閉手段１０ｂ乃至１０ｑが設置され、配管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１０ａが設置されている。なお、図１にはＮＦ3 の供給源や配管を示していないが、上記他のガスの配管系と同じような構成となっている。
【００４４】
以上のような成膜／処理装置１０１によれば、成膜ガスの供給源として、Ｈ2Ｏの供給源と、シロキサン結合を有するシリコン含有有機化合物又はＮＦ3 の供給源と、ＣＨ3 基を有するシリコン含有有機化合物の供給源と、CxHy、CxHyFz又はＣxＨyＢzの供給源と、一酸化二窒素（Ｎ2Ｏ）の供給源と、アンモニア（ＮＨ3）の供給源と、窒素（Ｎ2）の供給源とを備えている。また、処理ガスの供給源として、窒素（Ｎ2）の供給源と、He, He-H2, Ar, Ar-H2, H2, ＮＦ3 の供給源と、重水素の供給源と、ＣＨ3 基を有する処理ガスの供給源とを備えている。さらに成膜ガス及び処理ガスをプラズマ化するプラズマ生成手段２、３、７、８を備えている。
【００４５】
これにより、低誘電率を有するシリコン酸化からなる低誘電率絶縁膜（Low-k膜）の成膜と、以下に説明する低誘電率絶縁膜の成膜後のプラズマ処理又はアニール処理、表面層除去処理及び耐水性処理と、Ｃｕの拡散を防止するバリア機能を有するシリコン酸化膜又はシリコン酸化窒化膜からなるＣｕバリア絶縁膜の成膜とを、同一のチャンバ内で連続して行うことができる。
（本発明の実施の形態である半導体装置の製造方法の説明）
次に、この発明の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜とＣｕバリア絶縁膜の成膜方法について説明する。
【００４６】
低誘電率絶縁膜とＣｕバリア絶縁膜とでは、成膜条件のほかに、膜形成の全体の工程が異なる。即ち、耐湿性に優れ、かつ低誘電率を有し、窒素を含まない、或いは窒素を微量に含む低誘電率絶縁膜（Low-k膜）の作成には、図２（ａ）に示すように、成膜工程と、成膜後の形成膜の処理工程（プラズマ処理又はアニール処理、必要により、表面層除去処理、耐水性処理）が必要となる。また、銅の拡散防止機能に優れ、窒素を含まない、或いは窒素を微量に含むＣｕバリア絶縁膜の作成では、図２（ｂ）に示すように、基本的に成膜工程だけでよく、成膜後の形成膜の処理工程は必須ではない。
【００４７】
まず、成膜条件のうち、低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜ガスを構成する、特に有効なガスの組み合わせについて、図３を参照して説明する。
【００４８】
この図３は、低誘電率絶縁膜（Low-k膜）、及びＣｕバリア絶縁膜を形成するための成膜ガスを構成する各ガスの組み合わせについて示す表である。以下に、図３の形成膜の表示に従って具体的に成膜ガスの特に有効な構成を列挙する。
【００４９】
（ｉ）低誘電率絶縁膜を形成する成膜ガスの構成ガス
（１）、（３) Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物
（２）、（４）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz
（ii）Ｃｕバリア絶縁膜を形成する成膜ガスの構成ガス
（５）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基を有するシリコン含有有機化合物
（６）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz
（７）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／Ｎ2Ｏ
（８）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／Ｎ2Ｏ
（９）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3基 を有するシリコン含有有機化合物／ＮＨ3
（１０）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／ＮＨ3
（１１）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／Ｎ2
（１２）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／Ｎ2
（１３）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／Ｎ2Ｏ／ＮＨ3
（１４）Ｈ2Ｏ／シロキサン結合を有するシリコン含有有機化合物又はCH3 基を有するシリコン含有有機化合物／ＣxＨy、CxHyFz又はＣxＨyＢz／Ｎ2Ｏ／ＮＨ3
次に、上記以外の成膜条件、及び膜形成の全体の工程を説明するとともに、上記を含む成膜条件、及び膜形成の全体の工程を採用した理由、又は効果とを説明する。
【００５０】
低誘電率絶縁膜の形成においては、形成膜中に窒素が含まれないようにするため、酸化性ガスとしてＮ2Ｏの代わりにＨ2Ｏを用いている。Ｏ2など窒素を含まない他の酸化性ガスを用いずに、Ｈ2Ｏを用いるのは、比較的膜質の良い膜を形成することができるためである。特に、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば４以上と高めると、さらに膜質の良い膜を形成することができる。
【００５１】
一方、シリコン含有有機化合物に対するＨ2Ｏの流量比を高めると、比誘電率（ｋ）も高くなる傾向にある。それを抑えるため、プラズマＣＶＤ法により低誘電率絶縁膜を成膜する際には、成膜ガスのプラズマ化周波数を１ＭＨｚ以上と高くし、かつガス圧力を１．５Torr以上、好ましくは１．７５Torr以上と高くする。さらに、同じ理由で、成膜中、基板温度を４００℃以下と低くする。
【００５２】
この場合、形成膜中に結合が弱いと考えられるＣ−Ｈなどが多く含まれるため、比誘電率が２．６乃至２．７と、ＳＯＤ膜（Spin On Dielectrics）と比べてまだ高い。従って、成膜後に、形成膜に対してプラズマ処理又はアニール処理を行って、Ｃ−Ｈなどを排出し、比誘電率をさらに低減させる。
【００５３】
プラズマ処理においては、例えば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含むガスを準備し、ガス圧力を１Torr以下、好ましくは0.5Torr以下に調整して、処理ガスを生成する。そして、その処理ガスに電力を印加してプラズマ化する。その第1の処理ガスのプラズマに、低誘電率絶縁膜を温度３７５℃以上、好ましくは４００乃至４５０℃の範囲に昇温して接触させる。調査によれば、Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含み、ガス圧力を１Torr以下に調整した第1の処理ガスに電力、好ましくは周波数１ＭＨｚ以上の電力を印加して生成したプラズマを用いることで、形成膜の比誘電率をより低減させることができる。この場合、低誘電率絶縁膜を温度３７５℃以上に昇温しているのは、プラズマによっては排出し切れない形成膜中の水分その他等を十分に排出するためである。
【００５４】
また、アニール処理においては、窒素ガス又は不活性ガス（Ａｒ、Ｈｅなど）の雰囲気中で、温度４００℃以上で低誘電率絶縁膜を加熱処理する。窒素ガス又は不活性ガスの雰囲気中でアニール処理しているのは、低誘電率絶縁膜の酸化を防止するためである。また、温度４００℃以上でアニール処理しているのは、プラズマを用いなくても形成膜中の水分その他等を十分に排出するためである。
【００５５】
プラズマ処理又はアニール処理を終えた状態では、形成膜の表層は密度が高く緻密化しており比誘電率も高くなっている。調査によれば、形成膜の表層の密度は２．２ｇ／ｃｍ3で、屈折率は凡そ１．６であった。一方、形成膜の内部は多孔質化しており、吸湿性が高い可能性がある。従って、ＮＦ3等のプラズマガスにより比誘電率の高い形成膜の表面層を除去して形成膜の比誘電率を下げる。その後、吸湿性が高い可能性がある形成膜に対して、大気に曝さないで引き続き、さらに大気圧中又は減圧中、３７５℃以上に昇温した状態でＣＨ3基を有する処理ガスを接触させて耐湿性を向上させている。具体的には、ＣＨ3基を有する処理ガス、例えばＨＭＤＳＯを流量５０sccm以上とし、ガス圧力を１Torr以上として、1分間程度以上処理する。
【００５６】
これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率で、耐湿性に優れた特性を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
【００５７】
さらに、成膜ガスの構成ガスとして、シロキサン結合を有するシリコン含有有機化合物を用いている。その理由は、化合物中に既にＳｉ−Ｏ−Ｓｉを含んでいるので、形成膜中にＳｉ−Ｏ結合がそのまま取り込まれるため、酸素の余分な反応を抑えることができるからであり、また、形成膜を安定させることができるからである。さらに、シロキサン結合を有するシリコン含有有機化合物の、少なくとも一つのＣＨ3基をＦで置き換えた化合物を用いてもよい。形成膜中にＦを含ませて、より低誘電率化を図るためである。
【００５８】
また、低誘電率絶縁膜の成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加してもよい。これにより、低誘電率絶縁膜とＣｕバリア絶縁膜とを積層した構造においてＣｕバリア絶縁膜を選択的にエッチングする際に、Ｃｕバリア絶縁膜のエッチャントに対して低誘電率絶縁膜のエッチング耐性を確保することができる。特に、ＣxＨyＦz又はＣxＨyＢzを用いることで、エッチング耐性を確保するとともに、形成膜中にＦ又はＢを含ませて、より低誘電率化を図ることができる。
【００５９】
また、低誘電率絶縁膜とともに用いるＣｕバリア絶縁膜においても、低誘電率絶縁膜の場合と同様に、シロキサン結合を有するシリコン含有有機化合物と酸化性ガスとしてＨ2Ｏを用いるが、低誘電率絶縁膜の場合と異なり、シリコン含有有機化合物に対するＨ2Ｏの流量比を、例えば１２以上と高める。この場合、ガス圧力に関しては、印加する電力のプラズマ化周波数が１ＭＨｚ未満の場合、１．０Torr未満と低くし、プラズマ化周波数が１ＭＨｚ以上で周波数１ＭＨｚ未満のバイアス電力を印加している場合、１．０Torr以上と高くする。また、成膜中の基板温度を２００乃至４００℃とする。以上の成膜条件により、比誘電率は多少高くなるが、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成することができる。しかも、Ｃｕバリア絶縁膜中に窒素を含まないようにすることが可能である。
【００６０】
或いは、Ｃｕバリア絶縁膜については、レジストの架橋反応に影響を与えない程度に形成膜に窒素を含むように、成膜ガスに窒素含有ガス、例えば一酸化二窒素（Ｎ2Ｏ）、窒素（Ｎ2）或いはアンモニア（ＮＨ3）などを適宜組み合わせて、微量添加することも可能である。これにより、Ｃｕの拡散を阻止する機能をさらに高めることが可能である。
【００６１】
また、Ｃｕバリア絶縁膜の成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加してもよい。これにより、Ｃｕバリア絶縁膜と低誘電率絶縁膜とを積層した構造において低誘電率絶縁膜を選択的にエッチングする際に、低誘電率絶縁膜のエッチャントに対してＣｕバリア絶縁膜のエッチング耐性を確保することができる。
【００６２】
なお、低誘電率絶縁膜を形成した後に、引き続き、その上にＣｕバリア絶縁膜を形成する場合、大気圧中又は減圧中で耐水性処理後に、大気に曝さないで引き続き、Ｃｕバリア絶縁膜の成膜を行うことが好ましい。低誘電率絶縁膜が大気中の水分を吸収して比誘電率が高くなるのを防止するためである。
【００６３】
次に、本発明に用いる成膜ガスである、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物や、ＣxＨy、ＣxＨyＦz又はＣxＨyＢz及び成膜後の処理に用いる、ＣＨ3基を有する処理ガスについて説明する。
【００６４】
代表例として以下に示すものを用いることができる。
【００６５】
（ｉ）シロキサン結合を有するシリコン含有有機化合物
（ａ）Ｆを含まない化合物
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
【００６６】
【化１３】
オクタメチルトリシロキサン（ＯＭＴＳ）
【００６８】
【化１４】
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
【００７０】
【化１５】
（ｂ）Ｆを含む化合物
上記（ａ）の化合物において、少なくとも一つのメチル基（CH3）をＦに置き換えた化合物
（ii）ＣxＨy、ＣxＨyＦz又はＣxＨyＢz
（ａ）ＣxＨy
Ｃ2Ｈ4
（ｂ）ＣxＨyＦz
Ｃ3Ｆ8
Ｃ4Ｆ8
ＣＨＦ3
（ｃ）ＣxＨyＢz
Ｂ2Ｈ6
（iii）ＣＨ3基を有するシリコン含有有機化合物及びＣＨ3基を有する処理ガス
（ａ）上記（ｉ）のシリコン含有有機化合物
（ｂ）メチルシラン（SiHn(CH3)4-n:ｎ＝０乃至３）
モノメチルシラン（SiH3(CH3)）
ジメチルシラン（SiH2(CH3)2）
トリメチルシラン（SiH(CH3)3）
テトラメチルシラン（Si(CH3)4）
（ｃ）アルコキシ結合を有する化合物
ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）
ジメチルジエトキシシラン（Si(CH3)2(OC2H5)2）
メチルトリメトキシシラン（ＴＭＳ:SiH(OCH3)3）
次に、上記プラズマＣＶＤ装置を用いてこの発明の成膜方法により形成されたシリコン含有絶縁膜の比誘電率、屈折率及びリーク電流密度を調査した結果について説明する。
【００７２】
（１）第１実施例
第１実施例の絶縁膜は低誘電率絶縁膜の一例である。試料は、銅配線が形成された基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｈ2Ｏガス流量依存性を調べるため、Ｈ2Ｏガス流量を変化させた。
【００７３】
シリコン酸化膜の成膜前に前処理を行い、銅配線の表面酸化膜を除去した。処理方法は、平行平板型プラズマ励起ＣＶＤ装置を用い、ＮＨ3を流量５００sccmで導入してガス圧力を１Torrに調整し、周波数１３．５６ＭＨｚで１００ｗ程度の電力を１０秒印加してＮＨ3をプラズマ化し、基板を３７５℃に加熱した状態でそのプラズマに接触させた。
【００７４】
（成膜条件Ｉ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：２００〜１８００ sccm
ガス圧力：１．７５Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
このシリコン酸化膜について、成膜直後における形成膜の比誘電率（ｋ(1MHz)）と屈折率のＨ2Ｏガス流量依存性を調査した結果を図４に示す。図４の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＨ2Ｏガス流量（sccm）を示す。
【００７５】
比誘電率(ｋ(1MHz)）は、シリコン酸化膜に直流電圧を印加し、その直流電圧に周波数１ＭＨｚの信号を重畳したＣ−Ｖ測定法により容量を測定し、その容量値から算出した。また、屈折率は、エリプソメータで６３２８オングストロームのＨｅ−Ｎｅレーザを用いて測定した。以下の実施例でも同じ。
【００７６】
なお、屈折率を測定しているのは、以下のように、Ｃ−Ｈ、Ｏ−Ｈなどに起因するイオン分極及び配向分極の大きさを評価できるためである。高い周波数の光で測定しているため、イオン分極や配向分極を除いた電子分極の大きさke (屈折率ｎの２乗と表される。)を知ることができる。従って、上記比誘電率(ｋ(1MHz))及び電子分極(ke)により、ｋ(1MHz)＝ke(電子分極)＋ki(イオン分極)＋ko(配向分極)の式から、ki(イオン分極)＋ko(配向分極)の大きさを知ることができる。さらに、イオン分極kiは、ＦＴ−ＩＲのデータからＫ−Ｋ変換（クラマース−クロニッヒ変換）を使って計算することができるので、配向分極koのみの大きさも知ることができる。
【００７７】
図４によれば、成膜直後で、凡そ２．９とかなり低い比誘電率が得られた。比誘電率に関し、Ｈ2Ｏガス流量に対する依存性は小さく、Ｈ2Ｏガス流量２００乃至１８００sccmの範囲であまり変化はなかった。そのＨ2Ｏガス流量の２００sccm以上という調査範囲が、低誘電率絶縁膜に関し、シリコン含有有機化合物に対するＨ2Ｏガスの流量比を４以上とした根拠である。
【００７８】
なお、屈折率は、Ｈ2Ｏガス流量に対する依存性は小さく、１．３８乃至１．３９程度であり、比誘電率と屈折率の２乗（約１．９）の差は１以上有り、比較的大きい。
【００７９】
（２）第２実施例
第２実施例の絶縁膜は低誘電率絶縁膜の他の一例である。試料は、第1実施例と同じ基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｃ4Ｆ8ガス流量依存性を調べるため、Ｃ4Ｆ8ガス流量を変化させた。第２実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で前処理を行い、銅配線の表面酸化膜を除去した。
【００８０】
（成膜条件II）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
Ｃ4Ｆ8ガス流量：０〜５０ sccm
ガス圧力：１．５Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５００ｎｍ
このシリコン酸化膜について、成膜直後の形成膜の比誘電率（ｋ）と屈折率のＣ4Ｆ8ガス流量依存性を調査した結果を図５に示す。図５の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＣ4Ｆ8ガス流量（sccm）を示す。
【００８１】
図５によれば、第１実施例の成膜ガスにＣ4Ｆ8ガスを添加しているが、比誘電率は第１実施例とほぼ同じく、凡そ２．９であった。比誘電率に関し、Ｃ4Ｆ8ガス流量に対する依存性は少なく、Ｃ4Ｆ8ガス流量０乃至５０sccmの範囲であまり変化はなかった。
【００８２】
なお、屈折率は１.３７乃至１．３９が得られた。比誘電率と屈折率の２乗の差は第１実施例と同じ程度あり、比較的大きい。
【００８３】
（３）第３実施例
第３実施例の絶縁膜は低誘電率絶縁膜の他の一例である。ここでは、成膜後のHe-H2プラスマ処理の前後での特性変動（比誘電率、屈折率）について調査した。試料は、第1実施例と同じ基板の上に低誘電率絶縁膜であるシリコン酸化膜を形成した。そのシリコン酸化膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｈ2Ｏガス流量依存性を調べるため、Ｈ2Ｏガス流量を変化させた。第３実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で前処理を行い、銅配線の表面酸化膜を除去した。
【００８４】
（成膜条件III）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：２００〜１４００ sccm
ガス圧力：２．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：２００℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
（プラズマ処理条件Ｉ）
（ｉ）雰囲気
ガス：ＨｅにＨ2を３％混合させたガス（He-H2(３％）と表示）
ガス圧力：０．５Torr
（ii）プラズマ化条件
ＰHF:４００Ｗ
（iii）基板加熱温度：３７５℃
（iv）処理時間：２分
図６は、上記成膜条件IIIにより成膜したシリコン酸化膜について、上記プラズマ処理条件Ｉでプラズマ処理した前後での特性（比誘電率、屈折率）変動について調査した結果を示すグラフである。図６の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＨ2Ｏガス流量（sccm）を示す。図中、●印は成膜後、プラズマ処理前の形成膜の比誘電率を示し、○印はプラズマ処理後の形成膜の比誘電率を示す。◆印は成膜後、プラズマ処理前の形成膜の屈折率を示し、◇印はプラズマ処理後の形成膜の屈折率を示す。
【００８５】
図６によれば、成膜直後の比誘電率凡そ２．９であったものが、プラズマ処理後に凡そ２．４７に低減した。この場合も、比誘電率はＨ2Ｏガス流量に対する依存性は少なく、Ｈ2Ｏガス流量２００乃至１４００sccmの範囲であまり変化はなかった。このように、プラズマ処理による比誘電率低減の効果は著しい。
【００８６】
一方、成膜直後の屈折率凡そ１．４であったものが、プラズマ処理後に凡そ１．５１に増加した。また、Ｈ2Ｏガス流量に対する依存性は少なかった。従って、プラズマ処理により比誘電率と屈折率の２乗（約２．３）の差は小さくなった。この結果より、電子分極は少し増加するが、それ以上に、結合が弱いと考えられるＣ−ＨやＯ−Ｈに起因するイオン分極及び配向分極は減少していることが確認できた。即ち、プラズマ処理によりＣ−ＨやＯ−Ｈが形成膜から除去されて比誘電率が低減することを確認できた。
【００８７】
（４）第４実施例
第４実施例の絶縁膜はＣｕバリア絶縁膜の一例である。試料は、図１１に示すように、銅膜３１の上にＣｕバリア絶縁膜であるシリコン酸化膜３２を形成した。そのシリコン酸化膜３２は、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｈ2Ｏガス流量依存性を調べるため、Ｈ2Ｏガス流量を変化させた。第４実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で銅配線の前処理を行い、表面酸化膜を除去した。
【００８８】
（成膜条件IV）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：０〜２０００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：０Ｗ
低周波電力(380KHz)ＰLF：１５０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５０ｎｍ
このシリコン酸化膜３２について、成膜直後の比誘電率（ｋ）と屈折率のＨ2Ｏガス流量依存性を調査した結果を図７に示す。図７の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＨ2Ｏガス流量（sccm）を示す。
【００８９】
図７によれば、Ｈ2Ｏガス流量が凡そ４００sccmまではＨ2Ｏガス流量の増加とともに比誘電率も増加した。即ち、Ｈ2Ｏガス流量０sccmで比誘電率３．７であったものが、Ｈ2Ｏガス流量４００sccmで比誘電率４．２となった。Ｈ2Ｏガス流量４００sccmより大きい範囲では、Ｈ2Ｏガス流量の増加とともに比誘電率はあまり変化せず、４．２程度で推移した。
【００９０】
なお、屈折率に関しては、Ｈ2Ｏガス流量が凡そ４００sccmまではＨ2Ｏガス流量の増加とともにあまり変化せず、ほぼ１．６６前後であった。しかし、Ｈ2Ｏガス流量４００sccm以降は、Ｈ2Ｏガス流量の増加とともに減少した。即ち、Ｈ2Ｏガス流量４００sccmで１．６６であったものが、Ｈ2Ｏガス流量２０００sccmで１．５５となった。
【００９１】
また、同じ成膜条件で作成したシリコン酸化膜について、熱処理前後でのリーク電流密度を調査した。熱処理条件は以下の通りである。
【００９２】
（熱処理条件）
（ｉ）雰囲気ガス：Ｎ2
（ii）基板加熱温度：４５０℃
（iii）処理時間：４時間
その結果を図８に示す。図８の縦軸は対数目盛りで表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線型目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。その電界強度は印加した電圧より換算したものである。
【００９３】
図８によれば、Ｃｕに対する拡散阻止能力は成膜時のＨ2Ｏガス流量に依存することが確認できた。即ち、成膜時のＨ2Ｏガス流量４００sccmの場合、熱処理前には高い電界強度まで急激に立ち上がる現象は見られなかったが、熱処理後には電界強度が低いところで、急激に立ち上がる現象が見られた。このことはＣｕの拡散により形成膜の絶縁性がなくなっていることを示している。これに対して、成膜時のＨ2Ｏガス流量６００sccm以上では、そのような現象は観察されず、形成膜はＣｕの拡散阻止能力を保持していることを示している。そのＨ2Ｏガス流量６００sccm以上という範囲が、Ｃｕバリア絶縁膜の成膜ガスに関し、シリコン含有有機化合物に対するＨ2Ｏガスの流量比を１２以上とした根拠である。
【００９４】
（５）第５実施例
第５実施例の絶縁膜はＣｕバリア絶縁膜の他の一例である。試料は、第４実施例と同じく銅膜３１の上にＣｕバリア絶縁膜であるシリコン酸化膜３２ａを形成した。そのシリコン酸化膜３２ａは、プラズマＣＶＤ法により以下の成膜条件で形成された。Ｃ2Ｈ4ガス流量依存性を調べるため、Ｃ2Ｈ4ガス流量を変化させた。第３実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で銅配線の前処理を行い、表面酸化膜を除去した。
【００９５】
（成膜条件Ｖ）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
Ｃ2Ｈ4ガス流量：０〜３００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：０Ｗ
低周波電力(380KHz)ＰLF：１５０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５０ｎｍ
このシリコン酸化膜３２ａについて、比誘電率（ｋ）と屈折率の成膜時のＣ2Ｈ4ガス流量依存性を調査した結果を図９に示す。図９の左側の縦軸は線型目盛りで表した比誘電率を示し、右側の縦軸は線型目盛りで表した屈折率を示す。同じく、横軸はＣ2Ｈ4ガス流量（sccm）を示す。
【００９６】
図９によれば、成膜時のＣ2Ｈ4ガス流量に対して比誘電率はあまり変化せず、４．３乃至４．４程度で推移した。なお、屈折率に関しては、Ｃ2Ｈ4ガス流量の増加とともに増大した。即ち、Ｃ2Ｈ4ガス流量０sccmで１．６２であったものが、Ｃ2Ｈ4ガス流量３００sccmで１．７１となった。
【００９７】
また、同じ成膜条件で作成したシリコン酸化膜について、熱処理前後でのリーク電流密度を調査した。熱処理条件は第４実施例と同じとした。
【００９８】
その結果を図１０に示す。図１０の縦軸は対数目盛りで表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線型目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。
【００９９】
図１０によれば、Ｃ2Ｈ4ガス流量０sccm以外は熱処理前より、リーク電流密度が急激な立ち上がりをする電界強度は低下したが、ダメージとなる程度ではなく、Ｃｕに対する拡散阻止能力は成膜時のＣ2Ｈ4ガス流量に依存しないことが確認できた。
【０１００】
（６）第６実施例
第６実施例の絶縁膜はＣｕバリア絶縁膜の一例である。試料は、第４実施例と同じく銅膜３１の上にＣｕバリア絶縁膜であるシリコン酸化膜３２を形成した。そのシリコン酸化膜３２は、プラズマＣＶＤ法により以下の成膜条件で形成された。第６実施例においても、シリコン酸化膜の成膜前に、第１実施例と同様な条件で銅配線の前処理を行い、表面酸化膜を除去した。
【０１０１】
（成膜条件VI）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：２５Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン酸化膜
膜厚：５０ｎｍ
このシリコン酸化膜３２について、成膜直後の比誘電率（ｋ）を調査した結果、３．９であった。
【０１０２】
また、同じ成膜条件で作成したシリコン酸化膜について、熱処理前後でのリーク電流密度を調査した。熱処理条件は以下の通りである。
【０１０３】
（熱処理条件）
（ｉ）雰囲気ガス：Ｎ2
（ii）基板加熱温度：４５０℃
（iii）処理時間：４時間
その結果を図１５に示す。図１５の縦軸は対数目盛りで表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線型目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。その電界強度は印加した電圧より換算したものである。
【０１０４】
図１５によれば、リーク電流は１ＭＶ／ｃｍで１０-10〜１０-9Ａ／ｃｍ2と極めて小さく、かつ絶縁破壊耐性も十分に高い。Ｃｕに対する拡散阻止能力が高いことを確認することができた。また、Ｃｕに対する拡散阻止能力に対する成膜時のＨ2Ｏガス流量依存性は上記実施例と同様と考えられる。即ち、シリコン含有有機化合物に対するＨ2Ｏガスの流量比を１２以上とする範囲が好適である。
（第２の実施の形態）
次に、図１２（ａ）〜（ｃ）、図１３（ａ）、（ｂ）、及び図１４（ａ）、（ｂ）を参照して、本発明の第２の実施の形態に係る半導体装置及びその製造方法を説明する。
【０１０５】
図１４（ｂ）は、本発明の第２の実施の形態に係る半導体装置を示す断面図である。この半導体装置は、同図に示すように、基板６１上に下部配線埋込絶縁膜６２が形成されている。下部配線埋込絶縁膜６２は、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６２ａと、膜厚約５０ｎｍのSiO2 膜からなる第１の上部保護層（Ｃｕバリア絶縁膜）６３ａとが積層されてなる。下部配線埋込絶縁膜６２を貫通する下部配線溝６４に銅拡散阻止膜であるＴａＮ膜６５ａと銅膜６５ｂとからなる下部配線６５が埋め込まれている。基板６１は半導体基板や他の導電層でもよいし、絶縁性基板でもよい。
【０１０６】
これらの上にビアホール６８が形成された配線層間絶縁膜６６と上部配線溝６９が形成された上部配線埋込絶縁膜６７が形成されている。
【０１０７】
配線層間絶縁膜６６は膜厚約５０ｎｍのSiO2 膜からなる第２の下部保護層（Ｃｕバリア絶縁膜）６６ａと、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６６ｂと、膜厚約５０ｎｍのSiO2 膜からなる第２の上部保護層（Ｃｕバリア絶縁膜）６６ｃとから構成されている。上部配線埋込絶縁膜６７は、膜厚約５００ｎｍのSiO2 膜からなる低誘電率を有する主たる絶縁膜（低誘電率絶縁膜）６７ａと、膜厚約５０ｎｍのSiO2 膜からなる第３の上部保護層（Ｃｕバリア絶縁膜）６７ｂとから構成されている。
【０１０８】
上部配線溝６９はビアホール６８よりも大きい開口面積を有し、ビアホール６８と接続するように形成されている。ビアホール６８と上部配線溝６９内には、よく知られたデュアルダマシン法により銅拡散阻止膜であるＴａＮ膜７０ａと銅膜７０ｂとからなる接続導体７０と同じく銅拡散阻止膜であるＴａＮ膜７０ａと銅膜７０ｂとからなる上部配線７１が一体的に埋め込まれている。そして、最上部全面はこの発明に係るSiO2 膜からなる最上部保護層（Ｃｕバリア絶縁膜）７２によって被覆されている。
以上の低誘電率絶縁膜及びＣｕバリア絶縁膜はすべて本発明に係る絶縁膜である。
【０１０９】
次に、図１２（ａ）〜（ｃ）、図１３（ａ）、（ｂ）、及び図１４（ａ）、（ｂ）を参照して本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。図１の成膜装置を用いるものとする。
【０１１０】
まず、図１２（ａ）に示すように、成膜装置のチャンバ１内に基板６１を搬入し、基板６１上に、低誘電率を有する膜厚約５００ｎｍのSiO2膜６２を形成する。SiO2膜６２は下部配線埋込絶縁膜の主たる絶縁膜となる。成膜ガス条件は、シロキサン結合を有するシリコン含有有機化合物、例えばＨＭＤＳＯガス流量を５０ sccm、Ｈ2Ｏガス流量を１０００ sccmとし、そのガス圧力を１．７５Torrとする。成膜ガスのプラズマ化条件は、周波数３８０ｋＨｚの低周波電力（ＰLF）を印加せず、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を３００Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、第１の実施の形態の第１実施例の成膜条件Ｉに相当する。さらに、成膜後、第３実施例の形成膜に対するプラズマ処理、又は窒素或いは不活性ガス雰囲気中での形成膜に対するアニール処理と、形成膜の表面層除去処理と、減圧中でのＣＨ3基を有する処理ガスによる形成膜に対する耐水性処理とを同じチャンバ１内で行う。なお、下記するように引き続きバリア絶縁膜を形成する場合、耐水性処理は適宜省略することも可能である。
引き続き、大気に曝さないで、同じチャンバ１内で、成膜ガスとしてシロキサン結合を有するシリコン含有有機化合物、例えばＨＭＤＳＯガスとＨ2Ｏを用いたプラズマＣＶＤ法により、膜厚約５０ｎｍのSiO2膜（Ｃｕバリア絶縁膜）６３を形成する。成膜ガス条件は、ＨＭＤＳＯガス流量を５０ sccm、Ｈ2Ｏガス流量を１０００ sccmとし、そのガス圧力を１．０Torrとする。成膜ガスのプラズマ化条件は、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を印加せず、周波数３８０ｋＨｚの低周波電力（ＰLF）を１５０Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、第１の実施の形態の第４実施例の成膜条件IVに相当する。成膜されたSiO2膜６３は、周波数１ＭＨｚで測定した比誘電率が凡そ４．２であり、電界強度４ＭＶ／ｃｍのときリーク電流が１０-6Ａ／ｃｍ2であった。
【０１１１】
次いで、チャンバ１内から基板６１を外部に取り出し、SiO2膜６３上に化学増幅レジストなどからなるレジスト膜を形成する。次いで、フォトリソグラフィ法により配線溝を形成すべき領域にレジスト膜の開口部を形成し、図１２（ｂ）に示すように、マスク７３ａを形成する。このとき、SiO2膜６３は窒素を含まないので、レジスト膜７３ａの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ａを形成することができる。次いで、図１２（ｂ）に示すように、マスク７３ａに基づいてSiO2膜６３及び６２をエッチングして配線溝６４を形成する。SiO2膜６３ａは保護層となる。
【０１１２】
次に、図１２（ｃ）に示すように、配線溝６４の内面に銅拡散阻止膜としてＴａＮ膜６５ａを形成する。続いて、図示しない銅シード層を形成した後、銅膜６５ｂを埋め込んで、ＴａＮ膜及びＴａ膜６５ａと、銅膜６５ｂとからなる下部配線６５を形成する。
【０１１３】
次いで、成膜前に、銅膜６５ｂ表面の前処理を行い、表面酸化膜を除去した。その処理方法は、平行平板型プラズマ励起ＣＶＤ装置を用い、ＮＨ3を流量５００sccmで導入してガス圧力を１Torrに調整し、周波数１３．５６ＭＨｚの電力を印加してＮＨ3をプラズマ化し、基板６１を３７５℃に加熱した状態で銅膜６５ｂをそのプラズマに接触させる。
次に、成膜装置のチャンバ１内に基板６１を搬入し、図１３（ａ）に示すように、下部配線６５を被覆するSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６６ａを形成する。保護層６６ａに関し、成膜条件は、ＨＭＤＳＯガス流量を５０ sccm、Ｈ2Ｏガス流量を１０００ sccm、Ｃ2Ｈ4ガス流量を１００sccmとし、そのガス圧力を１．０Torrとする。成膜ガスのプラズマ化条件は、周波数１３．５６ＭＨｚの高周波電力（ＰHF）を印加せず、周波数３８０ｋＨｚの低周波電力（ＰLF）を１５０Ｗ印加する。また、基板温度を３７５℃とする。この成膜条件は、第１の実施の形態の第５実施例の成膜条件Ｖに相当する。
その後、この保護層６６ａ上に、配線層間絶縁膜６６の主たる絶縁膜となる、膜厚約５００ｎｍのSiO2 膜からなる絶縁膜（低誘電率絶縁膜）６６ｂ、及び膜厚約５０ｎｍのSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６６ｃを、同じチャンバ１内で連続形成し、接続導体を埋め込むための配線層間絶縁膜６６を形成する。
主たる絶縁膜６６ｂに関し、下部配線埋込絶縁膜６２の成膜条件、及び成膜後の膜の処理条件と同じとする。また、保護層６６ｃに関し、保護層６６ａの成膜条件と同じとする。
続いて、同じようにして保護層６６ｃ上に配線埋込絶縁膜の主たる絶縁膜となる、SiO2 膜からなる絶縁膜（低誘電率絶縁膜）６７ａ、及びSiO2 膜からなる保護層（Ｃｕバリア絶縁膜）６７ｂを同じチャンバ１内で連続形成し、上部配線を埋め込む配線埋込絶縁膜６７を形成する。主たる絶縁膜６７ａに関し、下部配線埋込絶縁膜６２の成膜条件、及び成膜後の膜の処理条件と同じとする。保護層６７ｂに関し、保護層６６ａの成膜条件と同じとする。
【０１１４】
次に、成膜装置のチャンバ１内から基板６１を外部に取り出し、図１３（ｂ）乃至図１４（ｂ）に示すように、良く知られたデュアルダマシン法により、接続導体７０と上部配線７１を形成する。以下に、デュアルダマシン法を詳細に説明する。
【０１１５】
即ち、保護層６７ｂ上にレジスト膜を形成した後、フォトリソグラフィー法によりビアホールを形成すべき領域にレジスト膜の開口部を形成し、図１３（ｂ）に示すように、マスク７３ｂを形成する。このとき、保護層６７ｂは窒素を含まないので、レジスト膜７３ｂの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ｂを形成することができる。
次いで、レジスト膜７３ｂの開口部を通して保護層６７ｂ及び絶縁膜６７ａ、保護層６６ｃ及び絶縁膜６６ｂをエッチングし、貫通させる。これにより、配線層間絶縁膜６６のうち保護層６６ｃ及び主たる絶縁膜６６ｂに開口部６８が形成される。
【０１１６】
次に、保護層６７ｂ上に別のレジスト膜を形成し、配線溝を形成すべき領域に開口部を形成し、図１４（ａ）に示すように、マスク７３ｃを形成する。このとき、保護層６７ｂ、絶縁膜６７ａ、保護層６６ｃ、絶縁膜６６ｂ及び保護層６６ａは窒素を含まないので、レジスト膜７３ｃの架橋反応は窒素による過剰な架橋反応が抑制されて露光範囲により決まる領域だけに生じるため、寸法精度の良いマスク７３ｃを形成することができる。
次いで、このマスク７３ｃの開口部は最初の開口部の開口面積よりも大きく、かつ最初の開口部を含むように形成される。次いで、マスク７３ｃの開口部を通して保護層６７ｂ及び絶縁膜６７ａをエッチングし、貫通させる。このとき、下地の保護層６６ｃはＣ2Ｈ4ガスを含む成膜ガスにより成膜されているので、主たる絶縁膜６７ａのエッチングガスに対してエッチング耐性を有し、このため、保護層６６ｃでエッチングが停止される。これにより、配線埋込絶縁膜６７に配線溝６９が形成される。その後、保護層６６ａをエッチングして、配線層間絶縁膜６６を貫通するビアホール６８を形成する。これにより、ビアホール６８底部に下部配線６５が露出し、ビアホール６８を通して下部配線６５と配線溝６９とが繋がる。
【０１１７】
次に、図１４（ｂ）に示すように、ＴａＮ膜及びＴａ膜７０ａをビアホール６８と配線溝６９の内面に形成した後、図示しない銅シード層を形成し、更にその上に銅膜７０ｂを埋め込んで、接続導体７０と上部配線７１を形成する。以上が所謂デュアルダマシン法である。
【０１１８】
次に、成膜前に、銅膜６５ｂ表面の前処理条件と同じ条件で、銅膜７０ｂ表面の前処理を行い、表面酸化膜を除去した。次いで、保護層６３又は６６ａと同じ成膜方法により、全面にSiO2 膜からなる保護層７２を形成する。以上により、銅膜を主とする多層配線を有する半導体装置が完成する。
【０１１９】
以上のように、この第２の実施の形態の半導体装置の製造方法によれば、主たる絶縁膜６２ａ、６６ｂ、６７ａは、第１の実施の形態の第１実施例の成膜条件Ｉで成膜し、成膜後にプラズマ処理又はアニール処理と、表面層除去処理と、耐水性処理とを行っている。即ち、第１の実施の形態の第３実施例類似の成膜条件で作成されているため、主たる絶縁膜６２ａ、６６ｂ、６７ａは２．５以下の低誘電率を有し、かつ耐湿性が高くなっている。また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２は第１の実施の形態の第４及び第５実施例の成膜条件IV又はＶで形成されているため、Ｃｕに対して高い拡散阻止能力を有する。
しかも、表面に露出する絶縁膜６６ｂ、６７ａや保護層６６ａ、６６ｃ、６７ｂが窒素を含まないので、フォトリソグラフィ法により下部配線溝６４、ビアホール６８、及び上部配線溝６９を形成する際に、寸法精度の良いマスク７３ｃを形成することができる。
さらに、配線層間絶縁膜６６及び配線埋込絶縁膜６７を下から順に開口面積が大きくなるように貫通させて、ビアホール６８とビアホール６８と繋がった配線溝６９とを交互に形成している。即ち、保護層６６ｃは主たる絶縁膜６７ａを選択的にエッチングする際にエッチングされる絶縁膜６７ａの下地となる。この発明が適用される保護層６６ｃはＣ2Ｈ4を含む成膜ガスにより形成されているため、主たる絶縁膜６７ａのエッチャントに対してエッチングストッパとして有効に機能するとともに、下層の絶縁膜６６ｂの過剰エッチングに対するマスクとして有効に機能する。
【０１２０】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置及びその製造方法を説明する。
図１４（ｂ）の半導体装置と類似の構造を、第３の実施の形態に係る半導体装置に適用することができる。
この場合、主たる絶縁膜６２ａ、６６ｂ、６７ａが本実施形態の低誘電率絶縁膜に対応し、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２が本実施形態のバリア絶縁膜に対応する。
また、図１２（ａ）〜（ｃ）、図１３（ａ）、（ｂ）、及び図１４（ａ）、（ｂ）の半導体装置の製造方法と類似の方法を、第３の実施の形態に係る半導体装置の製造方法に適用することができる。
この場合、主たる絶縁膜６２ａ、６６ｂ、６７ａに対応する低誘電率絶縁膜は下記の成膜条件で成膜する。
【０１２１】
（成膜条件）
（ｉ）成膜ガス条件
ＨＭＤＳＯガス流量：５０ sccm
Ｈ2Ｏガス流量：１０００ sccm
ガス圧力：２．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰHF：３００Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３００℃
（iv）成膜されたシリコン酸化膜
膜厚：７００ｎｍ
成膜後にプラズマ処理又はアニール処理と、表面層の除去処理と、耐水性処理とを行う。また、保護層６３ａ、６６ａ、６６ｃ、６７ｂ、７２に対応するバリア絶縁膜は第１の実施の形態の第６実施例の成膜条件VIで形成する。
【０１２２】
以上のような本発明の第３の実施の形態によれば、上記成膜条件で低誘電率絶縁膜成膜し、成膜後にプラズマ処理又はアニール処理と、表面層の除去処理と、耐水性処理とを行うため、低誘電率絶縁膜は２．４前後の低誘電率を有し、かつ耐湿性が高くなっている。また、バリア絶縁は第１の実施の形態の第６実施例の成膜条件VIで形成されるため、Ｃｕに対して高い拡散阻止能力を有する。
【０１２３】
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【０１２４】
例えば、第２の実施の形態では、主たる絶縁膜（低誘電率絶縁膜）６２ａ、６６ｂ、６７ａの成膜条件を、第１の実施の形態における第１実施例と第３実施例に記載の条件としているが、第１の実施の形態で説明した成膜条件の範囲で適宜変更して適用することができる。また、第３の実施の形態における、主たる絶縁膜（低誘電率絶縁膜）６２ａ、６６ｂ、６７ａの成膜条件は、第１の実施の形態で説明した成膜条件の範囲で適宜変更して適用することができる。
【０１２５】
また、保護層（Ｃｕバリア絶縁膜）６３ａ、６６ａ、６６ｃ、６７ｂ、７２の成膜条件を、第１の実施の形態における第４実施例、第５実施例、第６実施例に記載の条件としているが、第１の実施の形態で説明した成膜条件の範囲で適宜変更して適用することができる。
【０１２６】
【発明の効果】
以上のように、本発明によれば、低誘電率絶縁膜の成膜において、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏを含み、シリコン含有有機化合物に対するＨ2Ｏの流量比を４以上に、かつガス圧力を１．５Torr以上になるように調整して成膜ガスを生成し、その成膜ガスに好ましくは周波数１ＭＨｚ以上の高周波電力を印加してプラズマを生成し、好ましくは４００℃以下に加熱した基板上に成膜している。さらに、成膜後、Ｈｅ等に好ましくは周波数１ＭＨｚ未満の電力を印加してプラズマを生成し、そのプラズマにより形成膜に対してプラズマ処理し、又は窒素ガス等を用いて４００℃以上の温度でアニール処理している。これにより、低誘電率絶縁膜において、２．４乃至２．５と低い比誘電率を維持しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。さらに、形成膜の表面層を除去した後に露出した吸湿性が高い可能性がある膜に対して、ＣＨ3基を有する処理ガスの減圧雰囲気中で加熱する耐水性処理を行うことにより、さらに、耐湿性に優れた特性を得ることができる。
【０１２７】
また、低誘電率絶縁膜とともに用いるＣｕバリア絶縁膜においては、シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏを含み、シリコン含有有機化合物に対するＨ2Ｏの流量比を１２以上と高めて成膜ガスを生成し、好ましくは周波数１ＭＨｚ以下の低周波電力で基板バイアスするとともにその成膜ガスに印加してプラズマを生成し、２００乃至４００℃に昇温した基板上に成膜している。以上の成膜条件とすることで、Ｃｕの拡散を阻止する機能を高めた、さらに膜質の良い膜を形成しつつ、窒素を含まないようにし、或いはレジストの架橋反応に影響を与えない程度に窒素含有量を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である半導体装置の製造方法に用いられるプラズマＣＶＤ装置の構成を示す側面図である。
【図２】本発明の第１の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜工程について示すフローチャートである。
【図３】本発明の第１の実施の形態である半導体装置の製造方法に用いられる低誘電率絶縁膜、及びＣｕバリア絶縁膜の成膜ガスに関し、特に有効なガスの組み合わせについて示す表である。
【図４】本発明の第１の実施の形態である半導体装置の製造方法に係る、第１実施例の成膜条件Ｉで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＨ2Ｏ依存性を示すグラフである。
【図５】本発明の第１の実施の形態である半導体装置の製造方法に係る、第２実施例の成膜条件IIで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＣ4Ｆ8依存性を示すグラフである。
【図６】本発明の第１の実施の形態である半導体装置の製造方法に係る、第３実施例の成膜条件IIIで形成されたシリコン酸化膜に関し、成膜後のプラズマ処理前後におけるその比誘電率及び屈折率のＨ2Ｏ依存性を示すグラフである。
【図７】本発明の第１の実施の形態である半導体装置の製造方法に係る、第４実施例の成膜条件IVで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＨ2Ｏ依存性を示すグラフである。
【図８】本発明の第１の実施の形態である半導体装置の製造方法に係る、第４実施例の成膜条件IVで形成されたシリコン酸化膜に関し、加熱処理前後におけるリーク電流密度の電界強度依存性を示すグラフである。
【図９】本発明の第１の実施の形態である半導体装置の製造方法に係る、第５実施例の成膜条件Ｖで形成されたシリコン酸化膜に関し、その比誘電率及び屈折率のＣ2Ｈ4依存性を示すグラフである。
【図１０】本発明の第１の実施の形態である半導体装置の製造方法に係る、第５実施例の成膜条件Ｖで形成されたシリコン酸化膜に関し、加熱処理前後におけるリーク電流密度の電界強度依存性を示すグラフである。
【図１１】本発明の第１の実施の形態である半導体装置の製造方法に係る、第４、第５実施例に用いた試料の構造を示す断面図である。
【図１２】（ａ）乃至（ｃ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その１）である。
【図１３】（ａ）、（ｂ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その２）である。
【図１４】（ａ）、（ｂ）は、本発明の第２及び第３の実施の形態の半導体装置及びその製造方法について示す断面図（その３）である。
【図１５】本発明の第１の実施の形態である半導体装置の製造方法に係る、第６実施例の成膜条件VIで形成されたシリコン酸化膜に関し、加熱処理前後におけるリーク電流密度の電界強度依存性を示すグラフである。
【符号の説明】
１ チャンバ
２ 上部電極
３ 下部電極
４ 排気配管
５ バルブ
６ 排気装置
７ 高周波電力供給電源（ＲＦ電源）
８ 低周波電力供給電源
９ａ 配管
９ｂ〜９ｈ 分岐配管
１０ａ〜１０ｏ 開閉手段
１１ａ〜１１ｇ 流量調整手段
１２ ヒータ
２１ 基板
３１ 銅膜
３２、３２ａ シリコン酸化膜
６１ 下地基板
６２ 下部配線埋込絶縁膜
６２ａ、６６ｂ、６７ａ 主たる絶縁膜（低誘電率絶縁膜）
６３ａ、６６ａ、６６ｃ、６７ｂ 保護層（Ｃｕバリア絶縁膜）
６４ 下部配線溝
６５ 下部配線
６５ｂ、７０ｂ 銅膜
６６ 配線層間絶縁膜
６７ 上部配線埋込絶縁膜
６８ 開口部
６９ 上部配線溝
７３ａ、７３ｂ、７３ｃ マスク
１０１ 成膜装置
１０１Ａ 成膜部
１０１Ｂ 成膜ガス及び処理ガス供給部
Claims (31)
- シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を４以上とし、かつ圧力を１．５Torr以上に調整して、成膜ガスを生成する工程と、
前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、
Ｈｅ、Ａｒ、Ｈ2又は重水素のうち少なくとも何れか一を含む処理ガスを生成する工程と、
前記処理ガスに電力を印加してプラズマを生成する工程と、
前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程と、
次いで、前記低誘電率絶縁膜の表面層を除去する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記低誘電率絶縁膜の表面層を除去した後、前記低誘電率絶縁膜を大気に触れさせないで引き続き、大気圧中又は減圧中で、前記低誘電率絶縁膜を３７５℃以上に昇温し、ＣＨ3基を有する処理ガスに接触させる工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記成膜ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とする請求項１又は２のいずれか一に記載の半導体装置の製造方法。
- 前記処理ガスに印加する電力は周波数１ＭＨｚ未満の電力であることを特徴とする請求項１乃至３の何れか一に記載の半導体装置の製造方法。
- 前記処理ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とする請求項１乃至３の何れか一に記載の半導体装置の製造方法。
- 前記処理ガスの圧力を１．０Torr以下に調整することを特徴とする請求項１乃至５の何れか一に記載の半導体装置の製造方法。
- 前記処理ガスの圧力を０．５Torr以下に調整することを特徴とする請求項１乃至５の何れか一に記載の半導体装置の製造方法。
- 前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程において、前記低誘電率絶縁膜を３７５℃以上に昇温することを特徴とする請求項１乃至７の何れか一に記載の半導体装置の製造方法。
- シロキサン結合を有するシリコン含有有機化合物又はＣＨ3基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を４以上とし、かつ圧力を１．５Torr以上に調整して、成膜ガスを生成する工程と、
前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、
窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で前記低誘電率絶縁膜を加熱処理する工程と、
次いで、前記低誘電率絶縁膜の表面層を除去する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記低誘電率絶縁膜の表面層を除去した後、前記低誘電率絶縁膜を大気に触れさせないで引き続き、大気圧中又は減圧中で、前記低誘電率絶縁膜を３７５℃以上に昇温し、ＣＨ3基を有する処理ガスに接触させる工程を有することを特徴とする請求項９記載の半導体装置の製造方法。
- 前記成膜ガスに印加する電力は周波数１ＭＨｚ以上の電力であることを特徴とする請求項９又は１０の何れか一に記載の半導体装置の製造方法。
- 前記ＣＨ3基を有する処理ガスは、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシラン、又はトリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）或いはメチルトリメトキシシラン（ＴＭＳ:Si(CH3)(OCH3)3）のうち何れか一のアルコキシシランであることを特徴とする請求項２又は１０の何れか一に記載の半導体装置の製造方法。
- 前記成膜ガスの圧力を１．７５Torr以上に調整することを特徴とする請求項１乃至１２の何れか一に記載の半導体装置の製造方法。
- 前記低誘電率絶縁膜を形成する工程において、前記基板を２５℃以上、４００℃以下に昇温することを特徴とする請求項１乃至１３の何れか一に記載の半導体装置の製造方法。
- シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を１２以上として、成膜ガスを生成する工程と、
基板を２００℃以上、４００℃以下に昇温する工程と、
前記成膜ガスに電力を印加してプラズマを生成し、反応させて前記昇温した基板上にバリア絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記成膜ガスを生成する工程において前記成膜ガスの圧力を１．０Torr未満に調整し、かつ前記バリア絶縁膜を形成する工程において周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスするとともに前記周波数１ＭＨｚ未満の電力により前記成膜ガスのプラズマを生成し、反応させてバリア絶縁膜を形成することを特徴とする請求項１５記載の半導体装置の製造方法。
- 前記成膜ガスを生成する工程において前記成膜ガスの圧力を１．０Torr以上に調整し、前記バリア絶縁膜を形成する工程において周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスし、かつ前記周波数１ＭＨｚ未満の電力又は周波数１ＭＨｚ以上の電力のうち少なくとも該周波数１ＭＨｚ以上の電力を前記圧力１．０Torr以上に調整された成膜ガスに印加してプラズマを生成し、反応させてバリア絶縁膜を形成することを特徴とする請求項１５記載の半導体装置の製造方法。
- シロキサン結合を有するシリコン含有有機化合物又はＣＨ3 基を有するシリコン含有有機化合物のうち何れか一とＨ2Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ2Ｏの流量比を１２以上として、成膜ガスを生成する工程と、
前記成膜ガスの圧力を１．０Torr未満に調整する工程と、
基板を２００℃以上、４００℃以下に昇温する工程と、
周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスするとともに前記周波数１ＭＨｚ未満の電力により前記成膜ガスのプラズマを生成し、反応させて第１の絶縁膜を形成する工程と、
前記成膜ガスを生成する工程と、
前記成膜ガスの圧力を１．０Torr以上に調整する工程と、
前記基板を２００℃以上、４００℃以下に昇温する工程と、
周波数１ＭＨｚ未満の電力を前記基板に印加して該基板をバイアスし、かつ前記周波数１ＭＨｚ未満の電力又は周波数１ＭＨｚ以上の電力のうち少なくとも該周波数１ＭＨｚ以上の電力を前記圧力１．０Torr以上に調整された成膜ガスに印加してプラズマを生成し、反応させて前記第１の絶縁膜上に第２の絶縁膜を形成し、前記第１及び第２の絶縁膜からなるバリア絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記成膜ガスに、一酸化二窒素（Ｎ2Ｏ）を添加し、又は窒素（Ｎ2）或いはアンモニア（ＮＨ3）を添加し、又は一酸化二窒素（Ｎ2Ｏ）とアンモニア（ＮＨ3）を添加することを特徴とする請求項１５乃至１８の何れか一に記載の半導体装置の製造方法。
- 前記シロキサン結合を有するシリコン含有有機化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
- 前記シロキサン結合を有するシリコン含有有機化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
- 前記ＣＨ3基を有するシリコン含有有機化合物は、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、或いはテトラメチルシラン（Si(CH3)4）のうち何れか一のメチルシラン、又はトリメチルメトキシシラン（Si(CH3)3(OCH3)）、ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）或いはメチルトリメトキシシラン（ＴＭＳ:Si(CH3)(OCH3)3）のうち何れか一のアルコキシシランであることを特徴とする請求項１乃至２１の何れか一に記載の半導体装置の製造方法。
- 前記成膜ガスに、ＣxＨy（ｘ，ｙは正の整数）、ＣxＨyＦz又はＣxＨyＢz（ｘ，ｙは０（但し、ｘ＝ｙ＝０を除く。）又は正の整数、ｚは正の整数）を添加することを特徴とする請求項１乃至２２の何れか一に記載の半導体装置の製造方法。
- 前記ＣxＨyは、Ｃ2Ｈ4であることを特徴とする請求項２３記載の半導体装置の製造方法。
- 前記ＣxＨyＦzは、Ｃ3Ｆ8、Ｃ4Ｆ8又はＣＨＦ3であることを特徴とする請求項２３記載の半導体装置の製造方法。
- 前記ＣxＨyＢzは、Ｂ2Ｈ6であることを特徴とする請求項２３記載の半導体装置の製造方法。
- シロキサン結合を有するシリコン含有有機化合物又はＣＨ 3 基を有するシリコン含有有機化合物のうち何れか一とＨ 2 Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ 2 Ｏの流量比を４以上とし、かつ圧力を１．５ Torr 以上に調整して、成膜ガスを生成する工程と、
前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、
Ｈｅ、Ａｒ、Ｈ 2 又は重水素のうち少なくとも何れか一を含む処理ガスを生成する工程と、
前記処理ガスに電力を印加してプラズマを生成する工程と、
前記低誘電率絶縁膜を前記処理ガスのプラズマに接触させる工程と、
請求項１５又は１８記載の半導体装置の製造方法によりバリア絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - シロキサン結合を有するシリコン含有有機化合物又はＣＨ 3 基を有するシリコン含有有機化合物のうち何れか一とＨ 2 Ｏとを用い、前記シリコン含有有機化合物に対する前記Ｈ 2 Ｏの流量比を４以上とし、かつ圧力を１．５ Torr 以上に調整して 、成膜ガスを生成する工程と、
前記成膜ガスに電力を印加してプラズマを生成し、反応させて基板上に低誘電率絶縁膜を形成する工程と、
窒素ガス又は不活性ガスの雰囲気中で、温度４００℃以上で前記低誘電率絶縁膜を加熱処理する工程と、
請求項１５又は１８記載の半導体装置の製造方法によりバリア絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記低誘電率絶縁膜を形成する工程の後、前記低誘電率絶縁膜を大気に曝さずに引き続き、前記バリア絶縁膜を形成する工程を行うことを特徴とする請求項２７又は２８の何れか一に記載の半導体装置の製造方法。
- 前記基板に銅膜を主とする配線又は電極が形成されていることを特徴とする請求項１乃至２９の何れか一に記載の半導体装置の製造方法。
- 請求項１乃至３０の何れか一に記載の半導体装置の製造方法により作成されたことを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010026A JP3845061B2 (ja) | 2002-10-24 | 2003-01-17 | 半導体装置及びその製造方法 |
| PCT/JP2003/013410 WO2004038782A1 (ja) | 2002-10-24 | 2003-10-20 | 半導体装置及びその製造方法 |
| TW092128984A TWI234843B (en) | 2002-10-24 | 2003-10-20 | Semiconductor manufacturing device and the manufacturing method for the same |
| EP03756714A EP1555687A1 (en) | 2002-10-24 | 2003-10-20 | Semiconductor device and process for producing the same |
| US10/530,730 US7329612B2 (en) | 2002-10-24 | 2003-10-20 | Semiconductor device and process for producing the same |
| KR1020057006762A KR100771122B1 (ko) | 2002-10-24 | 2003-10-20 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310113 | 2002-10-24 | ||
| JP2003010026A JP3845061B2 (ja) | 2002-10-24 | 2003-01-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200626A JP2004200626A (ja) | 2004-07-15 |
| JP3845061B2 true JP3845061B2 (ja) | 2006-11-15 |
Family
ID=32179096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010026A Expired - Fee Related JP3845061B2 (ja) | 2002-10-24 | 2003-01-17 | 半導体装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7329612B2 (ja) |
| EP (1) | EP1555687A1 (ja) |
| JP (1) | JP3845061B2 (ja) |
| KR (1) | KR100771122B1 (ja) |
| TW (1) | TWI234843B (ja) |
| WO (1) | WO2004038782A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1670049A4 (en) | 2003-09-17 | 2008-06-04 | Tokyo Electron Ltd | PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM |
| FR2908558B1 (fr) * | 2006-11-13 | 2008-12-19 | Commissariat Energie Atomique | Materiau d'electrolyte silicie pour pile a combustible, procede pour sa realisation et pile a combustible mettant en oeuvre un tel materiau. |
| EP2111480A2 (en) * | 2006-12-29 | 2009-10-28 | 3M Innovative Properties Company | Method of making inorganic or inorganic/organic hybrid films |
| JP5249240B2 (ja) * | 2006-12-29 | 2013-07-31 | スリーエム イノベイティブ プロパティズ カンパニー | 金属アルコキシド含有フィルムの硬化方法 |
| KR101354661B1 (ko) * | 2007-10-18 | 2014-01-24 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8846169B2 (en) | 2007-12-28 | 2014-09-30 | 3M Innovative Properties Company | Flexible encapsulating film systems |
| KR20170005154A (ko) | 2008-06-30 | 2017-01-11 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 무기 또는 무기/유기 혼성 장벽 필름 제조 방법 |
| JP5202433B2 (ja) * | 2009-05-20 | 2013-06-05 | Ｊｘ日鉱日石エネルギー株式会社 | 液体物性の測定方法及び装置 |
| CN102241827B (zh) * | 2011-05-14 | 2013-03-20 | 中南林业科技大学 | 一种天然植物纤维与聚乳酸界面调控方法 |
| US10790140B2 (en) * | 2017-02-14 | 2020-09-29 | Applied Materials, Inc. | High deposition rate and high quality nitride |
| CN110384310B (zh) * | 2019-07-31 | 2024-03-22 | 广东胜大科技有限公司 | 一种鞋头鞋踵冷热定型一体机 |
| US11587789B2 (en) | 2020-03-06 | 2023-02-21 | Applied Materials, Inc. | System and method for radical and thermal processing of substrates |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0519079B1 (en) | 1991-01-08 | 1999-03-03 | Fujitsu Limited | Process for forming silicon oxide film |
| US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| JP3084367B1 (ja) * | 1999-03-17 | 2000-09-04 | キヤノン販売株式会社 | 層間絶縁膜の形成方法及び半導体装置 |
| JP3348084B2 (ja) | 1999-12-28 | 2002-11-20 | キヤノン販売株式会社 | 成膜方法及び半導体装置 |
| JP3600507B2 (ja) | 2000-05-18 | 2004-12-15 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
| US6656837B2 (en) * | 2001-10-11 | 2003-12-02 | Applied Materials, Inc. | Method of eliminating photoresist poisoning in damascene applications |
| US7091137B2 (en) * | 2001-12-14 | 2006-08-15 | Applied Materials | Bi-layer approach for a hermetic low dielectric constant layer for barrier applications |
-
2003
- 2003-01-17 JP JP2003010026A patent/JP3845061B2/ja not_active Expired - Fee Related
- 2003-10-20 WO PCT/JP2003/013410 patent/WO2004038782A1/ja not_active Application Discontinuation
- 2003-10-20 EP EP03756714A patent/EP1555687A1/en not_active Withdrawn
- 2003-10-20 US US10/530,730 patent/US7329612B2/en not_active Expired - Fee Related
- 2003-10-20 TW TW092128984A patent/TWI234843B/zh not_active IP Right Cessation
- 2003-10-20 KR KR1020057006762A patent/KR100771122B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004200626A (ja) | 2004-07-15 |
| TW200416937A (en) | 2004-09-01 |
| US20060099725A1 (en) | 2006-05-11 |
| WO2004038782A1 (ja) | 2004-05-06 |
| EP1555687A1 (en) | 2005-07-20 |
| US7329612B2 (en) | 2008-02-12 |
| TWI234843B (en) | 2005-06-21 |
| KR100771122B1 (ko) | 2007-10-29 |
| KR20050083787A (ko) | 2005-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407012B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3600507B2 (ja) | 半導体装置及びその製造方法 | |
| KR100960755B1 (ko) | 다마신 분야에서 유전체 재료를 증착하는 방법 | |
| US6541397B1 (en) | Removable amorphous carbon CMP stop | |
| JP5031987B2 (ja) | 耐酸化性が良好な次世代ダマシンバリヤ適用のための二層膜 | |
| JP3348084B2 (ja) | 成膜方法及び半導体装置 | |
| JP3745257B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003152076A (ja) | 半導体装置およびその製造方法 | |
| JP3701626B2 (ja) | 半導体装置の製造方法 | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| JP3845061B2 (ja) | 半導体装置及びその製造方法 | |
| KR100746679B1 (ko) | 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6673725B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008147644A (ja) | ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 | |
| JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005294333A (ja) | 成膜方法及び半導体装置 | |
| EP1174916A2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20020009440A (ko) | 성막 방법, 반도체 장치 및 그 제조 방법 | |
| JP2006024641A (ja) | 半導体装置およびその製造方法 | |
| JP2006339506A (ja) | 成膜方法及び半導体装置の製造方法 | |
| EP1128421A2 (en) | Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices | |
| TW202246548A (zh) | 用於沉積具有高彈性模數的膜的新前驅物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |