JP3701626B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3701626B2
JP3701626B2 JP2002127388A JP2002127388A JP3701626B2 JP 3701626 B2 JP3701626 B2 JP 3701626B2 JP 2002127388 A JP2002127388 A JP 2002127388A JP 2002127388 A JP2002127388 A JP 2002127388A JP 3701626 B2 JP3701626 B2 JP 3701626B2
Authority
JP
Japan
Prior art keywords
film
gas
electrode
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002127388A
Other languages
English (en)
Other versions
JP2003234346A (ja
Inventor
喜美 塩谷
裕子 西本
智美 鈴木
和夫 前田
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP2002127388A priority Critical patent/JP3701626B2/ja
Priority to TW091132588A priority patent/TWI274380B/zh
Priority to US10/287,549 priority patent/US6780790B2/en
Priority to EP02024920A priority patent/EP1321976A3/en
Priority to KR1020020073587A priority patent/KR100546958B1/ko
Publication of JP2003234346A publication Critical patent/JP2003234346A/ja
Application granted granted Critical
Publication of JP3701626B2 publication Critical patent/JP3701626B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、プラズマＣＶＤ法により銅配線を被覆するバリア絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の高集積度化、高密度化とともに、データ転送速度の高速化が要求されている。このため、ＲＣディレイの小さい低誘電率を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が用いられている。
【０００３】
一方、配線材料に関して、従来のアルミニウム（Ａｌ）から電気抵抗の低い銅（Ｃｕ）配線に変わりつつある。
【０００４】
このため、銅配線上に層間絶縁膜として低誘電率絶縁膜を形成しているが、銅配線を形成した後、低誘電率絶縁膜を形成する際又はその後の工程で、４００℃乃至４５０℃程度のアニールが行われる。また、デバイスの動作中には層間絶縁膜に高い電界がかかる。従って、熱や電界による低誘電率絶縁膜への銅の拡散を防止するため、低誘電率絶縁膜と銅配線の間にバリア絶縁膜を挟んでいる。
【０００５】
【発明が解決しようとする課題】
しかしながら、バリア絶縁膜は緻密ではあるが、比誘電率が高い。なかでも、SiC系のバリア絶縁膜は比誘電率が５程度と比較的低いが、比誘電率２．８、膜厚５００ｎｍの低誘電率絶縁膜に対して比誘電率５のバリア絶縁膜の膜厚を１００ｎｍとした場合、層間絶縁膜全体の比誘電率は３．０２と大きくなってしまう。
【０００６】
このため、バリア絶縁膜の膜厚を５０ｎｍ程度に薄くすることが試みられているが、銅の拡散防止能力が低下してしまう。
【０００７】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、銅の拡散を防止できる緻密性を維持しつつ、さらに低い比誘電率のバリア絶縁膜を形成することができる半導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、第１の発明は、半導体装置の製造方法に係り、第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程の少なくとも初期に、前記成膜ガスにアンモニアガス又は窒素ガスを加えることを特徴とし、
第２の発明は、半導体装置の製造方法に係り、第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、アルキル化合物と、酸素含有ガスと、Ｈｅ又はＡｒのうち少なくとも何れか一からなる希釈ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程の少なくとも初期に前記希釈ガスの流量を増やすことを特徴とし、
第３の発明は、第２の発明の半導体装置の製造方法に係り、前記希釈ガスはＨｅであり、前記シリコン含有有機化合物に対するその流量比は８以上であることを特徴とし、
第４の発明は、半導体装置の製造方法に係り、第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、アルキル化合物と、酸素含有ガスと、Ｈｅからなる希釈ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、前記アルキル化合物に対する前記希釈ガスの流量比は８以上であることを特徴とし、
第５の発明は、半導体装置の製造方法に係り、第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、前記バリア絶縁膜を成膜する工程において、成膜ガスの圧力を低い圧力から１Torrまで徐々に上昇させながら成膜することを特徴とし、
第６の発明は、半導体装置の製造方法に係り、第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程において、成膜初期から途中まではガス圧力を１Torr以下に保持して成膜し、途中から前記バリア絶縁膜の成膜が終了するまで前記ガス圧力を１Torrよりも高い圧力にして成膜することを特徴とし、
第７の発明は、半導体装置の製造方法に係り、第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、前記第１及び第２の電極のうち何れか一に高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記基板表面を覆うバリア絶縁膜を形成する工程の初期だけ、前記第１及び第２の電極のうち何れか一に高周波電力を供給するほかに、他方の前記電極に周波数５０ｋＨｚ以上、１ＭＨｚ未満の低周波電力を供給することを特徴とし、
第８の発明は、第１乃至第７の発明の何れか一の半導体装置の製造方法に係り、前記アルキル化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：
【０００９】
【化４】
Figure 0003701626
【００１０】
）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ：
【００１１】
【化５】
Figure 0003701626
【００１２】
）、又はオクタメチルトリシロキサン（ＯＭＴＳ：
【００１３】
【化６】
Figure 0003701626
【００１４】
）のうち何れか一であることを特徴とし、
第９の発明は、第１乃至第７の発明の何れか一の半導体装置の製造方法に係り、前記アルキル化合物は、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3) 3）、又はテトラメチルシラン（Si(CH3) 4）のうち何れか一であるメチルシランのうち何れか一であることを特徴とし、
第１０の発明は、第１乃至第７の発明の何れか一の半導体装置の製造方法に係り、前記アルキル化合物は、Ｏ−Ｓｉ−Ｏ結合を有する化合物であることを特徴とし、
第１１の発明は、第１０の発明の半導体装置の製造方法に係り、前記Ｏ−Ｓｉ−Ｏ結合を有する化合物は、CH3-O-Si(CH3) 2-O-CH3であることを特徴とし、
第１２の発明は、第１乃至第７の発明の何れか一の半導体装置の製造方法に係り、前記酸素含有ガスは、Ｏ2、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち何れか一であることを特徴とし、
第１３の発明は、第１２の発明の半導体装置の製造方法に係り、前記酸素含有ガスはＮ2Ｏであり、アルキル化合物に対するその流量比は８以下であることを特徴とし、
第１４の発明は、第１乃至第１３の発明の何れか一の半導体装置の製造方法に係り、前記成膜ガスは、ハイドロカーボンを含むことを特徴とし、
第１５の発明は、第１４の発明の半導体装置の製造方法に係り、前記ハイドロカーボンは、メタン（ＣＨ4）、アセチレン（Ｃ2Ｈ2）、又はエチレン（Ｃ2Ｈ4）のうち何れか一であることを特徴としている。
【００１５】
以下に、上記本発明の構成に基づく作用について説明する。
【００１６】
この発明では、アルキル化合物と、酸素含有ガスとを含む成膜ガスを第１の電極と第２の電極の間に供給し、ガス圧力を１Ｔｏｒｒ以下に調整し、その後、第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して成膜ガスをプラズマ化し、反応させて銅配線を被覆するバリア絶縁膜を形成している。
【００１７】
高周波電力のみでプラズマ化した成膜ガスを用いることにより、低い比誘電率を達成できるとともに、少なくとも成膜初期に成膜ガスの圧力を１Torr以下にすることにより銅の拡散を防止し得るに十分な絶縁膜の緻密性を維持することができる。
【００１８】
低い比誘電率を維持しつつ、緻密性を向上させるために、この発明では、さらに、成膜ガスの圧力を低い圧力から１Ｔｏｒｒまで徐々に上昇させながら成膜し、又はアンモニア（ＮＨ3）や窒素（Ｎ2）を少なくとも成膜初期に成膜ガスに加え、又はＨｅ或いはＡｒのうち少なくとも何れか一からなる希釈ガスを含む成膜ガスを用い、或いは少なくとも成膜初期に希釈ガスの流量を増大させて用い、また、成膜初期に低周波のバイアス電力を印加している。
【００１９】
また、バリア絶縁膜上に形成した低い比誘電率の絶縁膜のエッチング材に対するエッチング選択性を高めるためにさらにハイドロカーボンを加えている。
【００２０】
以上のように、本発明によれば、銅の拡散を防止するのに十分な緻密性を維持しつつ、さらに低い比誘電率のバリア絶縁膜を形成することができる。
【００２１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（本発明の実施の形態である成膜方法に用いるプラズマＣＶＤ装置の説明）
図１は、本発明の実施の形態に係る半導体装置の製造方法に用いられる平行平板型のプラズマＣＶＤ装置１０１の構成を示す側面図である。
このプラズマＣＶＤ装置１０１は、プラズマガスにより被成膜基板２１上にバリア絶縁膜を形成する場所である成膜部１０１Ａと、成膜ガスを構成する複数のガスの供給源を有する成膜ガス供給部１０１Ｂとから構成されている。
【００２２】
成膜部１０１Ａは、図１に示すように、減圧可能なチャンバ１を備え、チャンバ１は排気配管４を通して排気装置６と接続されている。排気配管４の途中にはチャンバ１と排気装置６の間の導通／非導通を制御する開閉バルブ５が設けられている。チャンバ１にはチャンバ１内の圧力を監視する不図示の真空計などの圧力計測手段が設けられている。
【００２３】
チャンバ１内には対向する一対の上部電極（第１の電極）２と下部電極（第２の電極）３とが備えられ、上部電極２に周波数１３．５６ＭＨｚの高周波電力を供給する高周波電力供給電源（ＲＦ電源）７が接続され、下部電極３に周波数３８０ｋＨｚの低周波電力を供給する低周波電力供給電源８が接続されている。これらの電源７、８のうち少なくとも高周波電力供給電源７から上部電極２に高周波電力を供給して、成膜ガスをプラズマ化する。上部電極２、下部電極３及び電源７、８が成膜ガスをプラズマ化するプラズマ生成手段を構成する。
【００２４】
なお、下部電極３には、周波数３８０ｋＨｚのみならず、周波数５０ｋＨｚ乃至１ＭＨｚの低周波電力を印加することができるし、また、下部電極３に対向する上部電極２には、周波数１３．５６ＭＨｚのみならず、周波数１ＭＨｚ以上の高周波電力を印加してもよい。さらに、図１では上部電極２に高周波電源が接続され、下部電極３に低周波電源が接続されているが、高周波電源７は上部電極２に限らず、上部電極２又は下部電極３の何れか一に接続され、かつ低周波電源８は下部電極３に限らず、他の電極に接続されていれば、この発明の目的を達成することができる。
【００２５】
上部電極２は成膜ガスの分散具を兼ねている。上部電極２には複数の貫通孔が形成され、下部電極３との対向面における貫通孔の開口部が成膜ガスの放出口（導入口）となる。この成膜ガスの放出口は成膜ガス供給部１０１Ｂと配管９ａで接続されている。また、場合により、上部電極２には図示しないヒータが備えられることもある。成膜中に上部電極２を温度凡そ１００℃程度に加熱しておくことにより、成膜ガスの反応生成物からなるパーティクルが上部電極２に付着するのを防止するためである。
【００２６】
下部電極３は被成膜基板２１の保持台を兼ね、また、保持台上の被成膜基板２１を加熱するヒータ１２を備えている。
【００２７】
成膜ガス供給部１０１Ｂには、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3) 3Si-O-Si(CH3)3）等のシロキサン結合を有するアルキル化合物の供給源と、一般式SiHn(CH3)4-n（ｎ＝０乃至３）で表されるメチルシランの供給源と、Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物の供給源と、メタン（ＣＨ4）、アセチレン（Ｃ2H2）やエチレン（Ｃ2H4）などのハイドロカーボン（ＣmＨn）の供給源と、酸素（Ｏ2）、一酸化二窒素（Ｎ2Ｏ）、水（Ｈ2Ｏ）、二酸化炭素（ＣＯ2）の酸素含有ガスの供給源と、アンモニア（ＮＨ3）の供給源と、Ｈｅ又はＡｒ（不活性ガス）のうち少なくとも何れか一からなる希釈ガスの供給源と、同じく不活性ガスである窒素（Ｎ2）の供給源とが設けられている。
【００２８】
これらのガスは適宜分岐配管９ｂ乃至９ｉ及びこれらすべての分岐配管９ｂ乃至９ｉが接続された配管９ａを通して成膜部１０１Ａのチャンバ１内に供給される。分岐配管９ｂ乃至９ｉの途中に流量調整手段１１ａ乃至１１ｈや、分岐配管９ｂ乃至９ｉの導通／非導通を制御する開閉手段１０ｂ乃至１０ｎ，１０ｐ乃至１０ｒが設置され、配管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１０ａが設置されている。また、Ｎ2ガスを流通させて分岐配管９ｂ乃至９ｇ内の残留ガスをパージするため、Ｎ2ガスの供給源と接続された分岐配管９ｉとその他の分岐配管９ｂ乃至９ｇの間の導通／非導通を制御する開閉手段１０ｓ乃至１０ｘが設置されている。なお、Ｎ2ガスは、分岐配管９ｂ乃至９ｇ内のほかに、配管９ａ内及びチャンバ１内の残留ガスをパージするために用いる。また、Ｎ2ガスは成膜ガスとして用いる。
【００２９】
以上のような成膜装置１０１によれば、ヘキサメチルジシロキサン（ＨＭＤＳＯ）等のシロキサン結合を有するアルキル化合物の供給源と、一般式SiHn(CH3)4-n（ｎ＝０乃至３）で表されるメチルシランの供給源と、Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物の供給源と、ハイドロカーボン（ＣmＨn）の供給源と、酸素（Ｏ2）、一酸化二窒素（Ｎ2Ｏ）、水（Ｈ2Ｏ）、二酸化炭素（ＣＯ2）の酸素含有ガスの供給源と、アンモニア（ＮＨ3）の供給源と、Ｈｅ又はＡｒ（不活性ガス）のうち少なくとも何れか一からなる希釈ガスの供給源と、同じく不活性ガスである窒素（Ｎ2）の供給源とを備え、さらに成膜ガスをプラズマ化するプラズマ生成手段２、３、７、８を備えている。
【００３０】
これにより、以下に説明するプラズマＣＶＤ法により、低誘電率を有し、かつ緻密で、銅の拡散を抑制し得るバリア絶縁膜を形成することができる。
【００３１】
次に、本発明に用いるバリア絶縁膜の成膜ガスである、シロキサン結合を有するアルキル化合物、メチルシラン、Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物などのアルキル化合物、及びハイドロカーボンについて説明する。
【００３２】
代表例として以下に示すものを用いることができる。
【００３３】
（ｉ）シロキサン結合を有するアルキル化合物
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）
構造式
【００３４】
【化７】
Figure 0003701626
【００３５】
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）
構造式
【００３６】
【化８】
Figure 0003701626
【００３７】
オクタメチルトリシロキサン（ＯＭＴＳ）
構造式
【００３８】
【化９】
Figure 0003701626
【００３９】
（ii）メチルシラン（SiHn(CH3)4-n:ｎ＝０乃至３）
モノメチルシラン（SiH3(CH3)）
ジメチルシラン（SiH2(CH3)2）
トリメチルシラン（SiH(CH3)3）
テトラメチルシラン（Si(CH3)4）
（iii）Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物
CH3-O-Si(CH3)2 -O-CH3の構造式を有する化合物
（ｉｖ）ハイドロカーボン（ＣmＨn）
メタン（ＣＨ4）
アセチレン（Ｃ2Ｈ2）
エチレン（Ｃ2Ｈ4）
（本発明の実施の形態である成膜方法の説明）
次に、この発明の実施の形態である、特に有効なガスの組み合わせや、有効な成膜条件の組み合わせを用いた成膜方法について、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）及び図４（ａ）乃至（ｆ）を参照して説明する。
【００４０】
これらの図面は、成膜ガスを構成する各ガスのチャンバ１内への導入のタイミング、成膜の際のガス流量やガス圧力の条件、及び成膜の際に平行平板型の２つの電極に印加する高周波電力又は低周波電力の印加方法について示すチャートである。
【００４１】
そのうち、図２（ａ）乃至（ｃ）、図３（ａ）、（ｂ）は、少なくともアルキル化合物と、酸素含有ガスとから構成される成膜ガスによりシリコン含有絶縁膜を成膜する方法のチャートである。
【００４２】
図２（ａ）では、チャンバ１内に導入した成膜ガスの圧力を１Ｔｏｒｒ以下に調整し、上部電極２又は下部電極３の何れか一に高周波電力を印加して成膜ガスをプラズマ化する。図２（ｂ）では、図２（ａ）に対して成膜ガスの圧力を低い圧力から１Ｔｏｒｒまで徐々に上昇させながら成膜することが異なる。図２（ｃ）では、図２（ａ）に対してチャンバ１内に導入した成膜ガスの圧力を、成膜初期の一定の期間だけ１Ｔｏｒｒ以下に調整し、一定の期間を経過後に１Ｔｏｒｒよりも高い圧力に調整することが異なる。図３（ａ）では、図２（ａ）に対して上部電極２又は下部電極３の何れか一に高周波電力を印加するほかに、さらに成膜初期の一定の期間だけ他の電極に低周波電力を印加することが異なる。図３（ｂ）では、図２（ａ）に対して成膜ガスのうち酸素含有ガスの流量を、成膜初期の一定の期間だけ多くし、一定期間の経過後に少くすることが異なる。
【００４３】
また、以下に説明する図４（ａ）乃至図４（ｆ）では、図中に示すガスを他のガスに添加して用いることを前提として、当該ガスの添加条件のみを記載している。
【００４４】
図４（ａ）乃至（ｃ）は、希釈ガスを含む成膜ガスにより成膜する場合のチャートである。
【００４５】
図４（ａ）では、通常の流量の希釈ガスを加えている。図４（ｂ）では、図４（ａ）に対して希釈ガスの流量を多くしていることが異なる。図４（ｃ）では、図４（ａ）に対して希釈ガスの流量を、成膜初期の一定の期間だけ多くし、一定期間の経過後に少くすることが異なる。
【００４６】
図４（ｄ）、（ｅ）は、アンモニアガス又は窒素ガスのうちの少なくとも何れか一を含む成膜ガスにより成膜する場合のチャートである。
【００４７】
図４（ｄ）では、成膜中の全期間を通してアンモニアガス又は窒素ガスを加えている。図４（ｅ）では、図４（ｄ）に対してアンモニアガス又は窒素ガスのうちの少なくとも何れか一を成膜初期の一定の期間だけ供給することが異なる。
図４（ａ）乃至図４（ｆ）と他のガスとの組み合わせの方法は以下の（イ）乃至（ハ）である。（イ）図２（ｂ）、図３（ａ）又は図３（ｂ）と，図４（ａ）乃至図４（ｆ）の何れか一とを組み合わせることができる。また、（ロ）図２（ｂ）、図３（ａ）又は図３（ｂ）と、図４（ａ）乃至図４（ｃ）の何れか一とを組み合わせたものと、図４（ｄ）乃至図４（ｅ）の何れか一とを組み合わせることができる。さらに、（ハ）（ロ）の各組み合わせと、図４（ｆ）とを組み合わせることができる。
【００４８】
高周波電力のみでプラズマ化した成膜ガスを用いることにより、低い比誘電率を達成できるとともに、少なくとも成膜初期に成膜ガスの圧力を１Torr以下にすることにより銅の拡散を防止し得るに十分な絶縁膜の緻密性を維持することができる。
【００４９】
また、成膜ガスの圧力を低い圧力から１Ｔｏｒｒまで徐々に上昇させながら成膜することにより、銅膜を主とする配線又は電極により近い部分では緻密な膜が得られ、遠くなるにつれて低誘電率の膜が得られる。
【００５０】
さらに、アンモニア（ＮＨ3）や窒素（Ｎ2）を少なくとも成膜初期に成膜ガスに加え、又はＨｅからなる希釈ガスを含む成膜ガスを用い、或いは少なくとも成膜初期に希釈ガスの流量を増大させて用い、また、成膜初期に低周波のバイアス電力を印加することにより、緻密性を向上させることができる。
【００５１】
また、ハイドロカーボンを加えることにより、バリア絶縁膜の上に形成した低誘電率膜のエッチング材に対するエッチング耐性を向上させることができる。
【００５２】
以上のように、上記のチャートにしたがってこの発明が適用されるプラズマＣＶＤ法により成膜することで、銅の拡散を十分に阻止できる程度に緻密で、かつ低い比誘電率を有するバリア絶縁膜を形成することができる。
【００５３】
次に、上記プラズマＣＶＤ装置を用いてこの発明が適用される半導体装置の製造方法により種々の成膜条件で形成されたシリコン含有絶縁膜の比誘電率及びリーク電流を調査した結果について説明する。
【００５４】
（１）第１実施例
試料は、成膜前処理により銅膜の表面酸化膜を除去した後、銅膜の上にシリコン含有絶縁膜を形成した。シリコン含有絶縁膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。
【００５５】
（成膜前処理）
（ｉ）処理ガス：ＮＨ3
ガス流量：５００sccm
ガス圧力：１Torr
（ii）プラズマ化条件：
周波数：１３．５６ＭＨｚ
電力：１００Ｗ
時間：１０秒
（iii）基板加熱温度：３７５℃
（成膜条件Ｉ）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
Ｈｅ流量：４００ sccm
ガス圧力：１Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：２．８９
（アニール条件）
温度：４５０℃
処理期間：４時間
比誘電率の測定では、電極面積０．０２２６ｃｍ2を有する水銀プローブをシリコン含有絶縁膜の表面に接触させ、直流バイアス電圧に１ＭＨｚの小信号電圧を重畳して水銀プローブに印加した。比誘電率は測定されたＣ−Ｖ特性から換算して求めた。
【００５６】
また、リーク電流及び絶縁破壊耐性の測定では、銅膜を接地するとともに、水銀プローブに負の電圧を印加する。
【００５７】
リーク電流及び絶縁破壊耐性を測定した結果を図５及び図６に示す。図５及び図６は上記試料について、シリコン含有絶縁膜を挟む水銀プローブと銅膜との間に流れるリーク電流及び絶縁破壊耐性を調査したグラフである。図５はシリコン含有絶縁膜の成膜直後に調査した結果で、図６はシリコン含有絶縁膜の成膜後、かつ上記の条件でアニールした後に調査した結果である。
【００５８】
図５の縦軸は対数目盛で表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線形目盛で表したシリコン含有絶縁膜にかかる電界強度（ＭＶ／ｃｍ）を示す。なお、横軸の負の符号は負の電位を加えることを表している。図６も同様である。
【００５９】
図５及び図６に示すように、リーク電流は−１ＭＶ／ｃｍのとき１０-10Ａ／ｃｍ2に近く、電界強度の全測定範囲においてアニール後でもアニール前に比べてほとんど変動がなかった。
【００６０】
図中、電界強度が−４ＭＶ／ｃｍ乃至−５ＭＶ／ｃｍの間でリーク電流が急激に立ち上がっているのは、電界によるシリコン含有絶縁膜の絶縁破壊が起こっていることを表している。アニール後に絶縁破壊が起こる電界強度が多少下がっているが、その電界強度は−４ＭＶ／ｃｍ以上であり、絶縁膜自体の絶縁破壊耐性に近く、銅の拡散が抑制されていることを示している。
【００６１】
なお、上記では、アルキル化合物としてシロキサン結合を有するＨＭＤＳＯを用いているが、上記した他のシロキサン結合を有するアルキル化合物、例えばシロキサン結合を有するオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）又はテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）又はオクタメチルトリシロキサン（ＯＭＴＳ）や、メチルシラン（SiHn(CH3)4-n:ｎ＝０乃至３）や、Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物を用いることも可能である。
【００６２】
（２）第２実施例
試料は、第1実施例と同じく成膜前処理により銅膜の表面酸化膜を除去した後、銅膜の上にシリコン含有絶縁膜を形成した。シリコン含有絶縁膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。
【００６３】
試料は、シリコン含有絶縁膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。なお、成膜前処理条件及びアニール条件は第1実施例と同じである。
【００６４】
（成膜条件II）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
Ｈｅ流量：４００ sccm
ガス圧力：０．５Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：３．４７
比誘電率とリーク電流の測定は第１実施例と同じように行った。
【００６５】
測定結果によれば比誘電率は上記したように３．４７であった。
【００６６】
次に、リーク電流を測定した結果を図７及び図８に示す。図７及び図８は上記試料について、シリコン含有絶縁膜を挟む水銀プローブと銅膜との間に流れるリーク電流を調査したグラフである。図７はシリコン含有絶縁膜の成膜直後に調査した結果で、図８はシリコン含有絶縁膜の成膜後、かつアニール後に調査した結果である。
【００６７】
図７の縦軸は対数目盛で表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線形目盛で表したシリコン含有絶縁膜にかかる電界強度（ＭＶ／ｃｍ）を示す。図８も同様である。
【００６８】
図７及び図８に示すように、リーク電流は成膜直後に電界強度−１ＭＶ／ｃｍのとき１０-9Ａ／ｃｍ2以下で、電界強度の全測定範囲においてアニール後でもアニール前に比べてほとんど変動がなかった。
【００６９】
また、シリコン含有絶縁膜の絶縁破壊が起こる電界強度も−４ＭＶ／ｃｍ乃至−５ＭＶ／ｃｍの間にあり、第１実施例と同様に銅の拡散が抑制されていることを示している。
【００７０】
（３）第３実施例
試料は、第１実施例と同じく成膜前処理により銅膜の表面酸化膜を除去した後、銅膜の上にシリコン含有絶縁膜を形成した。シリコン含有絶縁膜は、プラズマＣＶＤ法により以下の成膜条件で形成された。
【００７１】
（成膜条件III）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
Ｈｅ流量：４００ sccm
ＮＨ3流量：２００ sccm
ガス圧力：１．０Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：３．７
比誘電率とリーク電流の測定は第１実施例と同じように行った。
【００７２】
測定結果によれば、比誘電率は上記したように３．７であった。
【００７３】
次に、リーク電流を測定した結果を図９及び図１０に示す。図９及び図１０は上記試料について、シリコン含有絶縁膜を挟む水銀プローブと銅膜との間に流れるリーク電流を調査したグラフである。図９はシリコン含有絶縁膜の成膜直後に調査した結果で、図１０はシリコン含有絶縁膜の成膜後、かつアニール後に調査した結果である。
【００７４】
図９の縦軸は対数目盛で表したリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線形目盛で表したシリコン含有絶縁膜にかかる電界強度（ＭＶ／ｃｍ）を示す。図１０も同様である。
【００７５】
図９及び図１０に示すように、リーク電流は成膜直後に電界強度−１ＭＶ／ｃｍのとき１０-9Ａ／ｃｍ2で、アニール後に−４ＭＶ／ｃｍの前後で多少減少した以外アニール前に比べてほとんど変動がなかった。
【００７６】
また、シリコン含有絶縁膜の絶縁破壊が起こる電界強度も−４ＭＶ／ｃｍ乃至−５ＭＶ／ｃｍの間にあり、第１及び第２実施例と同様に銅の拡散が抑制されていることを示している。
【００７７】
（４）第４実施例
図１１及び図１２を参照して本発明の第４実施例について説明する。
【００７８】
図１１は成膜ガスのガス圧力（Ｐ）に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、それらのガス圧力（Ｐ）及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。また、図１２は成膜した絶縁膜の銅に対するバリア性について示すグラフである。
【００７９】
まず、この調査に用いた試料Ｓ１乃至Ｓ４の作成条件について説明する。成膜前処理条件と成膜後のアニール条件は第1実施例と同じである。成膜条件は以下の通りである。
（成膜条件IV）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
ガス圧力：パラメータ（0.5、0.75、1.0、1.5 Torr、それぞれ試料Ｓ１乃至４に対応）
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：図１１を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。また、絶縁破壊耐性の測定は第１実施例のリーク電流の測定方法と同じ方法に従って行った。また、成膜した絶縁膜の銅に対するバリア性の調査はＳＩＭＳ（Secondary Ion Mass Spectroscopy）により行った。
【００８０】
図１１は成膜ガスのガス圧力（Ｐ）に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、それらのガス圧力（Ｐ）及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【００８１】
図１１において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガスのガス圧力（ｐ）（Torr）を示す。また、測定点を○印で示す。この場合、○印の中の●印はアニール後の絶縁破壊耐性試験で測定数５個に対して５個とも破壊しなかったことを示し、同じく×印は測定数５個に対して全数破壊したことを示す。また、△印は測定数５個に対して１個乃至２個破壊したことを示す。なお、絶縁膜への電圧印加の初期から絶縁膜に電流が流れたものを破壊とし、絶縁耐圧がアニール後に低下したが、ある程度の大きさを有している試料は破壊としなかった。このことは以下の第５乃至第１０実施例でも同じである。
【００８２】
図１１に示す結果によれば、ガス圧力（Ｐ）が大きくなるにつれて比誘電率（ｋ）が低下する。そして、ガス圧力（Ｐ）が１．０Torr以下で絶縁破壊耐性を有し、１．５Torrで絶縁破壊耐性がなくなった。
【００８３】
また、図１２は成膜した絶縁膜の銅に対するバリア性の調査結果について示すグラフである。アニール前後の絶縁膜中の銅の分布をＳＩＭＳにより調査したものである。
【００８４】
図１２において、縦軸は対数目盛で表した絶縁膜中の銅の濃度（任意単位）を示し、横軸は線形目盛で表した絶縁膜表面から測った絶縁膜中の測定箇所（ｎｍ）を示す。
【００８５】
図１２に示す結果によれば、何れの試料Ｓ１乃至Ｓ４もアニール前から絶縁膜中に銅が含まれているが、これは絶縁膜の成膜時に銅が混入したものと考えられる。従って、この図１２からはアニール前後での絶縁膜中の銅の含有量の変化を観察することが重要である。
【００８６】
この観点から観察すると、特に、試料Ｓ３に関し、絶縁破壊耐性試験では破壊したものはなかったが、絶縁膜中への銅の拡散が見られた。一方、試料Ｓ１、Ｓ２ではアニール後でも銅の拡散がほとんど見られなかった。即ち、試料Ｓ１、Ｓ２はバリア性を有することを示している。
【００８７】
（５）第５実施例
図１３を参照して本発明の第５実施例について説明する。
【００８８】
図１３は成膜ガス中のＮ2Ｏガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、Ｎ2Ｏガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【００８９】
まず、この調査に用いた試料Ｓ５乃至Ｓ９の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件Ｖ）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：パラメータ
（１００、２００、４００、６００、８００ sccmとし、それぞれ試料Ｓ５乃至９に対応する。）
Ｈｅ流量：４００ sccm
ガス圧力（Ｐ）：１ Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：図１３を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。また、絶縁破壊耐性の測定は第１実施例のリーク電流の測定方法と同じ方法に従って行った。
【００９０】
図１３は成膜ガスのＮ2Ｏガス流量（sccm）に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、それらのＮ2Ｏガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。図１３において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガス中のＮ2Ｏガス流量（sccm）を示す。
【００９１】
図１３に示す結果によれば、Ｎ2Ｏガス流量が大きくなるにつれて比誘電率（ｋ）が低下し、およそ４００sccmより大きくなるとＮ2Ｏガス流量が大きくなるにつれて逆に比誘電率（ｋ）が増大する。そして、Ｎ2Ｏガス流量が４００sccm以下で絶縁破壊耐性を有し、６００sccmで絶縁破壊耐性がなくなった。
【００９２】
（６）第６実施例
図１４を参照して本発明の第６実施例について説明する。
【００９３】
図１４は成膜ガスのＨｅガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、Ｈｅガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【００９４】
まず、この調査に用いた試料Ｓ１０乃至Ｓ１４の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件VI）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
Ｈｅ流量：パラメータ（１００、２００、４００、６００、８００ sccm、 それぞれ試料Ｓ１０乃至１４に対応）
ガス圧力（Ｐ）：１ Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：図１４を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。また、絶縁破壊耐性の測定は第１実施例のリーク電流の測定方法と同じ方法に従って行った。
【００９５】
図１４は成膜ガス中のＨｅガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、それらのＨｅガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【００９６】
図１４において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガス中のＨｅガス流量（sccm）を示す。
【００９７】
図１４に示す結果によれば、Ｈｅガス流量が大きくなるにつれて比誘電率（ｋ）が漸増する。そして、Ｈｅガス流量が４００sccm以下で絶縁破壊耐性がなく、４００sccmを越えると絶縁破壊耐性を有するようになった。
【００９８】
（７）第７実施例
図１５を参照して本発明の第７実施例について説明する。
【００９９】
図１５は成膜ガスのＮ2Ｏガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、Ｎ2Ｏガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。第５実施例（図１３）と異なるところは成膜ガス中にＮＨ3を含む点である。
【０１００】
まず、この調査に用いた試料Ｓ１５乃至Ｓ１９の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件VII）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：パラメータ（１００、２００、４００、６００、８００ sccm、 それぞれ試料Ｓ１５乃至１９に対応）
ＮＨ3流量：１００ sccm
Ｈｅ流量：４００ sccm
ガス圧力（Ｐ）：１ Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：図１５を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。また、絶縁破壊耐性の測定は第１実施例のリーク電流の測定方法と同じ方法に従って行った。
【０１０１】
図１５は成膜ガス中のＮ2Ｏガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、それらのＮ2Ｏガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【０１０２】
図１５において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガス中のＮ2Ｏガス流量（sccm）を示す。
【０１０３】
図１５に示す結果によれば、Ｎ2Ｏガス流量が大きくなるにつれて比誘電率（ｋ）が低減していき、４００乃至６００sccmから逆に漸増する。そして、全ての試料Ｓ１５乃至Ｓ１９について絶縁破壊耐性を有する。
【０１０４】
（８）第８実施例
図１６を参照して本発明の第８実施例について説明する。
【０１０５】
図１６は成膜ガス中のＮＨ3ガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、ＮＨ3ガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【０１０６】
まず、この調査に用いた試料Ｓ２０乃至Ｓ２４の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件VIII）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
ＮＨ3流量：パラメータ（５０、１００、２００、４００、６００ sccm、それぞれ試料Ｓ２０乃至２４に対応）
ガス圧力（Ｐ）：１ Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜
膜厚：１００ｎｍ
比誘電率：図１６を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。また、絶縁破壊耐性の測定は第１実施例のリーク電流の測定方法と同じ方法に従って行った。
【０１０７】
図１６は成膜ガス中のＮＨ3ガス流量に対する成膜した絶縁膜の比誘電率（ｋ）の変化の様子と、それらのＮＨ3ガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【０１０８】
図１６において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガス中のＮＨ3ガス流量（sccm）を示す。
【０１０９】
図１６に示す結果によれば、ＮＨ3ガス流量５０sccmでおよそ３となり、以降ＮＨ3ガス流量が増えてくるにつれて比誘電率（ｋ）が急激に増大していき、４００sccmからほぼ一定の値（およそ５程度）に落ち着いた。そして、全ての試料Ｓ２０乃至Ｓ２４について絶縁破壊耐性を有する。
【０１１０】
（９）第９実施例
以上の第４乃至第８の実施例からわかったことは、比誘電率が高いほど絶縁破壊耐性が大きい。このため、第４乃至第８の実施例の絶縁膜単層では、比誘電率を低く、かつ絶縁破壊耐性を高くという要求に応えることは難しい。この要求に対しては、比誘電率は高いが絶縁破壊耐性に優れた絶縁膜と比誘電率は低いが絶縁破壊耐性が低い絶縁膜とを少なくとも積層した２層以上の絶縁膜とすることが適している。この場合、特に、比誘電率を低く、かつ絶縁破壊耐性を高くという要求に十分に応えるためには、絶縁破壊耐性に優れた絶縁膜を薄く、比誘電率が低い絶縁膜を厚くすることが好ましい。
【０１１１】
このような主旨に沿って行った本発明の第９実施例の実験結果について、図１７乃至図２０を参照して説明する。
【０１１２】
第９実施例において第４乃至第８実施例と異なるところは、銅を被覆する下地膜（□印）とその上の主絶縁膜（○印）の２層の絶縁膜を成膜している点である。下地膜の膜厚を１０ｎｍとし、主絶縁膜の膜厚を９０ｎｍとした。この実施の形態では２層の絶縁膜全体の絶縁破壊耐性を調査した。
【０１１３】
図１７に、ガス圧力Ｐを変化させて作成した下地膜の種類（Ｌ１乃至Ｌ３）を示し、併せてガス圧力Ｐと比誘電率の関係を示す。図１８に、Ｎ2Ｏガス流量を変化させて作成した下地膜の種類（Ｌ４、Ｌ５）を示し、併せてＮ2Ｏガス流量と比誘電率の関係を示す。図１９に、ガス圧力Ｐを変化させて作成した主絶縁膜の種類（Ｕ１乃至Ｕ３）を示し、併せてガス圧力Ｐと比誘電率の関係を示す。図２０に、図１７及び図１８の下地膜と図１９の主絶縁膜とを組み合わせた２層の絶縁膜（Ｓ２５乃至Ｓ３１）の絶縁破壊耐性を調査した結果を示す。
【０１１４】
図１７は成膜ガスのガス圧力（Ｐ）に対する成膜した下地膜の比誘電率（ｋ）の変化の様子について示すグラフである。図１７において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガスのガス圧力（Ｐ）（Torr）を示す。
【０１１５】
まず、この調査に用いた試料Ｌ１乃至Ｌ３の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件IX）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００ sccm
Ｈｅ流量：４００sccm
ガス圧力（Ｐ）：０．５ ，１．０，１．５Torr
（Ｌ１は０．５Torr、Ｌ２は１．０Torr、Ｌ３は１．５Torrである。）
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜（下地膜）
膜厚：１０ｎｍ
比誘電率：図１７を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。
【０１１６】
図１７に示す結果によれば、ガス圧力Ｐの増大するにつれて比誘電率も増大する。ガス圧力０．５Torrで比誘電率はおよそ３．５となり、１．０Torrでおよそ２．９となり、１．５Torrでおよそ２．７となった。
【０１１７】
図１８は成膜ガス中のＮ2Ｏガス流量に対する成膜した下地膜の比誘電率（ｋ）の変化の様子について示すグラフである。図１８において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガス中のＮ2Ｏガス流量（sccm）を示す。
【０１１８】
まず、この調査に用いた試料Ｌ４乃至Ｌ５の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件Ｘ）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：１００、４００sccm
（Ｌ４は１００sccm、Ｌ５は４００sccmである。）
Ｈｅ流量：４００sccm
ガス圧力（Ｐ）：１．０ Torr
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜（下地膜）
膜厚：１０ｎｍ
比誘電率：図１８を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。
【０１１９】
図１８に示す結果によれば、Ｎ2Ｏガス流量１００sccmで比誘電率はおよそ３．１となり、４００sccmでおよそ２．９となった。
【０１２０】
図１９は成膜ガスのガス圧力Ｐに対する成膜した主絶縁膜の比誘電率（ｋ）の変化の様子について示すグラフである。図１９において、縦軸は線形目盛で表した比誘電率（ｋ）を示し、横軸は線形目盛で表した成膜ガスのガス圧力（Torr）を示す。
【０１２１】
まず、この調査に用いた試料Ｕ１乃至Ｕ３の作成条件について説明する。成膜前処理条件及びアニール条件は第1実施例と同じである。成膜条件は以下の通り。
（成膜条件XI）
（ｉ）成膜ガス条件
ＨＭＤＳＯ流量：５０ sccm
Ｎ2Ｏ流量：４００sccm
Ｈｅ流量：４００sccm
ガス圧力（Ｐ）：０．５ ，１．０，１．５Torr
（Ｕ１は０．５Torr、Ｕ２は１．０Torr、Ｕ３は１．５Torrである。）
（ii）プラズマ化条件
高周波電力(13.56MHz)ＰRF：２５０Ｗ
低周波電力(380KHz)ＰLF：０Ｗ
（iii）基板加熱温度：３７５℃
（iv）成膜されたシリコン含有絶縁膜（主絶縁膜）
膜厚：９０ｎｍ
比誘電率：図１９を参照。
比誘電率の測定はアニール前に第１実施例と同じように行った。
【０１２２】
図１９に示す結果によれば、主絶縁膜に関し、ガス圧力０．７Torrで比誘電率はおよそ３．１となり、１．０Torrでおよそ２．９となり、１．５Torrでおよそ２．７となった。
【０１２３】
次に、主絶縁膜（Ｕ１乃至Ｕ３）と種々の下地膜（Ｌ１乃至Ｌ５）とを組み合わせた２層の絶縁膜（Ｓ２５乃至Ｓ３１）に関し、取得した絶縁破壊耐性について説明する。Ｓ２５はＬ１＋Ｕ１の組み合わせ、Ｓ２６はＬ１＋Ｕ２の組み合わせ、Ｓ２７はＬ１＋Ｕ３の組み合わせ、Ｓ２８はＬ２＋Ｕ３の組み合わせ、Ｓ２９はＬ３＋Ｕ２の組み合わせ、Ｓ３０はＬ４＋Ｕ３の組み合わせ、Ｓ３１はＬ５＋Ｕ３の組み合わせである。
【０１２４】
図２０は、試料Ｓ２５乃至Ｓ３１について取得した絶縁破壊耐性を示すグラフである。横軸は線形目盛りで表した下地膜の比誘電率、縦軸は線形目盛りで表した主絶縁膜の比誘電率である。絶縁破壊耐性の測定は第１実施例のリーク電流の測定方法と同じ方法に従って行った。
【０１２５】
図２０によれば、Ｓ２９のみが絶縁破壊耐性が十分でなく、それ以外の試料は十分な絶縁破壊耐性をもつ。ここで、下地膜の比誘電率に関しては、Ｓ２９のみが２．７と低く、他の試料は２．９以上である。また、主絶縁膜の比誘電率に関しては、Ｓ２７、Ｓ２８、Ｓ３０、Ｓ３１が２．７と低く、他の試料は２．９以上ある。言い換えれば、下地膜の比誘電率が低いと、主絶縁膜の比誘電率の大きさにかかわらず、絶縁破壊耐性が低下する傾向にある。即ち、下地膜の膜質によって絶縁破壊耐性が決まっていることを示しており、２層の絶縁膜の絶縁破壊耐性を向上させるためには下地膜の比誘電率をある程度高くする必要がある。
【０１２６】
この結果から、比誘電率を低く、かつ絶縁破壊耐性を高くという要求に応えるためには、下地膜の比誘電率をある程度高くしてできるだけ薄く形成し、かつ主絶縁膜の比誘電率をできるだけ下げて層間絶縁膜として必要な膜厚となるように形成することが好ましい。
【０１２７】
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【０１２８】
例えば、第１の実施の形態では、シロキサン結合を有するアルキル化合物としてヘキサメチルジシロキサン（ＨＭＤＳＯ）を用いているが、上記した他のシロキサン結合を有するアルキル化合物、例えばオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）又はオクタメチルトリシロキサン（ＯＭＴＳ）を用いることも可能である。
【０１２９】
また、第１の実施の形態では、酸素含有ガスとして一酸化二窒素（Ｎ2Ｏ）を用いているが、その代わりに酸素（Ｏ2）、水（Ｈ2Ｏ）又は二酸化炭素（ＣＯ2）の何れか一を用いてもよい。
【０１３０】
さらに、上記第１乃至第３実施例では、ハイドロカーボンを有するガスを用いていないが、メタン（ＣＨ4）や、アセチレン（Ｃ2Ｈ2）を加えてもよい。
【０１３１】
また、上記実施の形態のシロキサン結合を有するアルキル化合物を用いずに、その代わりにメチルシランや、Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物を用いることもできる。
【０１３２】
この場合、メチルシランとして、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3)3）、又はテトラメチルシラン（Si(CH3)4）のうち何れか一を用い得る。Ｏ−Ｓｉ−Ｏ結合を有するアルキル化合物として、CH3-O-Si(CH3)2-O-CH3の構造式を有する化合物を用い得る。
【０１３３】
【発明の効果】
以上のように、本発明によれば、アルキル化合物と、酸素含有ガスとを含む成膜ガスを第１の電極と第２の電極の間に供給し、ガス圧力を１Ｔｏｒｒ以下に調整し、その後、第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して成膜ガスをプラズマ化し、反応させて銅配線を被覆するバリア絶縁膜を形成している。
【０１３４】
高周波電力のみでプラズマ化した成膜ガスを用いることにより、低い比誘電率を達成できるとともに、少なくとも成膜初期に成膜ガスの圧力を１Torr以下にすることにより銅の拡散を防止し得るに十分な絶縁膜の緻密性を維持することができる。
【０１３５】
さらに、成膜ガスの圧力を低い圧力から１Ｔｏｒｒまで徐々に上昇させながら成膜し、又はアンモニア（ＮＨ3）や窒素（Ｎ2）を含む成膜ガスを用い、又はアンモニア（ＮＨ3）や窒素（Ｎ2）を成膜初期に成膜ガスに加え、又はＨｅ或いはＡｒのうち少なくとも何れか一からなる希釈ガスを含む成膜ガスを用い、又は希釈ガスを含み、かつその流量を増大させた成膜ガスを用い、また、成膜初期に低周波のバイアス電力を印加することにより低い比誘電率を維持しつつさらに緻密性を向上させることができる。
【０１３６】
また、ハイドロカーボンを加えることにより、低い比誘電率の絶縁膜のエッチング材に対するエッチングの選択性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態である半導体装置の製造方法に用いられるプラズマＣＶＤ装置の構成を示す側面図である。
【図２】（ａ）乃至（ｃ）は、本発明の実施の形態である、特に有効なガスの組み合わせや、有効な成膜条件の組み合わせを用いた成膜方法について示すチャート（その１）である。
【図３】（ａ）、（ｂ）は、本発明の実施の形態である、特に有効なガスの組み合わせや、有効な成膜条件の組み合わせを用いた成膜方法について示すチャート（その２）である。
【図４】（ａ）乃至（ｆ）は、本発明の実施の形態である、特に有効なガスの組み合わせや、有効な成膜条件の組み合わせを用いた成膜方法について示すチャート（その３）である。
【図５】本発明の第１実施例である成膜方法により成膜条件Ｉで作成された、成膜直後のシリコン含有絶縁膜のリーク電流の特性を示すグラフである。
【図６】本発明の第１実施例である成膜方法により成膜条件Ｉで作成された、成膜直後、かつアニール後のシリコン含有絶縁膜のリーク電流の特性を示すグラフである。
【図７】本発明の第２実施例である成膜方法により成膜条件IIで作成された、成膜直後のシリコン含有絶縁膜のリーク電流の特性を示すグラフである。
【図８】本発明の第２実施例である成膜方法により成膜条件IIで作成された、成膜直後、かつアニール後のシリコン含有絶縁膜のリーク電流の特性を示すグラフである。
【図９】本発明の第３実施例である成膜方法により成膜条件IIIで作成された、成膜直後のシリコン含有絶縁膜のリーク電流の特性を示すグラフである。
【図１０】本発明の第３実施例である成膜方法により成膜条件IIIで作成された、成膜直後、かつアニール後のシリコン含有絶縁膜のリーク電流の特性を示すグラフである。
【図１１】本発明の第４実施例である成膜方法により成膜条件IVで作成された絶縁膜に関し、成膜ガスのガス圧力（Ｐ）に対する比誘電率（ｋ）の変化の様子と、それらのガス圧力（Ｐ）及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【図１２】本発明の第４実施例である成膜方法により成膜条件IVで作成された絶縁膜の銅に対するバリア性について示すグラフである。
【図１３】本発明の第５実施例である成膜方法により成膜条件Ｖで作成された絶縁膜に関し、成膜ガス中のＮ2Ｏガス流量に対する比誘電率（ｋ）の変化の様子と、Ｎ2Ｏガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【図１４】本発明の第６実施例である成膜方法により成膜条件VIで作成された絶縁膜に関し、成膜ガスのＨｅガス流量に対する比誘電率（ｋ）の変化の様子と、Ｈｅガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【図１５】本発明の第７実施例である成膜方法により成膜条件VIIで作成された絶縁膜に関し、成膜ガスのＮ2Ｏガス流量に対する比誘電率（ｋ）の変化の様子と、Ｎ2Ｏガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【図１６】本発明の第８実施例である成膜方法により成膜条件VIIIで作成された絶縁膜に関し、成膜ガス中のＮＨ3ガス流量に対する比誘電率（ｋ）の変化の様子と、ＮＨ3ガス流量及び比誘電率（ｋ）に対する絶縁膜のアニール後の絶縁破壊耐性の関係とについて示すグラフである。
【図１７】本発明の第９実施例である成膜方法により成膜条件IXで作成された２層の絶縁膜のうちの下地膜に関し、その種類と成膜ガスのガス圧力（Ｐ）に対する比誘電率（ｋ）の変化の様子について示すグラフである。
【図１８】本発明の第９実施例である成膜方法により成膜条件Ｘで作成された２層の絶縁膜のうちの下地膜に関し、その種類と成膜ガス中のＮ2Ｏガス流量に対する比誘電率（ｋ）の変化の様子について示すグラフである。
【図１９】本発明の第９実施例である成膜方法により成膜条件XIで作成された２層の絶縁膜のうちの主絶縁膜に関し、その種類と成膜ガスのガス圧力に対する比誘電率（ｋ）の変化の様子について示すグラフである。
【図２０】本発明の第９実施例である成膜方法により成膜条件IX, Ｘ, XIで作成された下地膜と主絶縁膜とを組み合わせた２層の絶縁膜に関し、下地膜と主絶縁膜の比誘電率（ｋ）に対するアニール後の絶縁破壊耐性の関係について示すグラフである。
【符号の説明】
１ チャンバ
２ 上部電極
３ 下部電極
４ 排気配管
５ バルブ
６ 排気装置
７ 高周波電力供給電源（ＲＦ電源）
８ 低周波電力供給電源
９ａ 配管
９ｂ〜９ｉ 分岐配管
１０ａ〜１０ｎ，１０ｐ〜１０ｘ 開閉手段
１１ａ〜１１ｈ 流量調整手段
１２ ヒータ
１０１ 成膜装置
１０１Ａ 成膜部
１０１Ｂ 成膜ガス供給部

Claims (15)

  1. 第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、
    アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、
    前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
    前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程の少なくとも初期に、前記成膜ガスにアンモニアガス又は窒素ガスを加えることを特徴とする半導体装置の製造方法。
  2. 第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、
    アルキル化合物と、酸素含有ガスと、Ｈｅ又はＡｒのうち少なくとも何れか一からなる希釈ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、
    前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
    前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程の少なくとも初期に前記希釈ガスの流量を増やすことを特徴とする半導体装置の製造方法。
  3. 前記希釈ガスはＨｅであり、前記アルキル化合物に対する前記希釈ガスの流量比は８以上であることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、
    アルキル化合物と、酸素含有ガスと、Ｈｅからなる希釈ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、
    前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
    前記アルキル化合物に対する前記希釈ガスの流量比は８以上であることを特徴とする半導体装置の製造方法。
  5. 第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、
    アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、
    前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
    前記バリア絶縁膜を成膜する工程において、成膜ガスの圧力を低い圧力から１Torrまで徐々に上昇させながら成膜することを特徴とする半導体装置の製造方法。
  6. 第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、
    アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、
    前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
    前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程において、成膜初期から途中まではガス圧力を１Torr以下に保持して成膜し、途中から前記バリア絶縁膜の成膜が終了するまで前記ガス圧力を１Torrよりも高い圧力にして成膜することを特徴とする半導体装置の製造方法。
  7. 第１の電極及び該第１の電極に対向する第２の電極のうち前記第２の電極に、表面に銅膜を主とする配線又は電極が露出した基板を保持する工程と、
    アルキル化合物と、酸素含有ガスとを含む成膜ガスを前記第１の電極と第２の電極の間に供給し、ガス圧力を１Torr以下に調整する工程と、
    前記第１及び第２の電極のうち何れか一に周波数１ＭＨｚ以上の高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記銅膜を主とする配線又は電極を覆うバリア絶縁膜を成膜する工程とを有し、
    前記第１及び第２の電極のうち何れか一に高周波電力を供給して前記成膜ガスをプラズマ化し、反応させて、前記基板表面を覆うバリア絶縁膜を形成する工程の初期だけ、前記第１及び第２の電極のうち何れか一に高周波電力を供給するほかに、他方の前記電極に周波数５０ｋＨｚ以上、１ＭＨｚ未満の低周波電力を供給することを特徴とする半導体装置の製造方法。
  8. 前記アルキル化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：
    Figure 0003701626
    ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ：
    Figure 0003701626
    ）、又はオクタメチルトリシロキサン（ＯＭＴＳ：
    Figure 0003701626
    ）のうち何れか一であることを特徴とする請求項１乃至７の何れか一に記載の半導体装置の製造方法。
  9. 前記アルキル化合物は、モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシラン（SiH(CH3) 3）、又はテトラメチルシラン（Si(CH3) 4）のうち何れか一であるメチルシランのうち何れか一であることを特徴とする請求項１乃至７の何れか一に記載の半導体装置の製造方法。
  10. 前記アルキル化合物は、Ｏ−Ｓｉ−Ｏ結合を有する化合物であることを特徴とする請求項１乃至７の何れか一に記載の半導体装置の製造方法。
  11. 前記Ｏ−Ｓｉ−Ｏ結合を有する化合物は、CH3-O-Si(CH3) 2-O-CH3であることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記酸素含有ガスは、Ｏ2、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち何れか一であることを特徴とする請求項１乃至７の何れか一に記載の半導体装置の製造方法。
  13. 前記酸素含有ガスはＮ2Ｏであり、アルキル化合物に対するその流量比は８以下であることを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記成膜ガスは、ハイドロカーボンを含むことを特徴とする請求項１乃至１３の何れか一に記載の半導体装置の製造方法。
  15. 前記ハイドロカーボンは、メタン（ＣＨ4）、アセチレン（Ｃ2Ｈ2）、又はエチレン（Ｃ2Ｈ4）のうち何れか一であることを特徴とする請求項１４記載の半導体装置の製造方法。
JP2002127388A 2001-12-06 2002-04-26 半導体装置の製造方法 Expired - Fee Related JP3701626B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002127388A JP3701626B2 (ja) 2001-12-06 2002-04-26 半導体装置の製造方法
TW091132588A TWI274380B (en) 2001-12-06 2002-11-05 Semiconductor device and method of manufacturing the same
US10/287,549 US6780790B2 (en) 2001-12-06 2002-11-05 Semiconductor device and method of manufacturing the same
EP02024920A EP1321976A3 (en) 2001-12-06 2002-11-06 Method of depositing a barrier insulating layer with low dielectric constant on a copper film
KR1020020073587A KR100546958B1 (ko) 2001-12-06 2002-11-25 반도체 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001372299 2001-12-06
JP2001-372299 2001-12-06
JP2002127388A JP3701626B2 (ja) 2001-12-06 2002-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003234346A JP2003234346A (ja) 2003-08-22
JP3701626B2 true JP3701626B2 (ja) 2005-10-05

Family

ID=26624900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002127388A Expired - Fee Related JP3701626B2 (ja) 2001-12-06 2002-04-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6780790B2 (ja)
EP (1) EP1321976A3 (ja)
JP (1) JP3701626B2 (ja)
KR (1) KR100546958B1 (ja)
TW (1) TWI274380B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US7056560B2 (en) * 2002-05-08 2006-06-06 Applies Materials Inc. Ultra low dielectric materials based on hybrid system of linear silicon precursor and organic porogen by plasma-enhanced chemical vapor deposition (PECVD)
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US7112615B2 (en) 2002-07-22 2006-09-26 Massachusetts Institute Of Technology Porous material formation by chemical vapor deposition onto colloidal crystal templates
WO2004038783A2 (en) * 2002-10-21 2004-05-06 Massachusetts Institute Of Technology Pecvd of organosilicate thin films
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US7740704B2 (en) 2004-06-25 2010-06-22 Tokyo Electron Limited High rate atomic layer deposition apparatus and method of using
US8039049B2 (en) * 2005-09-30 2011-10-18 Tokyo Electron Limited Treatment of low dielectric constant films using a batch processing system
JP4684866B2 (ja) * 2005-11-17 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7923384B2 (en) * 2005-11-24 2011-04-12 Nec Corporation Formation method of porous insulating film, manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, and semiconductor device
US20070134435A1 (en) * 2005-12-13 2007-06-14 Ahn Sang H Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US7297376B1 (en) 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US7964442B2 (en) * 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
US8741394B2 (en) * 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040046A (en) 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
EP0519079B1 (en) 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH098032A (ja) * 1995-06-20 1997-01-10 Sony Corp 絶縁膜形成方法
JP3226479B2 (ja) * 1996-08-29 2001-11-05 松下電器産業株式会社 層間絶縁膜の形成方法
KR100205318B1 (ko) * 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
US6051321A (en) 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
JP2000058544A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP3197007B2 (ja) * 1999-06-08 2001-08-13 日本エー・エス・エム株式会社 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JP3348084B2 (ja) * 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置
JP3419745B2 (ja) * 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
JP2001291713A (ja) * 2000-04-07 2001-10-19 Canon Sales Co Inc 成膜方法及び半導体装置
US6410462B1 (en) * 2000-05-12 2002-06-25 Sharp Laboratories Of America, Inc. Method of making low-K carbon doped silicon oxide
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP3532830B2 (ja) * 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
JP2003100148A (ja) * 2001-09-25 2003-04-04 Jsr Corp 膜形成方法、絶縁膜および半導体用基板

Also Published As

Publication number Publication date
KR100546958B1 (ko) 2006-01-31
EP1321976A3 (en) 2004-11-17
US20030109136A1 (en) 2003-06-12
TW200300965A (en) 2003-06-16
JP2003234346A (ja) 2003-08-22
US6780790B2 (en) 2004-08-24
KR20030047735A (ko) 2003-06-18
EP1321976A2 (en) 2003-06-25
TWI274380B (en) 2007-02-21

Similar Documents

Publication Publication Date Title
JP3701626B2 (ja) 半導体装置の製造方法
KR100494480B1 (ko) 반도체 장치의 제조 방법
JP3745257B2 (ja) 半導体装置及びその製造方法
JP3600507B2 (ja) 半導体装置及びその製造方法
US6479409B2 (en) Fabrication of a semiconductor device with an interlayer insulating film formed from a plasma devoid of an oxidizing agent
KR100476128B1 (ko) 반도체 장치 및 그 제조 방법
KR100376170B1 (ko) 반도체 장치 및 그 제조 방법
JP3934343B2 (ja) 半導体装置及びその製造方法
JP2005294333A (ja) 成膜方法及び半導体装置
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
JP3749162B2 (ja) 半導体装置の製造方法
JP2004200626A (ja) 半導体装置及びその製造方法
JP2002305242A (ja) 半導体装置の製造方法
JP2004015034A (ja) 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2006339506A (ja) 成膜方法及び半導体装置の製造方法
JP2004200713A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees