KR100476128B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100476128B1
KR100476128B1 KR10-2001-0065994A KR20010065994A KR100476128B1 KR 100476128 B1 KR100476128 B1 KR 100476128B1 KR 20010065994 A KR20010065994 A KR 20010065994A KR 100476128 B1 KR100476128 B1 KR 100476128B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
gas
semiconductor device
forming
Prior art date
Application number
KR10-2001-0065994A
Other languages
English (en)
Other versions
KR20020050091A (ko
Inventor
시오야요시미
고타케유이치로
스즈키도모미
이카쿠라히로시
마에다가즈오
Original Assignee
가부시끼가이샤 한도따이 프로세스 켄큐쇼
캐논 한바이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 프로세스 켄큐쇼, 캐논 한바이 가부시끼가이샤 filed Critical 가부시끼가이샤 한도따이 프로세스 켄큐쇼
Publication of KR20020050091A publication Critical patent/KR20020050091A/ko
Application granted granted Critical
Publication of KR100476128B1 publication Critical patent/KR100476128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

본 발명은 구리막을 주로 하는 배선을 피복하며 저유전율을 갖는 층간절연막을 형성하는 반도체 장치 및 그 제조 방법에 관한 것이다. 그 구성은, 성막 가스를 플라즈마 여기하여 반응시켜서 피성막 기판(21) 상에 저유전율을 갖는 절연막(34)을 형성하는 반도체 장치의 제조 방법에 있어서, 제 1 가스 압력의 성막 가스를 플라즈마 여기하여 반응시켜서 피성막 기판(21) 상에 절연막(34)을 구성하는 저압 절연막(34a)을 형성하는 공정과, 제 1 가스 압력보다도 높은 제 2 가스 압력의 성막 가스를 플라즈마 여기하여 반응시켜서 저압 절연막(34a) 상에 절연막(34)을 구성하는 고압 절연막(34b)을 형성하는 공정을 갖는다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 구리막을 주로 하는 배선을 피복하여 저유전율을 갖는 층간절연막을 형성하는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 집적회로 장치의 고집적도화 및 고밀도화와 함께, 데이터 전송 속도의 고속화가 요구되고 있다. 따라서, RC 지연(delay)이 작은 저유전율을 갖는 절연막(이하, 저유전율 절연막이라고 칭함)이 이용되고 있다.
이러한 저유전율 절연막을 형성하기 위한 방법의 하나로서, 트리메틸실란(SiH(CH3)3)과 N2O를 사용한 플라즈마 CVD법이 알려져 있다. 예를 들면, M.J.Loboda, J.A.Seifferly, R.F.Schneider, and C.M.Grove, Electrochem. Soc. Fall Meeting Abstracts, p.344(1998) 등에 기재되어 있다. 또한, 테트라메틸실란(Si(CH3)4)과 N2O를 사용한 플라즈마 CVD법은, 예를 들어, J.Shi, M.A-Plano, T.Mountsier, and S.Nag, SEMICON Korea Technical Symposium 2000, p.279(2000) 등에 기재되어 있다.
그 이외에, 페닐실란 등을 사용한 플라즈마 CVD법도 알려져 있다. 예를 들면, Kazuhiko Endo, Keisuke Shinoda, Toru Tatsumi, 제46회 춘계 응용물리학회(1999), p.897, Nubuo Matsushita, Yoshinori Morisada, Yuichi Naito, Aya Matsunoshita, 제60회 추계 응용물리학회(1999), 1p-ZN-9(1999), Yasutaka Uchida, Takeo Matsuzawa, Satoshi Kanno, Masakiyo Matsumura, 제4회 춘계 응용물리학회, p.897(1999) 등에 기재되어 있다.
그러나, 이들 저유전율 절연막은 구리막을 주로 하는 배선과의 밀착 강도가 비교적 약하고, 막 경도가 낮기 때문에 개선이 요망되고 있다.
본 발명은 구리막을 주로 하는 배선과의 밀착성이 양호하며, 저유전율을 갖는 적당한 막 경도의 절연막을 형성할 수 있는 반도체 장치의 제조 방법 및 그 방법에 의해 제작된 반도체 장치를 제공하는 것을 목적으로 하는 것이다.
본 발명에서는 성막 가스의 가스 압력을 조정하여 성막하고 있다. 즉, 성막 초기에는 낮은 가스 압력으로 성막하고, 나머지 성막을 높은 가스 압력으로 행하고 있다.
예를 들면, 가스 압력 1 Torr 미만의 성막 가스를 플라즈마화하여 반응시키고 기판 상에 저압 절연막을 형성하는 공정과, 가스 압력 1 Torr 이상의 성막 가스를 플라즈마화하여 반응시키고 저압 절연막 상에 고압 절연막을 형성하는 공정을 갖고 있다.
본 발명자의 실험에 의하면, 도 2에 나타낸 바와 같이, 기판과 절연막 사이의 박리 강도는 성막 가스의 가스 압력에 반비례하며, 특히, 가스 압력이 1 Torr보다도 낮아지면 매우 높아진다. 한편, 성막의 유전율은, 도 6에 나타낸 바와 같이, 낮은 가스 압력의 성막에서는 높고, 높은 가스 압력의 성막에서는 낮아진다.
따라서, 성막 초기에 있어서, 낮은 가스 압력의 성막 가스를 플라즈마화하고, 반응시켜 성막하며, 그 후, 높은 가스 압력의 성막 가스를 플라즈마화하고, 반응시켜 성막함으로써, 밀착성이 높으면서 전체적으로 낮은 유전율의 절연막을 형성할 수 있다. 실험에서는 Si 기판에 성막하고 있으나, 이 결과는 구리 기판에 성막한 경우에도 동일하다.
특히, 구리막을 주로 하는 배선 상에 배리어 절연막을 포함하는 절연막을 형성할 때에, 배리어 절연막을 본 발명의 반도체 장치의 제조 방법에 의해 성막한다. 즉, 초기 성막을 저압 절연막으로서 형성하고, 나머지를 고압 절연막으로서 형성한다. 플라즈마화를 위한 전력의 주파수는 저압 절연막 및 고압 절연막을 모두 저주파수로 한다.
저주파수의 전력에 의한 성막은 원래 밀착력이 크지만, 성막 초기에 낮은 가스 압력의 성막 가스를 사용하여 성막함으로써, 밀착 강도가 증가한다.
또한, 배리어 절연막의 성막 가스로서 암모니아(NH3) 또는 질소(N2) 등의 질소 함유 가스를 사용함으로써 배리어성을 향상시킬 수 있다. 또는, 헬륨(He), 아르곤(Ar) 또는 질소(N2) 등의 불활성 가스를 사용함으로써, 성막의 밀착력을 저하시키지 않고 성막 가스를 희석할 수 있다.
상기에서는, 저유전율을 갖는 메인 절연막 이외에, 메인 절연막의 하지의 배리어 절연막을 형성하는 방법에 적용하고 있으나, 저유전율을 갖는 메인 절연막만을 형성하기 위해서는, 성막 중에 가스 압력을 바꾸지 않아도 되고, 실록산 결합을 갖는 알킬 화합물과, 아세틸렌(C2H2), 메틸시클로헥산(CH3C6H 11) 및 시클로헥산(C6H12) 중의 어느 하나와, 산소 함유 가스를 포함하는 성막 가스, 또는 실록산 결합을 갖는 알킬 화합물과, 벤젠(C6H6)과, 산소 함유 가스와, 불활성 가스를 포함하는 성막 가스를 사용하여, 동일한 가스 압력을 유지한 상태에서 원하는 메인 절연막을 성막할 수 있다.
성막 가스로서 실록산 결합을 갖는 알킬 화합물 대신에 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)을 포함하는 것을 사용할 수도 있다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
(제 1 실시형태)
도 1은 본 발명의 실시형태에 따른 반도체 장치의 제조 방법에 이용되는 평행 평판형 플라즈마 성막 장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막 장치(101)는, 플라즈마 가스에 의해 피성막 기판(21) 상에 절연막을 형성하는 장소인 성막부(101A)와 성막 가스를 구성하는 복수의 가스 공급원을 갖는 성막 가스 공급부(101B)로 구성되어 있다.
성막부(101A)는, 도 1에 나타낸 바와 같이, 감압(減壓) 가능한 체임버(1)를 구비하고, 체임버(1)는 배기 배관(4)을 통하여 배기 장치(6)와 접속되어 있다. 배기 배관(4)의 도중에는 체임버(1)와 배기 장치(6) 사이의 도통 및 비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 체임버(1)에는 체임버(1) 내의 압력을 감시하는 진공계(眞空計)(도시 생략) 등의 압력 계측수단이 설치되어 있다.
체임버(1) 내에는 대향하는 한쌍의 상부 전극(제 2 전극)(2)과 하부 전극(제 1 전극)(3)이 구비되며, 상부 전극(2)에 주파수 13.56㎒의 고주파 전력을 공급하는 고주파 전력 공급 전원(RF 전원)(7)이 접속되고, 하부 전극(3)에 주파수 380㎑의 저주파 전력을 공급하는 저주파 전력 공급 전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부 전극(2) 및 하부 전극(3)에 전력을 공급하여, 성막 가스를 플라즈마화한다. 상부 전극(2), 하부 전극(3) 및 전원(7, 8)이 성막 가스를 플라즈마화하는 플라즈마 생성수단을 구성한다.
상부 전극(2)은 성막 가스의 분산도구를 겸하고 있다. 상부 전극(2)에는 복수의 관통구멍이 형성되고, 하부 전극(3)과의 대향면에서의 관통구멍 개구부가 성막 가스의 방출구(도입구)로 된다. 이 성막 가스 등의 방출구는 성막 가스 공급부(101B)와 배관(9a)에 의해 접속되어 있다. 또한, 경우에 따라, 상부 전극(2)에는 히터(도시 생략)가 구비되는 경우도 있다. 성막 중에 상부 전극(2)을 대략 100 내지 200℃ 정도의 온도로 가열함으로써, 성막 가스 등의 반응 생성물로 이루어진 파티클(particle)이 상부 전극(2)에 부착되는 것을 방지하기 위함이다.
하부 전극(3)은 피성막 기판(21)의 유지대를 겸하며, 유지대 상의 피성막 기판(21)을 가열하는 히터(12)를 구비하고 있다.
성막 가스 공급부(101B)에는 실록산 결합을 갖는 알킬 화합물의 공급원과, 메틸실란(SiHn(CH3)4-n : n=0, 1, 2, 3)의 공급원과, 아세틸렌(C2 H2), 시클로헥산(C6H12), 메틸시클로헥산(CH3C6H11) 중의 어느 하나의 공급원과, 벤젠(C6H6)의 공급원과, 메틸알코올(CH3OH) 및 에틸알코올(C2H5OH) 중의 어느 하나의 공급원과, 산소 함유 가스의 공급원과, 암모니아(NH3)의 공급원과, 불활성 가스의 공급원과, 질소(N2)의 공급원이 마련되어 있다.
이들 가스는 적절히 분기 배관(9b∼9j) 및 이들 모든 분기 배관(9b∼9j)이 접속된 배관(9a)을 통하여 성막부(101A)의 체임버(1) 내에 공급된다. 분기 배관(9b∼9j)의 도중에 유량 조정수단(11a∼11i), 또는 분기 배관(9b∼9j)의 도통 및 비도통을 제어하는 개폐수단(10b∼10n, 10p∼10t)이 설치되며, 배관(9a)의 도중에 배관(9a)의 폐쇄 및 도통을 행하는 개폐수단(10a)이 설치되어 있다.
또한, N2 가스를 유통시켜 분기 배관(9b∼9e, 9g, 9h) 내의 잔류 가스를 제거(purge)하기 위해, N2 가스의 공급원과 접속된 분기 배관(9j)과 그 밖의 분기 배관(9b∼9e, 9g, 9h) 사이의 도통 및 비도통을 제어하는 개폐수단(10u∼10z)이 설치되어 있다. 또한, N2 가스는 분기 배관(9b∼9e, 9g, 9h)내 이외에 배관(9a) 내 및 체임버(1) 내의 잔류 가스를 제거한다. 그 이외에, 희석 가스로서 사용하는 경우도 있다.
이상과 같은 성막 장치(101)에 의하면, 실록산 결합을 갖는 알킬 화합물의 공급원과, 하이드로카본의 공급원과, 산소 함유 가스의 공급원과, 불활성 가스의 공급원을 구비하며, 성막 가스를 플라즈마화하는 플라즈마 생성수단(2, 3, 7, 8)을 구비하고 있다.
이것에 의해, 하기의 실시형태에 나타낸 바와 같이, 플라즈마 CVD법에 의해 낮은 유전율을 갖는 절연막으로서 구리막을 주로 하는 배선과 밀착 강도가 높은 절연막을 형성할 수 있다.
그리고, 플라즈마 생성수단으로서, 예를 들어, 평행 평판형의 상부 전극(2) 및 하부 전극(3)에 의해 플라즈마를 생성하는 수단이 있고, 상부 전극(2) 및 하부 전극(3)에 각각 고저(高低) 2개의 주파수의 전력을 공급하는 전원(7, 8)이 접속되어 있다. 따라서, 이들 고저 2개의 주파수의 전력을 각각 각 전극(2, 3)에 인가하여 플라즈마를 생성할 수 있다. 특히, 이와 같이 하여 생성된 절연막은 치밀하며, CH3를 포함하기 때문에, 저유전율을 갖는다.
상부 전극(2) 및 하부 전극(3)에 대한 전력 인가의 바람직한 조합은 다음과 같다.
첫째로, 저압 절연막을 형성하는 공정에 있어서, 하부 전극(3)에 주파수 100㎑ 이상 1㎒ 미만의 저주파 전력을 인가하거나, 또는 하부 전극(3)에 저주파 전력을 인가하면서 상부 전극(2)에 1㎒ 이상의 고주파 전력을 인가하고, 고압 절연막을 형성하는 공정에 있어서, 상부 전극(2)에 고주파 전력을 인가한다.
둘째로, 고압 절연막을 형성하는 공정에 있어서, 상부 전극(2)에 고주파 전력을 인가하는 것에 덧붙여, 하부 전극(3)에 저주파 전력을 인가한다.
셋째로, 특히, 배리어 절연막을 포함하는 절연막에서의 배리어 절연막을 성막하기 위해 본 발명의 제조 방법을 이용하며, 저압 절연막을 형성하는 공정에 있어서, 하부 전극(3)에 주파수 100㎑ 이상 1㎒ 미만의 저주파 전력을 인가하고, 고압 절연막을 형성하는 공정에 있어서, 하부 전극(3)에 저주파 전력을 인가한다. 이 때, 상부 전극(2)에 고주파 전력을 인가할 수도 있다.
다음으로, 본 발명이 적용되는 성막 가스인 실록산 결합을 갖는 알킬 화합물, 메틸실란, 하이드로카본, 산소 함유 가스, 및 희석 가스에 대해서는, 대표적인 예로서 다음에 나타낸 것을 사용할 수 있다.
(ⅰ) 실록산 결합을 갖는 알킬 화합물
헥사메틸디실록산(HMDSO : (CH3)3Si-O-Si(CH3)3)
옥타메틸시클로테트라실록산(OMCTS : ((CH3)2)4Si4O4)
[화학식 1]
테트라메틸시클로테트라실록산(TMCTS：(CH3H)4Si4O4)
[화학식 2]
(ⅱ) 메틸실란(SiHn(CH3)4-n : n=0, 1, 2, 3)
모노메틸실란(SiH3(CH3))
디메틸실란(SiH2(CH3)2)
트리메틸실란(SiH(CH3)3)
테트라메틸실란(Si(CH3)4)
(ⅲ) 하이드로카본(CxHy)
아세틸렌(C2H2)
메틸시클로헥산(CH3C6H11)
시클로헥산(C6H12)
벤젠(C6H6)
(ⅳ) 산소 함유 가스
일산화이질소(N2O)
물(H2O)
탄산 가스(CO2)
(ⅴ) 희석 가스
헬륨(He)
아르곤(Ar)
질소(N2)
다음으로, 본원 발명자가 행한 실험에 대해서 설명한다.
이하의 성막 조건에 의해, 플라즈마 여기(勵起) CVD법(PECVD법)에 의해 Si 기판 상에 실리콘 산화막을 성막했다. 실록산 결합을 갖는 알킬 화합물로서 HMDSO를 사용하고, 산소 함유 가스로서 N2O를 사용하며, 희석 가스로서 He을 사용했다. 또한, 성막에 있어서는, 가스 도입으로부터 성막 개시(플라즈마 여기)까지의 체임버 내의 가스 치환에 필요한 시간(안정화 기간)을 1분 30초간 취하고, 상부 전극(2)에 대한 반응 생성물의 부착을 방지하기 위해 상부 전극(2)을 100℃에서 가열하고 있다.
<성막 조건>
·성막 가스
HMDSO 유량: 50 sccm
N2O 유량: 200 sccm
He 유량: 400 sccm
가스 압력(파라미터): 0.75 내지 1.75 Torr
·플라즈마 여기 조건
하부 전극(제 1 전극)
저주파 전력(주파수 380㎑)(파라미터): 0 내지 100W
상부 전극(제 2 전극)
고주파 전력(주파수 13. 56㎒): 250W
·기판 가열 조건: 375℃
(a) 성막 가스의 가스 압력과 박리 강도의 관계
도 2는 성막 가스의 가스 압력과 Si 기판 상에 형성한 성막의 박리 강도의 관계를 나타내는 도면이다. 종축(縱軸)은 선형 눈금으로 표시한 성막의 박리 강도(gw)를 나타내고, 횡축(橫軸)은 선형 눈금으로 표시한 성막 가스의 가스 압력(Torr)을 나타낸다.
조사용 절연막은, 상기 성막 조건의 파라미터 중에서, 하부 전극(3)에 대한 저주파 전력의 인가를 행하지 않고, 성막 가스의 가스 압력 0.9 및 1.5 Torr의 2가지 조건으로 Si 기판 상에 성막했다. 또한, 박리 강도는 Shimadzu Corporation 제작의 측정기(시마즈 주사형 스크래치 테스터 SST101)를 이용하여 측정했다.
도 2에 의하면, 가스 압력이 1.5 Torr일 때에 5∼6 정도였던 박리 강도가 가스 압력이 0.9 Torr일 때에 15∼16으로 3배 정도로 대폭 개선되었다.
또한, 상기 조사에서는, 피성막 기판으로서 Si 기판을 사용하고, Si 기판에 대한 박리 강도를 조사하고 있으나, 구리 기판에 대한 박리 강도도 동일한 경향이 있을 것이라고 생각된다.
(b) 피성막 기판 바이어스의 저주파 전력과 박리 강도의 관계
도 3은 플라즈마 여기 조건의 하부 전극(3)에 인가한 저주파 전력과 Si 기판 상에 형성한 성막의 박리 강도의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표시한 성막의 박리 강도(gw)를 나타내고, 횡축은 선형 눈금으로 표시한 저주파 전력(W)을 나타낸다.
조사용 절연막은, 상기 성막 조건의 파라미터 중에서, 성막 가스의 가스 압력을 1.5 Torr로 하고, 저주파 전력 0, 10, 30, 50, 75, 100W의 6가지 조건으로 성막했다. 측정 장치는 (a)와 동일한 것을 사용했다.
도 3에 의하면, 저주파 전력 30W 이하에서, 0W일 때의 대략 6으로부터 30W일 때의 대략 3.3으로 되는 것과 같이 전력 증가와 함께 박리 강도가 저하되었다. 저주파 전력이 30W보다도 커지면, 박리 강도는 그다지 저하되지 않고, 3 전후로 안정되었다.
(c) 성막 가스의 가스 압력과 막 경도의 관계
도 4는 성막 가스의 가스 압력과 Si 기판 상에 형성한 성막의 막 경도 및 영률(Young's Modulus)의 관계를 나타내는 도면이다. 종축의 왼쪽은 선형 눈금으로 표시한 성막의 막 경도를 나타내고, 종축의 오른쪽은 선형 눈금으로 표시한 성막의 영률(GP)을 나타내며, 횡축은 선형 눈금으로 표시한 성막 가스의 가스 압력(Torr)을 나타낸다.
조사용 절연막은, 상기 성막 조건의 파라미터 중에서, 하부 전극(3)에 대한 저주파 전력의 인가를 행하지 않고, 성막 가스의 가스 압력 0.7, 0.9, 1.1, 1.3, 1.5, 1.7 Torr의 6가지 조건으로 제작했다. 막 경도 및 영률(Young's Modulus)은 Shimadzu Corporation 제작의 측정기(시마즈 다이내믹 초미소(超微小) 경도계 DUH-W201S)를 이용하여 측정했다.
도 4에 의하면, 가스 압력 0.7 Torr로부터 1.3 Torr까지 가스 압력의 증가와 함께 막 경도는 저하된다. 가스 압력이 0.7 Torr일 때에 230 정도이고, 가스 압력이 1.3 Torr일 때에 70∼80 정도였다. 가스 압력이 이보다 커지면 막 경도는 50 전후로 안정되어, 그다지 변화하지 않게 되었다.
영률(Young's Modulus)도 막 경도와 거의 같은 경향을 나타냈다. 가스 압력이 0.7 Torr일 때에 40GP 정도이고, 가스 압력이 1.3 Torr일 때에 10 정도였다. 가스 압력이 이보다 커지면 영률은 10GP 전후로 안정되었다.
(d) 피성막 기판 바이어스의 저주파 전력과 막 경도의 관계
도 5는 피성막 기판에 대한 직류 바이어스 전압을 형성하는 하부 전극(3)에 인가한 저주파 전력과 Si 기판 상에 형성한 성막의 막 경도 및 영률의 관계를 나타내는 도면이다. 종축의 왼쪽은 선형 눈금으로 표시한 막 경도를 나타내고, 종축의 오른쪽은 선형 눈금으로 표시한 성막의 영률(GP)을 나타내며, 횡축은 선형 눈금으로 표시한 저주파 전력(W)을 나타낸다.
조사용 절연막은, 상기 성막 조건의 파라미터 중에서, 성막 가스의 가스 압력을 1.5 Torr로 하고, 저주파 전력 0, 10, 30, 50, 75, 100W의 6가지 조건으로 성막했다. 측정 장치는 (c)와 동일한 것을 사용했다.
도 5에 의하면, 저주파 전력 0으로부터 75W까지는 저주파 전력의 증가와 함께 막 경도도 높아지게 된다. 저주파 전력이 그 이상 증가하면, 막 경도는 점차적으로 증가한다. 막 경도는, 저주파 전력을 인가하지 않을 때에 약 50, 75W일 때에 약 290, 100W일 때에 약 300이었다.
영률도 막 경도와 동일한 경향을 나타내며, 저주파 전력을 인가하지 않을 때에 약 8, 75W일 때에 약 47, 100W일 때에 약 50이었다.
(e) 피성막 기판 바이어스의 저주파 전력과 성막의 비유전율의 관계
도 6은 피성막 기판에 대한 직류 바이어스 전압을 형성하는 하부 전극(3)에 인가한 저주파 전력과 Si 기판 상에 형성한 성막의 비유전율의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표시한 성막의 비유전율을 나타내고, 횡축은 선형 눈금으로 표시한 저주파 전력(W)을 나타낸다.
조사용 절연막은, 상기 성막 조건의 파라미터 중에서, 성막 가스의 가스 압력을 0.9, 1.2, 1.5 Torr의 3가지 조건으로 하며, 저주파 전력 0, 10, 20, 50, 75, 100W의 6가지 조건으로 성막했다. 비유전율은 직류 바이어스에 주파수 1㎒의 신호를 중첩시킨 C-V 측정법에 의해 측정했다.
또한, 도면 중에서 가스 압력이 1.5 Torr인 경우, 조사점 부근의 숫자는 막 경도를 나타낸다.
도 6에 의하면, 가스 압력이 0.9 Torr인 경우, 저주파 전력 0으로부터 20W까지는 비유전율이 2.9로부터 4.3 정도까지 급격하게 증가하고, 그 이상의 저주파 전력에서는 점차적으로 감소하고 있다. 가스 압력이 1.2 Torr인 경우, 저주파 전력 0으로부터 20W까지는 비유전율이 2.7로부터 3.9 정도까지 급격하게 증가하고, 그 이상은 점차적으로 증가하여, 100W에서 4.8 정도로 되고 있다. 가스 압력이 1.5 Torr인 경우도, 가스 압력이 1.2 Torr인 경우와 동일하게, 저주파 전력 0으로부터 20W까지는 비유전율이 2.7로부터 3.6 정도까지 급격하게 증가하고, 그 이상의 저주파 전력에서는 점차적으로 증가하여, 100W에서 4.1 정도로 되고 있다.
이상과 같이, 제 1 실시형태에 의하면, 성막 가스 압력에 관해서는 낮은 쪽이 박리 강도가 크지만, 비유전율은 높아짐을 알 수 있었다. 특히, 1 Torr 이하에서 박리 강도가 크고, 1 Torr 이상에서 비유전율이 작다. 또한, 저주파 전력에 관해서는 작은 쪽이 박리 강도가 크며, 비유전율이 낮아짐을 알 수 있었다.
따라서, 저유전율을 갖는 절연막을 구리막을 주로 하는 배선 사이의 층간절연막으로서 형성할 경우, 성막 초기는, 비유전율을 다소 희생하여 가스 압력을, 예를 들어, 1 Torr 미만으로 낮게 하며, 저주파 전력을 작게 하여 박리 강도를 크게 하고, 나머지 성막을 가스 압력을, 예를 들어, 1 Torr 이상으로 높게 하여 행함으로써, 막 전체의 비유전율을 낮게 하는 것이 바람직하다.
또한, 구리막을 주로 하는 배선과 접하는 배리어 절연막으로서 형성할 경우는, 가스 압력의 조정은 저압 절연막과 고압 절연막에서 층간절연막과 동일하게 행하나, 플라즈마 여기를 위한 전력의 주파수 조정은 행하지 않고, 저압 절연막 및 고압 절연막을 모두 저주파수로 한다. 즉, 성막 초기는, 비유전율을 다소 희생하여 가스 압력을, 예를 들어, 1 Torr 미만으로 낮게 하며, 저주파 전력을 작게 하여 박리 강도를 크게 하고, 나머지 성막을 가스 압력을, 예를 들어, 1 Torr 이상으로 높게 하여 행함으로써, 막 전체의 비유전율을 낮게 하는 것이 바람직하다.
또한, 성막 초기에 있어서 가스 압력을 1 Torr 미만으로 하는 것이 바람직하나, 가스 압력이 0.1 Torr보다 작으면, 성막 레이트가 느려 비실용적이다. 또한, 나머지 성막에 있어서 가스 압력을 1 Torr 이상으로 하는 것이 바람직하나, 방전의 관계 때문에 최대 10 Torr로 하는 것이 실용적이다.
(제 2 실시형태)
다음으로, 도 8a 및 도 8b를 참조하여 본 발명의 제 2 실시형태에 따른 반도체 장치 및 그 제조 방법을 설명한다.
도 8a는 본 발명의 제 2 실시형태에 따른 반도체 장치의 제조 방법에 의해 제작된 반도체 장치를 나타내는 단면도이다. 도 8b는 도 8a의 Ⅰ-Ⅰ선 단면도이다. 하부 배선(33)이 매립된 하부 배선 매립 절연막(32)과 상부 배선(37)이 매립된 상부 배선 매립 절연막(35) 사이에 끼워진 배선 층간절연막(34)의 성막 가스로서 HMDSO+N2O+He을 사용하고 있다.
먼저, 도 8a에 나타낸 바와 같이, 하지 기판(31) 상에 막 두께 약 1㎛의 SiO2막 또는 SiOCH막으로 이루어진 배선 매립 절연막(32)을 형성한다. 또한, SiOCH막은 막 중에 Si, O, C, H를 포함하는 절연막이다.
이어서, 배선 매립 절연막(32)을 에칭하여 배선 홈을 형성한 후, 배선 홈의 내면에 구리 확산 방지막으로서 TaN막(33a)을 형성한다. 이어서, TaN막(33a) 표면에 구리 시드(seed)층(도시 생략)을 스퍼터링법에 의해 형성한 후, 도금법에 의해 구리막을 매립한다. CMP법(Chemical Mechanical Polishing법)에 의해, 배선 홈으로부터 돌출된 구리막 및 TaN막(33a)을 연마하여 표면을 평탄화한다. 이것에 의해, 구리막을 주로 하는 배선(33b) 및 TaN막(33a)으로 이루어진 하부 배선이 형성된다.
다음으로, HMDSO+N2O+He을 사용한 플라즈마 CVD법에 의해 막 두께 수십㎚의 PE-CVD SiOCH막으로 이루어진 배선 층간절연막(34)을 형성한다. 이하에 그 상세를 설명한다.
즉, 배선 층간절연막(34)을 형성하기 위해서는, 먼저, 피성막 기판(21)을 성막 장치(101)의 체임버(1) 내에 도입하고, 기판 유지도구(3)로 유지한다. 이어서, 피성막 기판(21)을 가열하고, 온도 375℃로 유지한다. HMDSO를 유량 50 sccm으로, N2O 가스를 유량 200 sccm으로, He 가스를 유량 400 sccm으로 하여 도 1에 나타낸 플라즈마 성막 장치(101)의 체임버(1) 내에 도입하고, 압력을 0.7 Torr로 유지한다. 이어서, 하부 전극(3)에 주파수 380㎑의 저주파 전력 100 내지 150W를 인가하고, 상부 전극(2)에 주파수 13.56㎒의 고주파 전력 250W(0.3W/㎠에 상당)를 인가한다.
이것에 의해, HMDSO와 N2O와 He이 플라즈마화한다. 이 상태를 40초간 유지하여, 막 두께 대략 100㎚의 PE-CVD SiOC막으로 이루어진 저압 절연막(34a)을 형성한다. 또한, SiOC막은 막 중에 Si, O, C를 포함하는 절연막이다.
이어서, 동일한 반응 가스의 조합을 이용하면서 동일한 유량을 유지하고, 가스 압력을 1.5 Torr로 조정하며, 동일한 플라즈마 여기 조건으로 성막한다. 막 두께 약 500㎚의 PE-CVD SiOCH막으로 이루어진 고압 절연막(34b)이 형성된다.
이상에 의해, 저압 절연막(34a)과 고압 절연막(34b)으로 이루어진 배선 층간절연막(34)이 형성된다.
다음으로, 배선 층간절연막(34) 상에 SiO2막 또는 SiOCH막(32)을 형성했을 때와 동일한 방법에 의해 막 두께 약 1㎛의 SiO2막 또는 SiOCH막으로 이루어진 배선 매립 절연막(35)을 형성한다.
다음으로, 잘 알려진 듀얼 다마신법에 의해 구리막을 주로 하는 접속 도체(36)와 상부 배선(37)을 형성한다. 또한, 도면 중에서 부호 36a 및 37a는 TaN막이고, 부호 36b 및 37b는 구리막이다.
다음으로, 전면(全面)에 배리어 절연막(38)을 형성한다. 이것에 의해, 반도체 장치가 완성된다.
이상과 같이, 이 제 2 실시형태에 의하면, 하부 배선(33)이 매립된 하부 배선 매립 절연막(32)과 상부 배선(37)이 매립된 상부 배선 매립 절연막(35) 사이에 배선 층간절연막(34)을 끼워 이루어진 반도체 장치의 제조 방법에 있어서, 성막 가스의 가스 압력을 1 Torr 미만으로 하여 초기 성막하고, 성막 가스의 가스 압력을 1 Torr 이상으로 하여 나머지를 플라즈마 여기 CVD법에 의해 형성하여 배선 층간절연막(34)을 형성하고 있다.
이것에 의해, 구리막(33b)에 대하여 밀착성이 높으며, 전체적으로 3 이하의 낮은 비유전율을 갖는 층간절연막(34)을 형성할 수 있다.
이상, 제 2 실시형태에 의해 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되지 않으며, 본 발명의 요지를 일탈하지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
제 2 실시형태에서 사용한 HMDSO 대신에, 또한, 제 1 실시형태에서 기재한 다른 실록산 결합을 갖는 알킬 화합물 대신에 메틸실란(SiHn(CH3)4-n : n=0, 1, 2, 3)을 사용할 수 있다. 메틸실란의 종류는 제 1 실시형태에 나타냈기 때문에, 여기서는 생략한다.
또한, 성막 가스는 아세틸렌(C2H2), 메틸시클로헥산(CH3C6H 11) 및 시클로헥산(C6H12) 중의 어느 하나를 포함하는 것일 수도 있다. 막의 다공성(多孔性)이 증가하여, 유전율을 한층 더 저하시킬 수 있다.
또한, 성막 가스는 벤젠(C6H6)을 포함하는 것일 수도 있다.
또한, 성막 가스는 메틸알코올(CH3OH) 또는 에틸알코올(C2H5OH)을 포함하는 것일 수도 있다.
또한, 성막 가스는 헬륨(He) 대신에 아르곤(Ar) 및 질소(N2) 중의 어느 하나를 포함하는 불활성 가스를 부가할 수도 있다.
또한, 배리어 절연막(38)을 하기 제 3 실시형태의 배리어 절연막(39a)과 동일한 성막 방법에 의해 성막할 수도 있다.
(제 3 실시형태)
도 9a는 제 3 실시형태인 반도체 장치의 제조 방법에 대해서 나타낸 단면도이다. 도 9b는 도 9a의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 8a 및 도 8b와 상이한 점은, 배리어 절연막(39a, 39c)을 포함하는 층간절연막(39) 중에서 구리막을 주로 하는 배선과 접하는 배리어 절연막(39a)에 본 발명의 제조 방법을 적용하고 있는 점이다.
이하, 제 3 실시형태인 반도체 장치의 제조 방법에 대해서 설명한다. 또한, 도 9a 및 도 9b 중에서 도 8a 및 도 8b 중의 부호와 동일한 부호로 나타낸 것은 도 8a 및 도 8b 중의 것과 동일한 것을 나타내기 때문에, 설명을 생략한다.
먼저, 제 2 실시형태와 동일한 방법에 의해, 하지 기판(31) 상에 막 두께 약 1㎛의 SiO2막 또는 SiOCH막으로 이루어진 배선 매립 절연막(32)과, 배선 매립 절연막(32)의 배선 홈에 구리막을 주로 하는 배선(33b) 및 TaN막(33a)으로 이루어진 하부 배선을 형성한다.
이어서, 배선 층간절연막(39) 중에서 구리막과 접하는 배리어 절연막(39a)을 HMDSO+N2O+NH3의 성막 가스를 사용한 플라즈마 CVD법에 의해 형성한다. 이하에 그 상세를 설명한다.
즉, 배리어 절연막(39a)을 형성하기 위해서는, 먼저, 피성막 기판(21)을 성막 장치(101)의 체임버(1) 내에 도입하고, 기판 유지도구(3)로 유지한다. 이어서, 피성막 기판(21)을 가열하고, 온도 375℃로 유지한다. HMDSO를 유량 대략 50 sccm으로, N2O를 유량 대략 200 sccm으로 , NH3 가스를 유량 대략 50 sccm으로 하여 도 1에 나타낸 플라즈마 성막 장치(101)의 체임버(1) 내에 도입하고, 압력을 0.7 Torr로 유지한다. 또한, 상기 성막 가스에 He 가스를 부가할 수도 있으며, 이 경우, 유량을 약 400 sccm으로 하는 것이 좋다.
이어서, 하부 전극(3)에 주파수 380㎑의 저주파 전력 약 150W를 인가한다. 상부 전극(2)에는 고주파 전력을 인가하지 않는다.
이것에 의해, HMDSO와 N2O와 NH3가 플라즈마화한다. 이 상태를 5초간 유지하여, 막 두께 대략 10㎚의 PE-CVD SiO2막으로 이루어진 저압 절연막(39aa)을 형성한다.
이어서, 동일한 반응 가스의 조합을 이용하면서 동일한 유량을 유지하고, 가스 압력을 1.5 Torr로 조정하며, 동일한 플라즈마 여기 조건으로 성막한다. 막 두께 약 90㎚의 PE-CVD SiOCN막으로 이루어진 고압 절연막(39ab)이 형성된다.
이상에 의해, 저압 절연막(39aa)과 고압 절연막(39ab)으로 이루어진 배리어 절연막(39a)이 형성된다.
이어서, 통상의 잘 알려진 저유전율을 갖는 절연막의 형성 방법에 의해, 배리어 절연막(39a) 상에 저유전율을 갖는 메인 절연막(39b) 및 배리어 절연막(39c)을 차례로 형성하고, 배선 층간절연막(39)을 형성한다.
다음으로, 제 2 실시형태와 동일하게 하여, 배선 층간절연막(39) 상에 배선 매립 절연막(35)과, 접속 도체(36)와, 상부 배선(37)과, 배리어 절연막(38)을 차례로 형성한다.
이상과 같이, 이 실시형태에 의하면, 구리막을 주로 하는 배선 상에 배리어 절연막(39a, 39c)을 포함하는 층간절연막(39)을 형성할 때에, 배리어 절연막(39a)을 형성하기 위해, 초기 성막을 저압 절연막(39aa)으로서 형성하고, 나머지를 고압 절연막(39ab)으로서 형성하며, 저압 절연막(39aa) 및 고압 절연막(39ab)을 모두 저주파 전력을 이용하여 성막 가스를 플라즈마화하고 있다.
저주파수의 전력에 의한 성막은 원래 밀착력이 크지만, 성막 초기에 낮은 가스 압력의 성막 가스를 사용하여 성막함으로써, 밀착 강도를 더 향상시킬 수 있다.
이상, 제 3 실시형태에 의해 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되지 않으며, 본 발명의 요지를 일탈하지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
제 3 실시형태에서 사용한 HMDSO 대신에, 제 1 실시형태에서 기재한 다른 실록산 결합을 갖는 알킬 화합물이라도 좋고, 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)을 사용할 수 있다. 메틸실란의 종류는 제 1 실시형태에 나타냈기 때문에, 여기서는 생략한다.
또한, 성막 가스는 암모니아(NH3) 및 질소(N2) 중의 어느 하나를 포함하는 질소 함유 가스일 수도 있다.
또한, 성막 가스는 헬륨(He), 아르곤(Ar) 및 질소(N2) 중의 어느 하나를 포함하는 불활성 가스일 수도 있다. 이것에 의해, 성막의 소위 백탁(白濁, clouded)을 방지할 수 있다.
또한, 층간절연막(39) 중에서 절연막(39b)은 제 2 실시형태의 절연막(34b)의 성막 방법에 의해 형성할 수도 있다. 또한, 층간절연막(39) 중에서 배리어 절연막(39c)을 배리어 절연막(39a)과 동일한 성막 방법에 의해 형성할 수도 있다. 다만, 상부 배선(37)과 접하는 측을 저압 절연막으로 한다. 또한, 배리어 절연막(38)을 배리어 절연막(39a)과 동일한 성막 방법에 의해 형성할 수도 있다.
(제 4 실시형태)
상기 실시형태에서는, 저유전율을 갖는 메인 절연막 이외에, 메인 절연막의 하지의 배리어 절연막을 형성하는 방법에 적용하고 있으나, 저유전율을 갖는 메인 절연막만을 형성하기 위해서는, 성막 중에 가스 압력을 바꾸지 않아도 되고, 실록산 결합을 갖는 알킬 화합물과, 아세틸렌(C2H2), 메틸시클로헥산(CH3C6 H11) 및 시클로헥산(C6H12) 중의 어느 하나와, 산소 함유 가스를 포함하는 성막 가스, 또는 실록산 결합을 갖는 알킬 화합물과, 벤젠(C6H6)과, 산소 함유 가스와, 불활성 가스를 포함하는 성막 가스를 사용하여, 동일한 가스 압력을 유지한 상태에서 원하는 메인 절연막을 성막할 수 있다.
도 9a 및 도 9b를 참조하여 제 4 실시형태인 반도체 장치의 제조 방법에 대해서 설명한다.
제 3 실시형태와 상이한 점은, 상하의 배리어 절연막(39a, 39c)과 저유전율을 갖는 메인 절연막(39b)을 포함하는 층간절연막(39) 중에서, 배리어 절연막(39a, 39c)에 끼워지며 저유전율을 갖는 메인 절연막(39b)에 본 발명의 제조 방법을 적용하고 있는 점이다.
이하, 제 4 실시형태인 반도체 장치의 제조 방법에 대해서 설명한다. 메인 절연막(39b)의 성막 조건은 다음과 같다.
·성막 가스
HMDSO 유량: 50 sccm
N2O 유량: 200 sccm
CH3C6H11 유량: 50 sccm
가스 압력: 0.9 Torr
·플라즈마 여기 조건
하부 전극(제 1 전극)
저주파 전력(주파수 380㎑)(파라미터): 0W
상부 전극(제 2 전극)
고주파 전력(주파수 13. 56㎒): 250W
·기판 가열 조건: 375℃
먼저, 제 2 실시형태와 동일한 방법에 의해, 기판(피성막 기판)(31) 상에 막 두께 약 1㎛의 PE-CVD SiO2막으로 이루어진 배선 매립 절연막(32)과, 배선 매립 절연막(32)의 배선 홈에 구리막을 주로 하는 배선(33b) 및 TaN막(33a)으로 이루어진 하부 배선을 형성한다.
이어서, 제 3 실시형태와 동일하게, HMDSO+N2O+NH3의 성막 가스를 사용한 플라즈마 CVD법에 의해, 배선 층간절연막(39) 중에서 구리막과 접하는 배리어 절연막(39a)을 형성한다. 배리어 절연막(39a)은 저압 절연막(39aa)과 고압 절연막(39ab)으로 이루어진다.
이어서, 상기 성막 가스를 사용한 플라즈마 CVD법에 의해, 배리어 절연막(39a) 상에 저유전율을 갖는 메인 절연막(39b) 및 배리어 절연막(39c)을 차례로 형성하고, 배선 층간절연막(39)을 형성한다.
저유전율을 갖는 메인 절연막(39b)을 형성하기 위해, 먼저, 피성막 기판(21)을 성막 장치(101)의 체임버(1) 내에 도입하고, 기판 유지도구(3)로 유지한다. 이어서, 피성막 기판(21)을 가열하고, 온도 375℃로 유지한다. HMDSO를 유량 50 sccm으로, N2O 가스를 유량 200 sccm으로, CH3C6H11을 유량 50 sccm으로 하여 도 1에 나타낸 플라즈마 성막 장치(101)의 체임버(1) 내에 도입하고, 압력을 0.9 Torr로 유지한다. 이어서, 상부 전극(2)에 주파수 13.56㎒의 고주파 전력 250W(0.3W/㎠에 상당)를 인가한다. 이 때, 하부 전극(3)에는 저주파 전력을 인가하지 않는다.
이것에 의해, HMDSO와 N2O와 CH3C6H11이 플라즈마화한다. 이 상태를 40초간 유지하여, 막 두께 대략 500㎚의 PE-CVD SiO2막으로 이루어진 메인 절연막(39b)이 형성된다.
다음으로, 제 2 실시형태와 동일하게 하여, 배선 층간절연막(39) 상에 배선 매립 절연막(35)과, 접속 도체(36)와, 상부 배선(37)과, 배리어 절연막(38)을 차례로 형성한다.
이상, 제 4 실시형태에 의해 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되지 않으며, 본 발명의 요지를 일탈하지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
제 4 실시형태에서 사용한 HMDSO 대신에, 또한, 제 1 실시형태에서 기재한 다른 실록산 결합을 갖는 알킬 화합물 대신에 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)을 사용할 수 있다. 메틸실란의 종류는 제 1 실시형태에 나타냈기 때문에, 여기서는 생략한다.
또한, 성막 가스는 헬륨(He), 아르곤(Ar) 및 질소(N2) 중의 어느 하나를 포함하는 불활성 가스일 수도 있다. 이 경우, 아세틸렌(C2H2), 메틸시클로헥산(CH3C6H11) 및 시클로헥산(C6H12) 중의 어느 하나 대신에 벤젠(C6H6)을 사용할 수도 있다.
이상과 같이, 본 발명에 의하면, 실록산 결합을 갖는 알킬 화합물 또는 메틸실란(SiHn(CH3)4-n:n=0, 1, 2, 3)과, N2O, H2O 및 CO2 중의 어느 하나의 산소 함유 가스를 적어도 사용한 플라즈마 CVD법에 의해, 가스 압력을 성막 초기에 낮게(1 Torr 미만으로) 하여 성막하고, 나머지 성막을 행할 때에 그보다 높게(1 Torr 이상으로) 하여 구리막을 주로 하는 배선 사이에 끼워지는 층간절연막 또는 구리막을 주로 하는 배선과 접하는 배리어 절연막을 성막하고 있다.
가스 압력을 낮게 함으로써, 구리막을 주로 하는 배선과의 밀착성이 양호한 절연막을 형성할 수 있다. 또한, 가스 압력을 높게 함으로써, 유전율이 낮은 절연막을 형성할 수 있다.
따라서, 구리막을 주로 하는 배선과의 밀착성이 양호하며, 저유전율을 갖는 층간절연막을 형성하는 것이 가능해진다.
또한, 배리어 절연막도 저주파 전력을 인가하는 동시에 상기 2단계로 조정하여 성막함으로써, 구리막을 주로 하는 배선과의 밀착성이 보다 양호한 배리어 절연막을 형성하는 것이 가능해진다.
또한, 저유전율을 갖는 메인 절연막만을 형성하기 위해서는, 성막 중에 가스 압력을 바꾸지 않아도 되고, 실록산 결합을 갖는 알킬 화합물과, 아세틸렌(C2H2), 메틸시클로헥산(CH3C6H11) 및 시클로헥산(C6H12) 중의 어느 하나와, 산소 함유 가스를 포함하는 성막 가스, 또는 실록산 결합을 갖는 알킬 화합물과, 벤젠(C6H6)과, 산소 함유 가스와, 불활성 가스를 포함하는 성막 가스를 사용하여, 동일한 가스 압력을 유지한 상태에서 원하는 메인 절연막을 성막할 수 있다.
도 1은 본 발명의 실시형태인 반도체 장치의 제조 방법에 이용되는 플라즈마 성막 장치의 구성을 나타내는 측면도.
도 2는 본 발명의 제 1 실시형태인 저(低)유전율 절연막의 성막 가스의 가스 압력에 대한 박리(剝離) 강도의 관계를 나타내는 그래프.
도 3은 본 발명의 제 1 실시형태인 저유전율 절연막의 성막 가스를 플라즈마화할 때의 기판 바이어스를 위한 저주파 전력에 대한 박리 강도의 관계를 나타내는 그래프.
도 4는 본 발명의 제 1 실시형태인 저유전율 절연막의 성막 가스의 가스 압력에 대한 막 경도(硬度) 및 영률(Young's modulus)의 관계를 나타내는 그래프.
도 5는 본 발명의 제 1 실시형태인 저유전율 절연막의 성막 가스를 플라즈마화할 때의 기판 바이어스를 위한 저주파 전력에 대한 막 경도 및 영률의 관계를 나타내는 그래프.
도 6은 본 발명의 제 1 실시형태인 저유전율 절연막의 성막 가스를 플라즈마화할 때의 기판 바이어스를 위한 저주파 전력에 대한 비유전율의 관계를 나타내는 그래프.
도 7은 본 발명의 제 1 실시형태인 성막 순서에 대해서 나타내는 도면.
도 8a 및 도 8b는 본 발명의 제 2 실시형태인 반도체 장치 및 그 제조 방법에 대해서 나타내는 단면도.
도 9a 및 도 9b는 본 발명의 제 3 및 제 4 실시형태인 반도체 장치 및 그 제조 방법에 대해서 나타내는 단면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
21: 피성막 기판
31: 하지 기판
32: 배선 매립 절연막
33: 하부 배선
33a: TaN막
33b: 구리막
34: 하부 배선 층간 절연막
34a: 저압 절연막
34b: 고압 절연막
35: 상부 배선 매립 절연막
36: 접속 도체
36a: TaN막
36b: 구리막
37: 상부 배선
37a: TaN막
37b: 구리막
38: 배리어 절연막

Claims (30)

  1. 성막 가스를 플라즈마화하여 반응시켜서 기판 상에 저유전율을 갖는 절연막을 형성하는 반도체 장치의 제조 방법에 있어서,
    제 1 가스 압력의 상기 성막 가스를 플라즈마화하여 반응시켜서, 상기 기판 상에 상기 절연막을 구성하는 저압 절연막을 형성하는 공정과,
    상기 제 1 가스 압력보다도 높은 제 2 가스 압력의 상기 성막 가스를 플라즈마화하여 반응시켜서, 상기 저압 절연막 상에 상기 절연막을 구성하는 고압 절연막을 형성하는 공정을 갖고,
    상기 제 1 가스 압력은 0.1 Torr 이상 1 Torr 미만이고, 상기 제 2 가스 압력은 1 Torr 이상 10 Torr 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 플라즈마화하는 수단으로서 상기 기판을 유지하는 제 1 전극과 상기 제 1 전극과 대향하는 제 2 전극으로 이루어진 평행 평판형의 전극을 사용하며, 상기 저압 절연막을 형성하는 공정에서, 상기 제 1 전극에 주파수 100㎑ 이상 1㎒ 미만의 저주파 전력을 인가하고,
    상기 고압 절연막을 형성하는 공정에서, 상기 제 2 전극에 주파수 1㎒ 이상의 고주파 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 고압 절연막을 형성하는 공정에서, 상기 제 2 전극에 상기 고주파 전력을 인가하는 것에 더하여, 상기 제 1 전극에 상기 저주파 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 상기 저압 절연막을 형성하는 공정에서, 상기 제 1 전극에 상기 저주파 전력을 인가하는 것에 더하여, 상기 제 2 전극에 상기 고주파 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 고압 절연막을 형성하는 공정에서, 상기 제 2 전극에 상기 고주파 전력을 인가하는 것에 더하여, 상기 제 1 전극에 상기 저주파 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 플라즈마화하는 수단으로서 상기 기판을 유지하는 제 1 전극과 상기 제 1 전극과 대향하는 제 2 전극으로 이루어진 평행 평판형의 전극을 사용하며, 상기 저압 절연막을 형성하는 공정에서, 상기 제 1 전극에 주파수 100㎑ 이상 1㎒ 미만의 저주파 전력을 인가하고,
    상기 고압 절연막을 형성하는 공정에서, 상기 제 1 전극에 상기 저주파 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 성막 가스는, 실록산 결합을 갖는 알킬 화합물과, N2O, H2O 및 CO2 중의 어느 하나의 산소 함유 가스를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 실록산 결합을 갖는 알킬 화합물은, 헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4
    ) 및 테트라메틸시클로테트라실록산(TMCTS： (CH3H)4Si4O4
    ) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 성막 가스는 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)은, 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH 3)3) 및 테트라메틸실란(Si(CH3)4) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 성막 가스는, 메틸시클로헥산(CH3C6H11) 및 시클로헥산(C6H12) 중의 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 성막 가스는 벤젠(C6H6)을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 상기 성막 가스는, 메틸알코올(CH3OH) 및 에틸알코올(C2H5OH) 중의 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제1항에 있어서, 상기 성막 가스는, 암모니아(NH3) 및 질소(N2) 중의 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제1항에 있어서, 상기 성막 가스는, 헬륨(He), 아르곤(Ar) 및 질소(N2) 중의 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 구리막을 주로 하는 배선과 접촉하도록 상기 배선 상에 형성된 저압 절연막과 상기 저압 절연막 상의 고압 절연막으로 이루어진, 저유전율을 갖는 절연막을 갖고,
    상기 저압 절연막은 제 1 가스 압력의 성막 가스를 플라즈마화하고 반응시켜 형성된 것이며, 상기 고압 절연막은 상기 제 1 가스 압력보다도 높은 제 2 가스 압력의 상기 성막 가스를 플라즈마화하고 반응시켜 형성되고,
    상기 제 1 가스 압력은 0.1 Torr 이상 1 Torr 미만이고, 상기 제 2 가스 압력은 1 Torr 이상 10 Torr 이하인 것을 특징으로 하는 반도체 장치.
  18. 제17항에 있어서, 상기 구리막을 주로 하는 배선 상에 형성된 상기 절연막은 구리막을 주로 하는 배선들에 의해 사이에 끼워진 층간절연막을 구성하는 것을 특징으로 하는 반도체 장치.
  19. 구리막을 주로 하는 배선과 접촉하도록 상기 배선 상에 형성된 저압 절연막과 상기 저압 절연막 상의 고압 절연막으로 이루어진 배리어 절연막과,
    상기 배리어 절연막 상의 절연막을, 기판 상에 구비하며,
    상기 저압 절연막은, 플라즈마를 생성하는 수단으로서 상기 기판을 유지하는 제 1 전극과 제 1 전극과 대향하는 제 2 전극으로 이루어진 평행 평판형 전극을 사용하여, 상기 제 1 전극에 주파수 100㎑ 이상 1㎒ 미만의 저주파 전력을 인가하여 형성된 것이며, 상기 고압 절연막은, 동일하게 상기 평행 평판형 전극을 사용하여, 상기 제 1 전극에 상기 저주파 전력을 인가하여 형성된 것을 특징으로 하는 반도체 장치.
  20. 제19항에 있어서, 상기 구리막을 주로 하는 배선 상에 형성된, 상기 구리막을 주로 하는 배선과 접하는 배리어 절연막과 상기 배리어 절연막 상의 절연막은, 구리막을 주로 하는 배선들에 의해 사이에 끼워진 층간절연막을 구성하는 것을 특징으로 하는 반도체 장치.
  21. 성막 가스를 플라즈마화하여 반응시켜서 기판 상에 저유전율을 갖는 절연막을 형성하는 반도체 장치의 제조 방법에 있어서,
    상기 성막 가스는, 실록산 결합을 갖는 알킬 화합물과, 하이드로카본(CxHy)과, 산소 함유 가스를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제21항에 있어서, 상기 실록산 결합을 갖는 알킬 화합물은, 헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS:((CH3)2)4Si4O4
    ) 및 테트라메틸시클로테트라실록산(TMCTS：(CH3H)4Si4O4
    ) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제21항에 있어서, 상기 하이드로카본(CxHy)은, 아세틸렌(C2H2), 메틸시클로헥산(CH3C6H11), 시클로헥산(C6H12) 및 벤젠(C6 H6) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제21항에 있어서, 상기 성막 가스는, 상기 실록산 결합을 갖는 알킬 화합물 대신에 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제24항에 있어서, 상기 메틸실란(SiHn(CH3)4-n: n = 0, 1, 2, 3)은, 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH 3)3) 및 테트라메틸실란(Si(CH3)4) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제21항에 있어서, 상기 성막 가스는, 헬륨(He), 아르곤(Ar) 및 질소(N2) 중의 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 구리막을 주로 하는 배선 상에 형성된 저유전율의 절연막을 갖고,
    상기 절연막은, 실록산 결합을 갖는 알킬 화합물과, 하이드로카본(CxHy)과, 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜 형성된 것을 특징으로 하는 반도체 장치.
  28. 제27항에 있어서, 상기 구리막을 주로 하는 배선 상에 형성된 절연막은, 구리막을 주로 하는 배선들에 의해 사이에 끼워진 층간절연막을 구성하는 것을 특징으로 하는 반도체 장치.
  29. 구리막을 주로 하는 배선 상에, 상기 구리막을 주로 하는 배선과 접하는 배리어 절연막과 상기 배리어 절연막 상에 형성된 저유전율의 절연막을 갖고,
    상기 절연막은, 실록산 결합을 갖는 알킬 화합물과, 하이드로카본(CxHy)과, 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜 형성된 것을 특징으로 하는 반도체 장치.
  30. 제29항에 있어서, 상기 구리막을 주로 하는 배선 상에 형성된, 상기 구리막을 주로 하는 배선과 접하는 배리어 절연막과 상기 배리어 절연막 상의 절연막은, 구리막을 주로 하는 배선들에 의해 사이에 끼워진 층간절연막을 구성하는 것을 특징으로 하는 반도체 장치.
KR10-2001-0065994A 2000-12-19 2001-10-25 반도체 장치 및 그 제조 방법 KR100476128B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000384825 2000-12-19
JPJP-P-2000-00384825 2000-12-19
JPJP-P-2001-00197279 2001-06-28
JP2001197279A JP3545364B2 (ja) 2000-12-19 2001-06-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020050091A KR20020050091A (ko) 2002-06-26
KR100476128B1 true KR100476128B1 (ko) 2005-03-15

Family

ID=26606063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065994A KR100476128B1 (ko) 2000-12-19 2001-10-25 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6852651B2 (ko)
EP (1) EP1217648A3 (ko)
JP (1) JP3545364B2 (ko)
KR (1) KR100476128B1 (ko)
TW (1) TW520550B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032373A (ko) * 2013-09-16 2015-03-26 삼성전자주식회사 적층형 이미지 센서 및 그 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3926588B2 (ja) * 2001-07-19 2007-06-06 キヤノンマーケティングジャパン株式会社 半導体装置の製造方法
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
JP4338495B2 (ja) 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4032044B2 (ja) 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP4854938B2 (ja) * 2004-07-06 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7622193B2 (en) † 2004-08-18 2009-11-24 Dow Corning Corporation Coated substrates and methods for their preparation
US7265437B2 (en) * 2005-03-08 2007-09-04 International Business Machines Corporation Low k dielectric CVD film formation process with in-situ imbedded nanolayers to improve mechanical properties
JP4894153B2 (ja) * 2005-03-23 2012-03-14 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2007042747A (ja) * 2005-08-01 2007-02-15 Taiyo Nippon Sanso Corp 絶縁膜の成膜方法及び絶縁膜
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
JP5030478B2 (ja) 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
EP2088123A1 (en) 2006-11-10 2009-08-12 Sumitomo Electric Industries, Ltd. Si-O CONTAINING HYDROGENATED CARBON FILM, OPTICAL DEVICE INCLUDING THE SAME, AND METHOD FOR MANUFACTURING THE Si-O CONTAINING HYDROGENATED FILM AND THE OPTICAL DEVICE
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP7211969B2 (ja) * 2017-04-27 2023-01-24 アプライド マテリアルズ インコーポレイテッド ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック
CN110158052B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988573A (en) * 1988-07-14 1991-01-29 Tdk Corporation Medium related members
JPH08227888A (ja) * 1995-02-21 1996-09-03 Sony Corp 誘電体膜の形成方法
JPH10176273A (ja) * 1996-12-16 1998-06-30 Sony Corp Ｃｖｄ膜形成方法およびｃｖｄ膜形成装置
US6127285A (en) * 1997-02-28 2000-10-03 Dallas Instruments Incorporated Interlevel dielectrics with reduced dielectric constant
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JP3178375B2 (ja) 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
JP3141827B2 (ja) * 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
EP1123991A3 (en) * 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
EP1128421A3 (en) 2000-02-28 2002-03-06 Canon Sales Co., Inc. Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032373A (ko) * 2013-09-16 2015-03-26 삼성전자주식회사 적층형 이미지 센서 및 그 제조방법
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
US20020113316A1 (en) 2002-08-22
EP1217648A3 (en) 2003-12-03
KR20020050091A (ko) 2002-06-26
JP2002252228A (ja) 2002-09-06
TW520550B (en) 2003-02-11
JP3545364B2 (ja) 2004-07-21
US6852651B2 (en) 2005-02-08
EP1217648A2 (en) 2002-06-26

Similar Documents

Publication Publication Date Title
KR100476128B1 (ko) 반도체 장치 및 그 제조 방법
KR100494480B1 (ko) 반도체 장치의 제조 방법
US6448186B1 (en) Method and apparatus for use of hydrogen and silanes in plasma
KR100484321B1 (ko) 반도체 장치 및 그 제조 방법
KR100546958B1 (ko) 반도체 장치 및 그 제조 방법
JP3745257B2 (ja) 半導体装置及びその製造方法
KR20010075563A (ko) 실리콘 카바이드 증착 방법 및 배리어 층과 패시베이션층으로써의 용도
KR20060044992A (ko) 성막 방법 및 반도체 장치의 제조 방법
KR100376170B1 (ko) 반도체 장치 및 그 제조 방법
JP3934343B2 (ja) 半導体装置及びその製造方法
JP3749162B2 (ja) 半導体装置の製造方法
US20010041458A1 (en) Film forming method, semiconductor device manufacturing method, and semiconductor device
KR20040065193A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
US7084077B2 (en) Method of fabricating multilayer interconnect wiring structure having low dielectric constant insulator film with enhanced adhesivity
KR20020079412A (ko) 반도체 장치의 제조 방법
JP2004200713A (ja) 半導体装置及びその製造方法
KR20010054676A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090304

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee