KR100484321B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100484321B1
KR100484321B1 KR10-2001-0024614A KR20010024614A KR100484321B1 KR 100484321 B1 KR100484321 B1 KR 100484321B1 KR 20010024614 A KR20010024614 A KR 20010024614A KR 100484321 B1 KR100484321 B1 KR 100484321B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
gas
semiconductor device
dielectric constant
Prior art date
Application number
KR10-2001-0024614A
Other languages
English (en)
Other versions
KR20010106215A (ko
Inventor
시오야요시미
오히라코우이치
마에다카즈오
Original Assignee
가부시끼가이샤 한도따이 프로세스 켄큐쇼
캐논 한바이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 프로세스 켄큐쇼, 캐논 한바이 가부시끼가이샤 filed Critical 가부시끼가이샤 한도따이 프로세스 켄큐쇼
Publication of KR20010106215A publication Critical patent/KR20010106215A/ko
Application granted granted Critical
Publication of KR100484321B1 publication Critical patent/KR100484321B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 구리 배선을 피복하여 저유전율을 갖는 층간 절연막을 형성하는 반도체 장치의 제조 방법에 관한 것이다. 그 구성은 표면에 구리 배선(23)이 노출된 기판(21)을 준비는 공정과, 기판(21) 위에 저유전율을 갖는 층간 절연막을 형성하는 공정을 가지며, 층간 절연막은 구리 배선(23)과 접하는 절연막(24)을 포함하는 다층의 절연막으로 구성되며, 구리 배선(23)과 접하는 절연막(24)을, Si-O-Si 결합을 갖는 알킬실란 화합물과, 그 알킬실란 화합물의 가스 유량과 동일하거나 또는 적은 가스 유량으로 조정된 N2O, H2O 또는 CO2 중 어느 하나의 산소 함유 가스를 포함하는 성막 가스를 플라즈마화 하여, 반응시켜서 성막한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 구리 배선을 피복하여 저유전율을 갖는 층간 절연막을 형성하는 반도체 장치 및 그 제조 방법에 관한 것이다.
근년, 반도체 집적회로 장치의 고집적도화, 고밀도화와 함께, 데이터 전송 속도의 고속화가 요구되고 있다. 이 때문에, RC 딜레이가 작은 저유전율을 갖는 절연막(이하, 저유전율 절연막이라 함)이 사용되고 있다. 예를 들면, 비유전율 3.5~3.8의 SiOF 막이나 비유전율 3.0~3.1의 다공질 SiO2 막 등이다.
한편, 배선 재료에 관해서는, 종래의 알루미늄(Al)에서 전기 저항이 낮은 구리(Cu) 배선으로 바뀌어지고 있다.
따라서, 종래의 다층의 구리 배선을 갖는 반도체 장치를 제조하기 위해, 구리 배선 위에 층간 절연막으로서 저유전율 절연막을 형성하지만, 일반적으로 저유전율 절연막에서는 구리 배선의 구리가 확산하기 쉬우므로, 상하 배선간의 누설 전류가 증가하게 된다. 따라서, 저유전율 절연막에 대한 구리 원소의 확산을 방지하기 위해서, SiC계의 배리어(barrier) 절연막의 개발이 동시에 행해지고 있다.
구리 배선을 갖는 반도체 장치는 구리 배선 위에 SiC계의 배리어 절연막과 저유전율 절연막이 순차적으로 적층된다.
그러나, SiC계의 배리어 절연막은 비유전율이 5 정도로 비교적 낮으나, 누설 전류의 증대를 충분히 억제할 수 없다. 이 경우, 누설 전류를 충분히 억제하기 위해서는, SiC계의 배리어 절연막에 산소를 더 도입할 필요가 있다.
이렇게 하면 누설 전류는 충분한 레벨까지 저감할 수 있지만, 구리 배선의 표면이 산화되어 배리어 절연막 및 저유전율 절연막이 박리되기 쉬워지는 새로운 문제가 발생한다.
본 발명은, 구리 배선 사이에 저유전율을 갖는 다층의 절연막으로 이루어지는 층간 절연막을 형성했을 때에, 층간 절연막의 박리를 방지하면서, 층간 절연막을 사이에 갖는 구리 배선간의 누설 전류를 작게 할 수 있는 반도체 장치 및 그 제조 방법의 제공을 목적으로 한다.
본 발명은 층간 절연막을 구성하는 다층의 절연막 중 구리 배선과 접하는 절연막을, 실록산 결합을 갖는 알킬실란 화합물과, 그 알킬실란 화합물의 가스 유량과 같거나 또는 적은 가스 유량으로 조정된 N2O, H2O 또는 CO2 중 어느 하나의 산소 함유 가스를 포함하는 성막 가스를 플라즈마화 하여, 반응시켜서 형성한다.
실록산 결합을 갖는 알킬실란 화합물을 포함하는 성막 가스를 사용한 플라즈마 CVD법으로, 혹은 실록산 결합을 갖는 알킬실란 화합물에 하이드로카본을 갖는 가스를 사용한 플라즈마 CVD법으로 성막하기 때문에, 치밀하고, 또한 저유전율을 갖는 절연막을 형성할 수 있다.
특히, 평행 평판형의 플라즈마 성막 장치를 사용하고, 또한 적어도 저주파수의 전력 공급원을 기판을 유지하는 전극측에 접속하여, 기판에 저주파수의 전력을 인가함으로써, 치밀성이 높은 막을 형성할 수 있다.
또한, 산화제인 산소 함유 가스로서 산소의 함유량이 적은 것을 사용하고, 또한 알킬실란 화합물의 가스 유량과 비교하여 산소 함유 가스의 가스 유량을 같거나 적게 하기 때문에, 성막 가스중의 산소의 상대량이 적게 된다. 따라서, 그 성막 시에, 예를 들면 구리 배선이 산화하는 것을 억제할 수 있다. 또한, 배리어 절연막 위에 다른 저유전율을 갖는 절연막을 형성할 때는 구리 배선은 이미 배리어 절연막에 의해 피복되어 있으므로, 성막 가스 중에 산소 함유 가스가 포함되어 있어도 구리 배선의 산화를 방지할 수 있다.
또한, 상기와 같이 하여 형성된 배리어 절연막은 치밀하기 때문에, 그 배리어 절연막을 상하의 구리 배선 사이에 개재함으로서, 구리 배선에서 층간 절연막으로의 구리 확산을 방지하여 층간 절연막을 개재한 구리 배선간의 누설 전류를 저감하고, 또한, 층간 절연막 전체의 유전율을 저감할 수 있다.
이와 같이, 본 발명에 의하면, 치밀하며, 층간 절연막을 개재한 구리 배선간의 누설 전류가 적고, 또한 저유전율을 갖는 층간 절연막을 형성할 수 있다.
이하에, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다.
(제 1의 실시 형태)
도 7은 본 발명의 실시 형태에 의한 반도체 장치의 제조 방법에 사용되는 평행 평판형의 플라즈마 성막 장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막 장치(101)는 플라즈마 가스에 의해 피성막 기판(21) 위에 배리어 절연막을 형성하는 장소인 성막부(101A)와, 성막 가스를 구성하는 복수의 가스의 공급원을 갖는 성막 가스 공급부(101B)로 구성되어 있다.
성막부(101A)는 도 7에 나타내는 바와 같이, 감압 가능한 챔버(1)를 구비하며, 챔버(1)는 배기 배관(4)을 통하여 배기 장치(6)에 접속되어 있다. 배기 배관(4)의 도중에는 챔버(1)와 배기 장치(6) 사이의 도통/비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 챔버(1)에는 챔버(1)내의 압력을 감시하는 도시하지 않은 진공계 등의 압력계측 수단이 설치되어 있다.
챔버(1)내에는 대향하는 한 쌍의 상부 전극(제 1 전극)(2)과 하부 전극(제 2 전극)(3)이 구비되어, 상부 전극(2)에 주파수 13.56MHz의 고주파 전력을 공급하는 고주파 전력 공급전원(RF전원)(7)이 접속되고, 하부 전극(3)에 주파수 380kHz의 저주파 전력을 공급하는 저주파 전력 공급전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부 전극(2) 및 하부 전극(3)에 전력을 공급하여, 성막 가스를 플라즈마화 한다. 상부 전극(2), 하부 전극(3) 및 전원(7, 8)이 성막 가스를 플라즈마화 하는 플라즈마 생성 수단을 구성한다.
상부 전극(2)은 성막 가스의 분산장치를 겸하고 있다. 상부 전극(2)에는 복수의 관통공이 형성되어, 하부 전극(3)과의 대향면에서의 관통공의 개구부가 성막 가스의 방출구(도입구)가 된다. 이 성막 가스 등의 방출구는 성막 가스 공급부(101B)와 배관(9a)에 접속되어 있다. 또한, 경우에 따라, 상부 전극(2)에는 도시하지 않은 히터를 구비할 수도 있다. 이는 성막 중에 상부 전극(2)을 대략 100℃정도의 온도로 가열해 둠으로써, 성막 가스 등의 반응 생성물로 되는 파티클이 상부 전극(2)에 부착되는 것을 방지하기 위한 것이다.
하부 전극(3)은 피성막 기판(21)의 유지대를 겸하며, 또한, 유지대 위의 피성막 기판(21)을 가열하는 히터(12)를 구비하고 있다.
성막 가스 공급부(101B)에는 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3), 일산화 질소(N2O), 물(H2O), 메탄(CH4), 및 질소(N2)의 공급원이 설치되어 있다. 이들 가스는 적당한 분기 배관(9b~9f) 및 이들 모든 분기 배관(9b~9f)이 접속된 배관(9a)를 통하여 성막부(101A)의 챔버(1) 내에 공급된다. 분기 배관(9b~9f)의 도중에 유량 조정 수단(11a~11e)이나, 분기 배관(9b~9f)의 도통/비도통을 제어하는 개폐 수단(10b~10k)가 설치되고, 배관(9a)의 도중에 배관(9a)의 폐쇄/도통을 행하는 개폐 수단(10a)이 설치되어 있다. 또한, N2 가스를 유통시켜 분기 배관(9b~9e) 내의 잔류 가스를 제거하기 위해, N2 가스의 공급원과 접속된 분기 배관(9f)과 그 외의 분기 배관(9b~9e) 간의 도통／비도통을 제어하는 개폐수단(10l~10p)이 설치되어 있다. 또한, N2 가스는 분기 배관(9b~9e) 외에, 배관(9a) 내 및 챔버(1) 내의 잔류 가스를 제거한다.
이상과 같은 성막 장치(101)에 의하면, 알킬실란 화합물의 공급원(HMDSO)과, 하이드로카본(CH) 함유 가스의 공급원과, 산소 함유 가스의 공급원을 구비하며, 성막 가스를 플라즈마화하는 플라즈마 생성 수단(2, 3, 7, 8)을 더 구비하고 있다.
이에 의해, 플라즈마 CVD법으로 Si, O, C, H를 포함하는 배리어 절연막을 형성할 수 있다. 따라서, 하기의 제 3의 실시 형태에서 나타내는 바와 같이, 저유전율을 갖고, 또한 구리의 확산을 억제하는 배리어 절연막을 형성할 수 있다.
또한, 플라즈마 생성 수단으로는, 예를 들면 평행 평판형의 제 1 및 제 2 전극(2, 3)에 의해 플라즈마를 생성하는 수단, ECR(Electron Cyclotron Resonance)법에 의해 플라즈마를 생성하는 수단, 안테나로부터의 고주파 전력의 방사에 의해 헬리콘 플라즈마를 생성하는 수단 등이 있다.
이들 플라즈마 생성 수단 중 평행 평판형의 제 1 및 제 2 전극(2, 3)에 각각 높고 낮은 2개의 주파수의 전력을 공급하는 전원(7, 8)이 접속되어 있다. 따라서, 이들 높고 낮은 2개의 주파수의 전력을 각 전극(2,3)에 각각 인가하여 플라즈마를 생성할 수 있다. 특히, 이와 같이 하여 생성한 절연막은 치밀하고, 또한 CH3를 포함하기 때문에, 저유전율을 갖는다.
다음에, 본 발명이 적용되는, 배리어 절연막의 성막 가스인 실록산 결합을 갖는 알킬실란 화합물, 및 하이드로카본을 갖는 가스에 대해서는, 대표예로서 이하에 나타내는 것을 사용할 수 있다.
(i) 실록산 결합을 갖는 알킬실란 화합물
　 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3)
　 옥타메틸시클로테트라실록산(OMCTS)
(ii) 하이드로카본을 갖는 가스
　메탄(CH4)
에틸렌(C2H4)
　에탄(C2H6)
　 다음에, 도 1, 도 7 및 도 8a를 참조하여, 본 발명의 제 1의 실시 형태에 의한 반도체 장치 및 그 제조 방법을 설명한다.
도 1a ~ 도 1f는 본 발명의 제 1의 실시 형태에 의한 반도체 장치 및 그 제조 방법을 나타내는 단면도이다. 성막 가스로서 HMDSO＋N2O를 사용하여, 도 8a에 사용하는 성막 가스를 구성하는 각 가스의 챔버(1)내로의 도입 타이밍을 나타낸다.
도 1a는 구리 배선을 형성한 후의 상태를 나타내는 단면도이다. 도면 중, 부호 22는 하지 절연막, 23은 도금에 의해 형성된 구리 배선(하부 배선)이다. 또한, 도시하지 않지만, 하지 절연막(22)과 구리 배선(하부 배선)(23) 사이에는 하층으로부터 하지 절연막(22)에 대한 구리의 배리어로서의 TaN 막과, 스퍼터법에 의해 형성된 구리 막이 형성되어 있다. 이들이 피성막 기판(21)을 구성한다.
이와 같은 상태에, 도 1b에 나타내는 바와 같이, 플라즈마 CVD법에 의해 구리 배선(23) 위에 배리어 절연막(24)를 형성한다. 배리어 절연막(24)를 형성할 때는, 우선, 피성막 기판(21)을 성막 장치(101)의 챔버(1)내에 도입하고, 기판 유지기(3)로 유지한다. 이어서, 헥사메틸디실록산(HMDSO)을 유량 50sccm로, N2O 가스를 유량 30sccm로, 도 7에 나타내는 플라즈마 성막 장치(101)의 챔버(1)내에 도입하고, 압력을 1 Torr로 유지한다. 그 다음에, 하부 전극(3)에 주파수 380KHz의 전력 100W를 인가한다. 상부 전극(2)에는 전력을 인가하지 않는다.
이에 의해, 헥사메틸디실록산과 N2O가 플라즈마화한다. 이 상태를 소정 시간 유지하여, 막 두께가 약 50nm인 Si, O, C, H를 함유하는 절연막으로 이루어진 배리어 절연막(24)을 형성한다. 조사에 의하면, 성막된 Si, O, C, H를 함유하는 절연막은 주파수 1 MHz로 측정한 비유전율이 대략 3.2이고, 전계 강도 5MV/cm일 때 누설 전류가 10-8A／cm2 였다.
다음에, 도 1c에 나타내는 바와 같이, 잘 알려진 플라즈마 CVD법에 의해, 저유전율을 갖는 막 두께가 약 500nm인 다공질 실리콘 함유 절연막(25)를 형성한다. 다공질 실리콘 함유 절연막의 형성 방법으로서, 예를 들면, 감압열 CVD법에 의한 성막과 플라즈마 CVD법에 의한 성막을 반복하여 다층의 절연막을 형성하는 방법, 유기막과 SiO2 막을 교대로 적층한 뒤, 산소 플라즈마에 의해 애싱(ashing)하여 유기물을 제거하는 방법 등이 있다.
이어서, 애싱나 에칭에 대한 다공질 실리콘 함유 절연막(25)의 보호막(29)인 얇고 치밀성이 높은 NSG막(불순물을 함유하지 않는 실리콘 산화막) 또는 SiOC 함유 절연막을 형성한다. 보호막(29)이 없는 경우, 포토레지스트(photoresist) 막(26)을 애싱할 때, 또는 다공질 실리콘 함유 절연막(25) 아래의 배리어 절연막(24)을 에칭할 때에 처리 가스에 의해 다공질 실리콘 함유 절연막(25)이 변질되어, 저유전율 특성이 저하될 우려가 있다. 또한, 경우에 따라서, 보호막(29)을 생략해도 좋다.
다음에, 도 1d에 나타내는 바와 같이, 포토레지스트막(26)을 형성한 뒤, 패터닝하고, 비어 홀을 형성하고자 하는 영역에 포토레지스트막(26)의 개구부(26a)를 형성한다. 이어서, CF4＋CHF3 계의 혼합 가스를 플라즈마화한 것을 사용한 반응성 이온 에칭(RIE)에 의해 포토레지스트 막(26)의 개구부 (26a)를 통하여 층간 절연막(25)를 에칭하여 제거한다. 이에 의해, 개구부(25a)가 형성되어 배리어 절연막(24)이 표출한다. 그 후, 포토레지스트 막(26)을 애싱한다. 이 때, 상기 층간 절연막(25)의 에칭 가스 및 애싱 가스에 대해서 배리어 절연막(24)은 에칭 내성을 갖는다. 따라서, 구리 배선(23)이 에칭 가스에 의한 악영향을 받지 않는다. CF4＋CHF3 계의 혼합 가스는 CF4＋CHF3 외에 Ar＋O2 등을 첨가하여 농도 조정을 행해도 좋다.
다음에, 도 1e에 나타내는 바와 같이, 층간 절연막(25)의 에칭에 사용한 가스와 조성비를 변경한 CF4＋CHF3계의 혼합 가스를 플라즈마화한 것을 사용한 반응성 이온 에칭(RIE)에 의해, 보호막(29)의 개구부 및 층간 절연막(25)의 개구부(25a)를 통하여 배리어 절연막(24)를 에칭하여 제거한다. 이에 의해, 비어 홀(27)이 형성되어 그 저부에 구리 배선(23)이 표출한다. 이 때, 상기 배리어 절연막(24)의 에칭 가스에 대해서 구리 배선(23)은 에칭 내성을 갖는다. 따라서, 구리 배선(23)이 에칭 가스에 의한 악영향을 받지 않는다. 또한, 구리 배선의 표면은 산화되지만, 레지스트 막의 애싱 공정을 거쳐 배리어 막의 에칭 공정 후에 환원성 가스, 예를 들면 NH3나, 아르곤, 질소 등의 불활성 가스로 희석한 수소의 플라즈마에 노출시켜 제거한다.
그 다음에, 포토레지스트 막(26)을 제거한 뒤, 도 1f에 나타내는 바와 같이, 비어 홀(27)내에 도전막, 예를 들면 질화탄탈룸(TaN) 등의 배리어 금속막과 스퍼터법에 의해 형성한 구리막으로 이루어진 하지 도전막(30)을 깔고, 이어서 하지 도전막(30) 위, 비어 홀(27) 내에 구리 막(28a)를 매립한다. 그 다음에, 구리 막(28a)을 통하여 하부 배선(23)과 접속하도록 구리 또는 알루미늄으로 이루어진 상부 배선(28b)을 형성한다.
이상에 의해, 층간 절연막(25) 및 배리어 절연막(24)의 비어 홀(27)을 통하여 하부 배선(23)과 접속하는 상부 배선(28b)의 형성이 완료된다.
다음에, 제 1의 실시 형태에 의해 제조한 배리어 절연막의 특성을 조사한 결과를 설명한다.
도 2, 도 3은 본 발명의 제 1의 실시 형태에 의한 반도체 장치의 제조 방법으로 형성된 배리어 절연막의 특성을 조사한 결과를 나타내는 그래프이다. 도 6은 상기 조사에 사용한 시료의 구조를 나타내는 단면도이다.
조사에 사용한 시료를 이하와 같이 하여 제조한다. 즉, 도 6에 나타내는 바와 같이, 성막 가스로서 HMDS와 N2O를 사용한 플라즈마 CVD법으로 SiOCH 막으로 이루어진 배리어 절연막(33)을 p형 실리콘 기판(32) 위에 형성한다. 배리어 절연막(33)의 성막 조건은 이하와 같다. 배리어 절연막의 막 두께는 472.2nm였다.
(i) 성막 가스 조건
　 성막 가스(유량)：HMDS(50sccm) ＋ N2O(x sccm)
　 가스 압력 ＝ 1 Torr
　 기판 가열 온도 ： 350℃
상기 N2O 가스 유량(x sccm)은 0~50sccm의 범위로 변화시켰다.
(ii) 플라즈마화 조건
　 고주파 전력(13.56MHz)PHF ＝ 0 W
저주파 전력(380KHz)PLF ＝ 100 W
또한, 배리어 절연막(33)에 접촉되는 전극 면적이 0.0230cm2인 수은 프로브(probe)(34)를 배리어 절연막(33) 표면에 접촉시킨다.
비유전율을 측정하는 경우는 직류 바이어스에 1MHz의 고주파의 신호를 중첩한 C－V측정법을 사용하고, 굴절률을 측정하는 경우는 엘립소미터(ellipsometer)로 6338옴스트롱의 He-Ne레이저를 사용하다. 또한, 누설 전류를 측정하는 경우, 실리콘 기판(32)을 접지함과 동시에, 수은 프로브(probe)(34)에 마이너스 전압을 건다.
비유전율 및 굴절률을 측정한 결과를 도 2에 나타낸다. 도 2의 좌측의 세로축은 선형 눈금으로 표시한 비유전율을 나타내고, 우측의 세로축은 선형 눈금으로 표시한 굴절률을 나타낸다. 가로축은 선형 눈금으로 표시한 N2O의 유량(sccm)을 나타낸다. 도 2에 나타내는 바와 같이, 비유전율은 N2O의 유량이 0 sccm일 때 대략 3.3, 50sccm일 때 대략 3.41이고, N2O의 유량의 증가와 동시에 증가한다. 또한, 굴절률은 N2O의 유량이 0 sccm일 때 대략 1.658이고, 그뒤 N2O의 유량이 증가함과 동시에 감소하여, 30sccm일 때에 최소값이 대략 1.605가 된다. 또한, 이후 N2O의 유량이 증가함에 따라 증가하여, 50sccm일 때 대략 1.615가 된다.
또한, 누설 전류를 측정한 결과를 도 3에 나타낸다. 도 3의 세로축은 대수 눈금으로 표시한 누설 전류(A/cm2)를 나타내고, 가로축은 선형 눈금으로 표시한 배리어 절연막(33)에 걸린 전계(MV／cm)를 나타낸다. 또한, 가로축의 마이너스 부호는 수은 프로브(34)에 마이너스 전위를 인가함을 표시한다.
도 3에 나타내는 바와 같이, 누설 전류는 전계 강도 3MV/cm에서 10-9A/cm2 대(order)로 얻어졌다. 실용적으로는 전계 강도 3MV/cm에서 10-3A/cm2 이하가 바람직하다.
이상과 같이, 본 발명의 실시 형태에 의하면, 실리콘(Si), 산소(O), 탄소(C) 및 수소(H)만을 함유한 실리콘 화합물을 성막 가스로서 플라즈마화 하여 반응시켜서, 하부 배선(23)과 층간 절연막(25) 사이에 Si, O, C, H를 함유하는 배리어 절연막(24)를 형성한다.
실리콘(Si), 산소(O), 탄소(C) 및 수소(H)만을 함유하는 실리콘 화합물을 사용하고, 산소를 소량 함유하는 산화제를 사용하기 때문에, 배리어 절연막(24)을 형성할 때에, 하부 배선(23)이 산화되는 것을 억제할 수 있다. 또한, 층간 절연막(25)을 형성할 때는 하부 배선(23)은 이미 배리어 절연막(24)에 의해 피복되어 있으므로, 산소 함유 가스를 사용하여도, 하부 배선(23)이 산화되는 것을 방지할 수 있다.
그러나, 저유전율을 갖는 절연막(25)은 일반적으로 다공질이어서, 외부로부터 구리 원소가 확산되기 쉽지만, 하부 배선(23)과 다공질 절연막(25) 사이에 배리어 절연막(24)을 형성한 경우, 구리 배선(23)으로부터 다공질 절연막(25)으로 침입하려고 하는 구리 원소의 침입이 배리어 절연막(24)에 의해서 저지된다. 따라서, 배리어 절연막(24)을 사이에 개재시킴으로써 구리의 확산을 방지하여 다공질 절연막(25)을 사이에 갖는 배선(23,28b) 간의 누설 전류를 저감하고, 또한, 배리어 절연막(24)을 포함하는 층간 절연막(25) 전체의 유전율을 저감할 수 있다.
예를 들면, 치밀성의 높은 막은 평행 평판형의 플라즈마 성막 장치를 사용하고, 또한 저주파수의 AC전원(8) 및 고주파수의 RF전원(7)을 각각 하부 전극(3) 및 상부 전극(2)에 접속하여, 저주파수의 인가 전력을 고주파수의 인가 전력보다도 높게 함으로써 형성할 수 있다.
또한, 상기에서는, 실리콘(Si), 산소(O), 탄소(C) 및 수소(H) 만을 함유하는 실리콘 화합물로서 HMDSO를 사용하고 있으나, 상기한 다른 실리콘 화합물, 예를 들면 옥타메틸시클로테트라실록산(OMCTS)을 사용할 수도 있다.
또한, 산소 함유 가스로서 N2O를 사용하고 있으나, 물(H2O) 또는 이산화탄소(CO2)를 사용해도 좋다.
(제 2의 실시 형태)
도 4a, 도 4b는 본 발명의 제 2의 실시 형태에 의한 반도체 장치 및 그 제조 방법을 나타내는 단면도이다.
도 1에 나타내는 제 1의 실시 형태와 차이점은 상기 실리콘 화합물과 N2O에 하이드로카본을 갖는 가스를 첨가한 성막 가스를 사용하는 점이다. 또한, 평행 평판형의 대향 전극 중, 기판을 유지하는 하부 전극(3)에 저주파수의 전력을 인가하는 것 외에, 이 하부 전극(3)에 대향하는 상부 전극(2)에도 고주파의 교류 전력을 인가하는 점이다.
성막 가스로서 HMDSO＋N2O＋CH4를 사용하며, 도 8b에서는 사용하는 성막 가스를 구성하는 각 가스를 챔버(1)내로 도입하는 타이밍을 나타낸다.
우선, 도 4a에 나타내는 바와 같이, 하지 절연막(22) 위에 구리 배선 (23)을 형성한다. HMDSO와, N2O 가스와, 하이드로카본을 갖는 가스인 CH4를 도 7에 나타내는 플라즈마 성막 장치(101)의 챔버(1)내에 도입하여, 플라즈마 CVD법으로 구리 배선(23) 위에 배리어 절연막(31)을 형성한다. 이 상태를 도 4b에 나타낸다.
즉, HMDSO를 유량 50sccm로, N2O 가스를 유량 30sccm로, CH4를 유량 50sccm로 도 7에 나타내는 플라즈마 성막 장치의 챔버(1)내에 도입하고, 챔버내의 가스 압력을 1 Torr로 유지한다. 이어서, 평행 평판형의 대향 전극 중, 기판을 유지하는 하부 전극(3)에 380kHz의 교류 전력 100W를 인가하는 동시에, 이 하부 전극(3)에 대향하는 상부 전극(2)에도 주파수 13.54MHz의 고주파 전력 50W를 인가한다. 이에 의해, 성막 가스는 플라즈마화되므로, 이 상태를 5초간 유지함으로써, 구리 배선(23)을 피복하여 막 두께가 50nm인 배리어 절연막(31a)을 형성한다.
다음에, 제 2의 실시 형태에 의해 제조한 배리어 절연막의 특성을 조사한 결과를 도 5를 참조하여 설명한다.
도 5는 본 발명의 제 2의 실시 형태에 의한 반도체 장치의 제조 방법으로 형성된 배리어 절연막의 특성을 조사한 결과를 나타내는 그래프이다.
도 6은 상기 조사에 사용한 시료의 구조를 나타내는 단면도이다. 조사에 사용한 시료를 이하와 같이 하여 제조한다. 즉, 도 6에 나타내는 바와 같이, 성막 가스로서 HMDS와 N2O를 사용한 플라즈마 CVD법에 의해 SiOCH 막으로 이루어진 배리어 절연막(35)를 p형 실리콘 기판(32) 위에 형성한다. 배리어 절연막(35)의 성막 조건은 이하와 같다.
(i) 성막 가스 조건
　 성막 가스(유량)：HMDS(50sccm)＋N2O(30sccm)＋CH4(y sccm)
　 가스 압력 ＝ 1 Torr
　 기판 가열 온도：350℃
상기 CH4 가스 유량(y sccm)은 0∼300sccm의 범위로 변화시켰다.
(ii) 플라즈마화 조건
　 고주파 전력(13.56MHz)PHF ＝ 0 W
저주파 전력( 380KHz)PLF ＝ 100 W
또한, 배리어 절연막(35)에 접촉되는 전극 면적이 0.0230cm2인 수은 프로브(34)를 배리어 절연막(35) 표면에 접촉시킨다.
비유전율 및 굴절률을 측정하는 경우는, 제 1의 실시 형태와 동일하게 하였다.
비유전율 및 굴절률을 측정한 결과를 도 5에 나타낸다. 도 5의 좌측의 세로축은 선형 눈금으로 표시한 비유전율을 나타내고, 우측의 세로축은 선형 눈금으로 표시한 굴절률을 나타낸다. 가로축은 선형 눈금으로 표현한 CH4의 유량(cc／min, sccm)을 나타낸다. 도 5에 나타내는 바와 같이, 비유전율은 CH4의 유량이 0 sccm일 때 대략 3.6이고, 이후 CH4의 유량의 증가와 동시에 증가하여, CH4의 유량이 300sccm일 때 대략 4.5가 된다. 또한, 굴절률도 동일한 경향을 가져서, CH4의 유량이 0 sccm일 때 대략 1.64이고, 300 sccm일 때 대략 1.94가 된다.
또한, 다른 조사에 의하면, 누설 전류는 인가 전계가 5MV/cm일 때, 10-8A/cm2 대였다.
이상과 같이, 본 발명의 제 2의 실시 형태에 의하면, 제 1의 실시 형태와 달리, 실리콘 화합물과 N2O에 하이드로카본을 갖는 가스로서 CH4를 첨가한 성막 가스를 사용하고, 또한, 평행 평판형의 대향 전극 중, 기판을 유지하는 하부 전극(3) 외에, 이 하부 전극(3)에 대향하는 상부 전극(2)에도 고주파 전력을 인가한다. 이에 의해, 치밀하고, 또한 유전율이 낮은 절연막을 형성할 수 있기 때문에, 배리어 절연막(31)을 포함하는 층간 절연막(25) 전체의 유전율을 저감하는 동시에, 구리의 확산을 보다 완전하게 방지하여 누설 전류를 저감할 수 있다.
또한, 구리 배선(23)과 접하는 배리어 절연막(31a)의 성막 가스 중, 산소 함유가스로서 N2O를 사용하고, 또한 그 유량을 알킬실란 화합물의 유량에 비해서 적게 하였다. 따라서, 성막 가스중의 산소의 함유량이 적어지기 때문에, 구리 배선(23) 표면의 산화를 억제할 수 있고, 또한 구리의 확산을 방지할 수 있다.
또한, 상기의 하이드로카본을 갖는 가스로서 메탄(CH4)을 사용하지만, 에틸렌(C2H4) 또는 에탄(C2H6)을 사용해도 좋다.
이상, 실시 형태에 의해 본 발명을 상세하게 설명했지만, 본 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위내에서 상기 실시 형태의 변경은 본 발명의 범위에 포함된다.
이상과 같이, 본 발명에 의하면, 층간 절연막을 구성하는 다층의 절연막중 배선과 접하는 절연막을, 실록산 결합을 갖는 알킬실란 화합물과, 그 알킬실란 화합물의 가스 유량과 같은 양 이하의 N2O, H2O 또는 CO2 중 어느 하나의 산소 함유 가스를 포함하는 성막 가스를 플라즈마화 하여, 반응시켜서 형성한다.
실록산 결합을 갖는 알킬실란 화합물을 포함하는 성막 가스를 사용한 플라즈마 CVD법으로, 또는 실록산 결합을 갖는 알킬실란 화합물에 하이드로카본을 갖는 가스를 사용한 플라즈마 CVD법으로 성막하기 때문에, 저유전율을 갖는 절연막을 형성할 수 있다.
또한, 산화제인 산소 함유 가스로서 산소의 양이 적은 것을 사용하고, 또한 알킬실란 화합물의 유량에 비해서 가스 유량을 소량으로 하기 때문에, 그 성막시에, 예를 들면 구리 배선이 산화하는 것을 방지할 수 있다.
또한, 배리어 절연막을 상하의 구리 배선 사이에 개재함으로써 구리 배선에서 층간 절연막으로의 구리 확산을 방지하고, 층간 절연막을 개재한 구리 배선 사이의 누설 전류를 저감하고, 또한, 층간 절연막 전체의 유전율을 저감할 수 있다.
이상과 같이, 본 발명에 의하면, 치밀하고, 또한 누설 전류가 적고, 저유전율을 갖는 층간 절연막을 형성할 수 있다.
도 1a ~ 도 1f는 본 발명의 제 1의 실시 형태인 반도체 장치 및 그 제조 방법을 나타내는 단면도.
도 2는 본 발명의 제 1의 실시 형태인 배리어 절연막의 비유전율 및 굴절률의 특성을 나타내는 그래프.
도 3은 본 발명의 제 1의 실시 형태인 배리어 절연막의 누설 전류의 특성을 나타내는 그래프.
도 4a, 도 4b는 본 발명의 제 2의 실시 형태인 반도체 장치 및 그 제조 방법을 나타내는 단면도.
도 5는 본 발명의 제 2의 실시 형태인 배리어 절연막의 비유전율 및 굴절률의 특성을 나타내는 그래프.
도 6은 본 발명의 실시 형태인 배리어 절연막의 특성 조사에 사용한 시료의 구성을 나타내는 단면도.
도 7은 본 발명의 실시 형태인 반도체 장치의 제조 방법에 사용되는 플라즈마 성막 장치의 구성을 나타내는 측면도.
도 8a는 본 발명의 제 1의 실시 형태인 반도체 장치의 제조 방법에 사용되는 성막 가스의 플라즈마 성막 장치 챔버내로의 도입에 대해서 나타내는 타이밍 차트.
도 8b는 본 발명의 제 2의 실시 형태인 반도체 장치의 제조 방법에 사용되는 성막 가스의 플라즈마 성막 장치 챔버내로의 도입에 대해서 나타내는 타이밍 챠트.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. (i) 표면에 구리 배선이 노출된 기판을 준비하는 공정과,
    (ii) 상기 기판 위에, 상기 구리 배선과 접하는 배리어 절연막과 그 위의 절연막을 포함하는 저유전율을 갖는 층간 절연막을 형성하는 공정을 가지며,
    상기 배리어 절연막은 실리콘 산화막으로 이루어지고, Si-O-Si 결합을 갖는 알킬실란 화합물과, 상기 알킬실란 화합물의 가스 유량과 동일하거나 또는 적은 가스 유량으로 조정된 N2O, H2O 또는 CO2 중 어느 하나의 산소 함유 가스를 성막의 주된 가스로 하는 성막 가스를 플라즈마화하여, 반응시켜서 성막하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 성막 가스에, 하이드로카본을 갖는 가스를 첨가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 하이드로카본을 갖는 가스는 메탄(CH4), 에틸렌(C2H4), 또는 에탄(C2H6) 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 10 항에 있어서,
    상기 실록산 결합을 갖는 알킬실란 화합물은 헥사메틸디실록산 (HMDSO：(CH3)3Si-O-Si(CH3)3), 또는 옥타메틸시클로테트라실록산(OMCTS）
    인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 10 항에 있어서,
    플라즈마 생성 수단으로서 평행 평판형의 전극을 사용하고, 또한 상기 성막시에, 상기 기판을 유지하는 전극에 주파수 100kHz ~ 1MHz의 교류 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 전극의 간격을 상기 기판의 두께 이상, 25mm 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 10 항에 있어서,
    플라즈마 생성 수단으로서 평행 평판형의 전극을 사용하고, 또한 상기 성막 시에, 상기 기판을 유지하는 전극에 대향하는 전극에 주파수 1MHz 이상의 교류 전력을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 전극의 간격을 상기 기판의 두께 이상, 25mm 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. (i) 구리 배선과,
    (ii) 상기 구리 배선 위에, 저유전율을 갖는 형성된 층간 절연막을 가지며,
    상기 층간 절연막은,
    (a）제 10 항 내지 제 17 항 중 어느 한 항 기재된 반도체 장치의 제조 방법에 의해 성막한, 상기 구리 배선과 접하고 저유전율을 갖는 배리어 절연막과,
    (b) 상기 배리어 절연막 위에 형성된 절연막에 의해 적어도 구성되는 것을 특징으로 하는 반도체 장치.
KR10-2001-0024614A 2000-05-18 2001-05-07 반도체 장치 및 그 제조 방법 KR100484321B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000146242A JP3600507B2 (ja) 2000-05-18 2000-05-18 半導体装置及びその製造方法
JP2000-146242 2000-05-18

Publications (2)

Publication Number Publication Date
KR20010106215A KR20010106215A (ko) 2001-11-29
KR100484321B1 true KR100484321B1 (ko) 2005-04-20

Family

ID=18652630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0024614A KR100484321B1 (ko) 2000-05-18 2001-05-07 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6479408B2 (ko)
EP (1) EP1156133A3 (ko)
JP (1) JP3600507B2 (ko)
KR (1) KR100484321B1 (ko)
TW (1) TW493244B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939795B2 (en) * 2002-09-23 2005-09-06 Texas Instruments Incorporated Selective dry etching of tantalum and tantalum nitride
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP3516941B2 (ja) * 2000-11-30 2004-04-05 キヤノン販売株式会社 半導体装置及びその製造方法
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
JP3915697B2 (ja) * 2002-01-15 2007-05-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP3716218B2 (ja) * 2002-03-06 2005-11-16 富士通株式会社 配線構造及びその形成方法
US7105460B2 (en) 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
JP4066332B2 (ja) 2002-10-10 2008-03-26 日本エー・エス・エム株式会社 シリコンカーバイド膜の製造方法
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
CN100352036C (zh) 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4606713B2 (ja) 2002-10-17 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3845061B2 (ja) 2002-10-24 2006-11-15 株式会社半導体プロセス研究所 半導体装置及びその製造方法
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
US7238393B2 (en) * 2003-02-13 2007-07-03 Asm Japan K.K. Method of forming silicon carbide films
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7138332B2 (en) * 2003-07-09 2006-11-21 Asm Japan K.K. Method of forming silicon carbide films
US6849561B1 (en) * 2003-08-18 2005-02-01 Asm Japan K.K. Method of forming low-k films
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP5152972B2 (ja) * 2005-06-30 2013-02-27 康文 藤原 ＳｉＯＣＨ膜の製造方法
JP2008199059A (ja) * 2008-05-01 2008-08-28 Sony Corp 固体撮像素子及びその製造方法
US9397318B2 (en) * 2012-09-04 2016-07-19 Applied Materials, Inc. Method for hybrid encapsulation of an organic light emitting diode
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
JP6413663B2 (ja) * 2014-11-07 2018-10-31 東レ株式会社 金属積層フィルム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521126A (en) * 1993-06-25 1996-05-28 Nec Corporation Method of fabricating semiconductor devices
JPH10284486A (ja) * 1996-08-29 1998-10-23 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
JP2001102378A (ja) * 1999-07-23 2001-04-13 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA884511B (en) * 1987-07-15 1989-03-29 Boc Group Inc Method of plasma enhanced silicon oxide deposition
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH09134910A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd プラズマ化学気相成長装置および半導体装置の製造方法
JPH09199503A (ja) * 1996-01-23 1997-07-31 Sony Corp 半導体装置およびその製造方法
US5710079A (en) * 1996-05-24 1998-01-20 Lsi Logic Corporation Method and apparatus for forming dielectric films
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
EP0881678A3 (en) 1997-05-28 2000-12-13 Texas Instruments Incorporated Improvements in or relating to porous dielectric structures
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP3419745B2 (ja) * 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6340628B1 (en) * 2000-12-12 2002-01-22 Novellus Systems, Inc. Method to deposit SiOCH films with dielectric constant below 3.0

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521126A (en) * 1993-06-25 1996-05-28 Nec Corporation Method of fabricating semiconductor devices
JPH10284486A (ja) * 1996-08-29 1998-10-23 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
JP2001102378A (ja) * 1999-07-23 2001-04-13 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法

Also Published As

Publication number Publication date
JP3600507B2 (ja) 2004-12-15
JP2001326279A (ja) 2001-11-22
TW493244B (en) 2002-07-01
EP1156133A2 (en) 2001-11-21
US6479408B2 (en) 2002-11-12
EP1156133A3 (en) 2003-01-08
US20010051445A1 (en) 2001-12-13
KR20010106215A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
KR100484321B1 (ko) 반도체 장치 및 그 제조 방법
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
KR100407542B1 (ko) 반도체 장치 및 그 제조 방법
US6855484B2 (en) Method of depositing low dielectric constant silicon carbide layers
JP3745257B2 (ja) 半導体装置及びその製造方法
KR100476128B1 (ko) 반도체 장치 및 그 제조 방법
JP3701626B2 (ja) 半導体装置の製造方法
KR100376170B1 (ko) 반도체 장치 및 그 제조 방법
JP4260764B2 (ja) 半導体装置の製造方法
JP3934343B2 (ja) 半導体装置及びその製造方法
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
KR20020008755A (ko) 반도체 장치 및 그 제조 방법
US7329612B2 (en) Semiconductor device and process for producing the same
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee