JP5152972B2 - ＳｉＯＣＨ膜の製造方法 - Google Patents

ＳｉＯＣＨ膜の製造方法 Download PDF

Info

Publication number
JP5152972B2
JP5152972B2 JP2007523380A JP2007523380A JP5152972B2 JP 5152972 B2 JP5152972 B2 JP 5152972B2 JP 2007523380 A JP2007523380 A JP 2007523380A JP 2007523380 A JP2007523380 A JP 2007523380A JP 5152972 B2 JP5152972 B2 JP 5152972B2
Authority
JP
Japan
Prior art keywords
plasma
film
teos
sioch film
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007523380A
Other languages
English (en)
Other versions
JPWO2007004381A1 (ja
Inventor
康文 藤原
慶和 寺井
裕司 吉迫
慶祐 山岡
大輔 築山
英明 加藤
Original Assignee
康文 藤原
株式会社マテリアルデザインファクトリ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 康文 藤原, 株式会社マテリアルデザインファクトリ− filed Critical 康文 藤原
Priority to JP2007523380A priority Critical patent/JP5152972B2/ja
Publication of JPWO2007004381A1 publication Critical patent/JPWO2007004381A1/ja
Application granted granted Critical
Publication of JP5152972B2 publication Critical patent/JP5152972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＳｉＯＣＨ膜の製造方法およびその製造装置、並びにＳｉＯＣＨ膜に関し、特にＴＥＯＳを原料に用いたＳｉＯＣＨ膜の製造方法およびその製造方法に用いるプラズマＣＶＤ装置、並びにＳｉＯＣＨ膜に関する。
半導体集積回路に用いられる多層配線では、信号伝達の遅延を低減するために、配線層と配線層との間を絶縁する層間絶縁膜の低誘電率化が必要とされる。
従来、層間絶縁膜として、例えば、ＴＭＣＴＳ（Tetra-Methyl-Cyclo-Tetra-Siloxane）やＴＭＳ（Tetra-Methyl-Silane）のような原料を用いて、プラズマＣＶＤ法によりＳｉＯＣＨ膜が形成されていた（例えば、非特許文献１参照）。
FUJITSU.52, 4, p.374-381 (07, 2001)
半導体集積回路をより安価に供給するためには、層間絶縁膜の材料としてＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate：Si(OC2H5)4）を使用することが望まれる。
しかしながら、ＴＥＯＳを原料に用いたプラズマＣＶＤ法では、ＳｉＯ膜は形成できるが、ＳｉＯＣＨ膜の形成は困難であった。
この原因は、図１に示すような分子構造を有するＴＥＯＳでは、熱エネルギ等が加わると、ＯとＣ２Ｈ５との間の接続部が優先的に切断され、ＳｉＯＣＨ膜ではなくＳｉＯ膜が形成されるためと考えられる。
また、層間絶縁膜に用いるためには、良質なＳｉＯＣＨ膜を、室温のような低温で作製することも必要であった。
そこで、本発明は、ＴＥＯＳを原料に用いて、低温で良質なＳｉＯＣＨ膜を形成するＳｉＯＣＨ膜の製造方法およびかかる製造方法に用いるプラズマＣＶＤ装置を提供することを目的とする。
発明者らは、鋭意研究の結果、所定のプラズマ密度のプラズマでＴＥＯＳを分解することにより、ＯとＣ２Ｈ５との間での切断を抑制し、ＣやＨを含むＳｉＯＣＨ膜を形成できることを見出し、本発明を完成した。
即ち、本発明は、
プラズマ源でプラズマを発生させる工程と、
基板が保持された製膜室にＴＥＯＳガスを供給する工程と、
該プラズマ源から該プラズマを該製膜室に導入する導入工程と、
該プラズマを該ＴＥＯＳに接触させて該ＴＥＯＳを分解し、該基板上にＳｉＯＣＨ膜を堆積させる工程とを含み、
該プラズマ源と該製膜室とを分離することにより、該製膜室中で該ＴＥＯＳと接触するプラズマのエネルギを小さくし、
以下の式（１）：
ｅ＋Si(OC 2 H 5 ) n (OH) 4-n --> Si(OC 2 H 5 ) n-1 (OH) 4-n+1 ＋C 2 H 4 ＋ｅ
；ｎ＝１〜４............式（１）
で示されるＴＥＯＳの前駆体の分解反応を抑制しつつＳｉＯＣＨ膜を堆積し、
該ＴＥＯＳが接触した上記プラズマのイオン電流密度が、略０．０５〜略０．２ｍＡ／ｃｍ ２ であることを特徴とするＳｉＯＣＨ膜の製造方法である。
以上の説明から明らかなように、本発明にかかる製造方法を用いることにより、低温で良質なＳｉＯＣＨ膜を形成することができる。また、本発明にかかる製造装置を用いることにより、かかるＳｉＯＣＨ膜を容易に形成することができる。更に、本発明にかかるＳｉＯＣＨ膜を用いることにより、安価な絶縁膜を供給できる。
図２は、全体が１００で表される、本実施の形態にかかるＳｉＯＣＨ膜の作製に用いたプラズマＣＶＤ（ＲＦプラズマＣＶＤ）装置である。
プラズマＣＶＤ装置１００は、プラズマを発生させるプラズマ源１０と、ＳｉＯＣＨ膜を作製する製膜室２０とが分離されたリモートプラズマＣＶＤ装置となっている。プラズマ源１０と製膜室２０との間は、例えば配管３０のような接続部により接続されている。プラズマ源１０、製膜室２０、および配管３０は、例えばステンレス鋼から形成される。
プラズマ源１０は、平行平板電極１１を備える。平行平板電極１１には、整合器１２を介して電源（１３．５６ＭＨｚ）１３が接続されている。また、プラズマ源１０には、Ａｒガス１４が導入される。
一方、製膜室２０は、基板４０を載置するためのホルダ２１を有する。ホルダ２１は、基板加熱装置（図示せず）を備えても良い。製膜室２０には、ＴＥＯＳ２２が導入される。また、製膜室２０には、ロータリーポンプ等の排気手段２３が設けられている。
図２に示すように、Ａｒプラズマ１５の中央とホルダ２１の表面との間の距離は、Ｌとなっている。距離Ｌは、ホルダ２１を移動させること、又は配管３０の長さを変えることにより可変となっている。
次に、図２を参照しながら、ＳｉＯＣＨ膜の製造方法について説明する。ＳｉＯＣＨ膜の製造工程は、以下の１〜３の工程を含む。
工程１：例えばシリコン基板（Ｓｉ（１００））４０を、ホルダ２１上に配置した後、排気手段２３によりプラズマＣＶＤ装置１００内を排気する。
工程２：プラズマ源１０にＡｒガス１４を導入する。Ａｒガス１４の流量は、例えば２．５ｓｃｃｍとする。また、電源１３からは、５０〜１００Ｗの電力が平行平板電極１１に供給される。これにより、プラズマ源１０で、Ａｒプラズマ１５が発生する。
工程３：製膜室２０に、ＴＥＯＳ２２を導入する。ＴＥＯＳ２２の流量は、例えば１ｓｃｃｍである。この時、シリコン基板４０の温度は、室温とする。製膜室２０は減圧状態で、真空度は２０Ｐａ程度である。かかる工程では、シリコン基板４０の温度が、５０℃以下であることが確認されているが、ホルダ２１が加熱装置（図示せず）を備えることにより、製膜中のシリコン基板４０の温度をより高くすることも可能である。
かかる工程３では、プラズマ源１０で形成されたＡｒプラズマ１５が、プラズマ源１０と製膜室２０との差圧により、プラズマ源１０から配管３０を通って製膜室２０に移動する（図２に矢印５０で記載）。製膜室２０では、Ａｒプラズマ１５の有するエネルギによりＴＥＯＳが部分的に分解され、シリコン基板４０上に堆積する。この状態で、例えば９０分間、ＳｉＯＣＨ膜の堆積が行われる。
なお、工程２のＡｒプラズマの発生と、工程３のＴＥＯＳの供給とをほぼ同時に行っても構わない。
ＴＥＯＳを用いたプラズマＣＶＤ法では、以下の式（１）により前駆体が形成される。
ｅ＋Si(OC2H5)n(OH)4-n --> Si(OC2H5)n-1(OH)4-n+1＋C2H4＋ｅ
；ｎ＝１〜４............式（１）
Ａｒプラズマのエネルギにより前駆体の分解が進んだ場合（式（１）が左辺から右辺に進んだ場合）、Ｃ２Ｈ４の形成により前駆体中の炭素が減少する。
本実施の形態では、プラズマ源１０と製膜室２０とを分離して、製膜室２０中でＴＥＯＳと接触するＡｒプラズマのエネルギを小さくしている。これにより、ＴＥＯＳの前駆体の分解が抑制され、ＣやＨを含んだＳｉＯＣＨ膜の堆積が可能となる。
表１は、プラズマＣＶＤ装置１００を用いてＳｉＯＣＨ膜を形成中の、Ａｒプラズマのイオン電流密度とプラズマ密度の測定結果の一例である。電源１３から供給される電力（RF power）を５０Ｗ〜３００Ｗの範囲内に設定し、その条件におけるイオン電流密度とプラズマ密度を測定した。測定位置は、製膜室２０の、シリコン基板４０の表面近傍である。
〔表１〕
RF power イオン電流密度 プラズマ密度
(W) (mA/cm2) (cm-3)
50.00 1.1465 2.6914e+09
75.00 1.6558 3.8870e+09
100.00 2.2075 5.1821e+09
125.00 2.6320 6.1784e+09
150.00 3.0139 7.0751e+09
200.00 3.4808 8.1710e+09
250.00 4.5843 1.0761e+10
300.00 5.0936 1.1957e+10
図３は、Ａｒガスの流量が２．５ｓｃｃｍの場合の、平行平板電極１１に供給される高周波電力とＳｉＯＣＨ膜の堆積速度との関係である。図３から分かるように、供給電力が約１００Ｗ以上で、ＳｉＯＣＨ膜の堆積速度は、約４．５ｎｍ／分と略一定となる。
このように、ＳｉＯＣＨ膜の堆積速度は、１０ｎｍ／分以下、好適には４〜５ｎｍ／分程度と、通常の熱ＣＶＤ法に比較して非常に遅くなっている。
表２は、プラズマと基板との距離（Ｌ）を３７５ｍｍとし、供給電力（RF POWER）を５０Ｗから３５０Ｗまで変化させた場合の、ホルダ２１表面におけるイオン電流密度とプラズマ密度である。また、表３は、距離（Ｌ）を２７５ｍｍとした場合の値である。
表２に示すイオン電流密度やプラズマ密度は、ラングミュアプローブを用いた測定結果より求めた。具体的には、ホルダ２１の表面中央にラングミュアプローブを配置し、各供給電力におけるＶｐ−Ｉｐ特性を測定し、この測定結果よりイオン電流密度やプラズマ密度を算出した。なお、図４中に、供給電力５０Ｗの時のＶｐ−Ｉｐ特性の測定結果を例示する。
〔表２〕
Ｌ＝３７５ｍｍ
RF power イオン電流密度 プラズマ密度
(W) (mA/cm2) (cm-3)
50 0.0614 2.43e+09
100 0.147 6.06e+09
150 0.221 9.64e+09
200 0.323 1.46e+10
250 0.421 1.95e+10
300 0.514 2.53e+10
350 0.656 3.36e+10
〔表３〕
Ｌ＝２７５ｍｍ
RF power イオン電流密度 プラズマ密度
(W) (mA/cm2) (cm-3)
50 0.244 9.55e+09
100 0.396 1.62e+10
150 0.535 2.32e+10
200 0.613 2.67e+10
250 0.797 3.51e+10
300 0.916 4.17e+10
350 1.02 4.72e+10
図４は、距離（Ｌ）が３７５ｍｍ、２７５ｍｍの場合の、供給電力（RF POWER）とイオン電流密度（Iis）との関係であり、表２、３の値をプロットしたものである。
次に、表４は、距離（Ｌ）が３７５ｍｍ、２７５ｍｍの場合の、供給電力（RF POWER）と、基板の飽和温度との関係である。
〔表４〕
Ｌ＝３７５ｍｍ Ｌ＝２７５ｍｍ
RF power 飽和温度 飽和温度
(W) （℃） （℃）
50 30 32
75 33 36
100 38 43
200 50 58
300 59 68
図５は、距離（Ｌ）が３７５ｍｍ、２７５ｍｍの場合の、供給電力（RF POWER）と基板の飽和温度（Ｔｓ）との関係であり、表４の値をプロットしたものである。図５中に、飽和温度を求める場合に用いた堆積時間と基板温度との関係の一例を示す。この場合、基板の飽和温度は３０℃となる。
図４から分かるように、供給電力が大きくなるのに従ってイオン飽和電流も大きくなり、また、距離（Ｌ）が小さいほどイオン飽和電流が大きくなる。このように、供給電力や距離（Ｌ）を変えることにより、基板表面におけるイオン電流密度（Iis）の制御が可能となる。
また、図５から分かるように、供給電力が大きくなるのに従って飽和温度も大きくなり、また、距離（Ｌ）が小さいほど飽和温度が大きくなる。このように、供給電力や距離（Ｌ）を変えることにより、基板の飽和温度（Ｔｓ）の制御が可能となる。
図６は、ＳｉＯＣＨ膜作製中の基板温度と、膜中の炭素等の含有量との関係である。ＳｉＯＣＨ膜の製膜条件は、ＴＥＯＳ流量：１．０ｓｃｃｍ、Ａｒ流量：３．５ｓｃｃｍ、供給電力：５０Ｗである。図６から分かるように、製膜中の基板温度（飽和温度）は炭素の脱離に影響し、基板温度は５０℃以下とするのが好ましく、更には３０℃以下とするのが好ましい。
ＳｉＯＣＨ膜の製膜中に、基板温度を５０℃以下にするには、例えば、イオン電流密度は０．３ｍＡ／ｃｍ２程度、プラズマ密度は１．５×１０１０ｃｍ−３程度となる（Ｌ＝３７５ｍｍ、RF Power：２００Ｗ）。また、基板温度を３０℃以下にするには、例えば、基板表面でのイオン電流密度は０．０５ｍＡ／ｃｍ２程度、プラズマ密度は２．４×１０９ｃｍ−３程度となる（Ｌ＝３７５ｍｍ、RF Power：５０Ｗ）。
従って、好適な製膜条件では、イオン電流密度は、０．０５〜０．２ｍＡ／ｃｍ２程度、プラズマ密度は、２×１０９〜１×１０１０ｃｍ−３程度となる。
次に、かかる製造方法で作製したＳｉＯＣＨ膜の分析結果を示す。図７は、ＳｉＯＣＨ膜のＸＰＳ法を用いた分析結果であり、横軸に電源１３から供給される高周波電力（RF power）、縦軸に炭素含有量（ＣとＳｉの含有量の比（Ｃ／Ｓｉ））を示す。
図７からわかるように、電力が７５Ｗ近傍でＣとＳｉの含有量の比（Ｃ／Ｓｉ）が最大となり、電力を大きくすると比の値が減少する傾向にある。これは、電力が７５Ｗ近傍で、ＳｉＯＣＨ膜の炭素（Ｃ）の含有量が最も多くなることを示す。即ち、図７の製膜条件に対応する表１より、Ａｒプラズマのイオン電流密度が１．６６（ｍＡ／ｃｍ２）、プラズマ密度が３．８９×１０９ｃｍ−３近傍で、ＳｉＯＣＨ膜に取り込まれる炭素量が最も多くなるといえる。
また、図７に示した電力の範囲では、ＳｉＯＣＨ膜中のＣの含有量は２０％を超えている。
図８は、ＳｉＯＣＨ膜のＦＴ−ＩＲ（フーリエ変換型赤外分光）法を用いた分析結果であり、横軸に電源１３から供給される高周波電力（RF power）を、縦軸にＣＨ結合の積分強度とＳｉＯＨ結合の積分強度を示す。
図８から分かるように、電力が７５Ｗ近傍でＣＨ結合の積分強度が最大になり、電力を大きくすると積分強度が減少する傾向にある。これは、電力が７５Ｗ近傍で、ＳｉＯＣＨ膜に含まれるＣ−Ｈ結合の含有率が最も多くなることを示している。
一方、ＳｉＯＨ結合の積分強度は、電力を大きくするほど増大する傾向にある。これは、電力が大きくなるほど、ＳｉＯＣＨ膜に含まれるＳｉ−ＯＨ結合の含有率が多くなることを示している。
なお、本実施の形態で作製したＳｉＯＣＨ膜では、リーク電流は、ＳｉＯ２膜に比較して一桁程度大きいだけで、層間絶縁膜として十分に使用できることが確認されている。
例えば、図９は、ＳｉＯＣＨ膜に電界を印加した場合のリーク電流を示す。ＳｉＯＣＨ膜は、ＴＥＯＳ流量：１．０ｓｃｃｍ、Ａｒ流量：３．５ｓｃｃｍ、供給電力：５０Ｗの条件でシリコン基板上に作製し、膜厚は６８０ｎｍ、２６０ｎｍ、１３０ｎｍとした。また、比較のために、膜厚５００ｎｍの熱酸化膜（ＳｉＯ２膜）についても同様の測定を行った。
図９から分かるように、ＳｉＯＣＨ膜の膜厚を６８０ｎｍとすれば、１．０ＭＶ／ｃｍの電界を印加した場合のリーク電流密度が、２〜３×１０−１０Ａ／ｃｍ２程度となる。この値は、最も絶縁特性が良いとされる熱酸化膜（ＳｉＯ２膜）のリーク電流密度６〜７×１０−１２Ａ／ｃｍ２に比較しても数十倍大きいだけであり、本実施の形態にかかるＳｉＯＣＨ膜が非常に良好な絶縁特性を有することが分かる。
また、かかるＳｉＯＣＨ膜の表面粗さ（表面のＲＭＳ（Root Mean Square）値）は、約０．４ｎｍ以下となり、表面が原子層レベルでの平坦性を有している。なお、表面粗さは、製膜時の供給電力には影響されず、即ち、膜中の炭素量には依存しない。
図１０は、ＳｉＯＣＨ膜に含まれる炭化水素基の熱処理温度依存性を示し、横軸に熱処理温度、縦軸にＦＴ−ＩＲ法で測定した吸収強度を示す。ＳｉＯＣＨ膜の製膜条件は、ＴＥＯＳ流量：１．０ｓｃｃｍ、Ａｒ流量：２．０ｓｃｃｍ、供給電力：１００Ｗであり、熱処理時間は１時間である。
図１０から分かるように、熱処理温度が４００℃より高くなると、炭化水素（Ｃ−Ｈｎ）基の吸収強度が急激に減少し、代わって水酸（Ｏ−Ｈ）基の吸収強度が大きくなる。このように、本実施の形態にかかる方法で作製したＳｉＯＣＨ膜は、約４００℃以下で良好な耐熱特性を示すことがわかる。即ち、半導体製造プロセス等において、約４００℃以下で使用する限り、ＳｉＯＣＨ膜の膜質は変化せず、良好な絶縁膜として使用できることがわかる。
このように、本実施の形態にかかる製造方法を用いることにより、ＴＥＯＳと接触するＡｒプラズマのエネルギ（プラズマ密度）を小さく制御してＴＥＯＳの前駆体からのＣやＨの離脱を抑制し、ＣやＨを含んだＳｉＯＣＨ膜の形成が可能となる。
なお、ＳｉＯＣＨ膜中のＨは離脱しやすいため、ＳｉＯＣＨ膜から部分的にＨが離脱し、ＳｉＯＣＨ膜がポーラスな膜となっている場合もある。このため、ＳｉＯＣＨ膜は、ＳｉＯＣ：Ｈ膜と表記される場合もある。
また、本実施の形態では、製膜中の基板温度は室温（５０℃以下、好適には３０℃以下）に保持したが、基板加熱装置を用いることにより、基板の温度を高く保持しながらＳｉＯＣＨ膜を作製することも可能である。製膜中の基板温度を上げることにより、室温の場合に比較してＳｉＯＣＨ膜をより緻密な膜にすることができる。
なお、本実施の形態では、Ａｒプラズマを用いたが、Ａｒに代えて、Ｎ２やＨｅも使用することができる。
ＴＥＯＳの構造図である。 本実施の形態にかかるプラズマＣＶＤ装置の概略図である。 平行平板電極に供給される高周波電力とＳｉＯＣＨ膜の堆積速度との関係である。 供給電力とイオン電流密度との関係である。 供給電力と基板の飽和温度との関係である。 基板温度と膜中の炭素等の含有量との関係である。 ＸＰＳ法を用いたＳｉＯＣＨ膜の分析結果である。 ＦＴ−ＩＲ法を用いたＳｉＯＣＨ膜の分析結果である。 ＳｉＯＣＨ膜に印加する電界とリーク電流密度との関係である。 ＳｉＯＣＨ膜の熱処理温度と吸収強度との関係である。
符号の説明
１０ プラズマ源、 １１ 平行平板電極、１２ 整合器、１３ 電源、１４ Ａｒガス、２０ 製膜室、２１ ホルダ、２２ ＴＥＯＳ、２３ 排気手段、３０ 配管、４０基板、１００ プラズマＣＶＤ装置。

Claims (5)

  1. プラズマ源でプラズマを発生させる工程と、
    基板が保持された製膜室にＴＥＯＳガスを供給する工程と、
    該プラズマ源から該プラズマを該製膜室に導入する導入工程と、
    該プラズマを該ＴＥＯＳに接触させて該ＴＥＯＳを分解し、該基板上にＳｉＯＣＨ膜を堆積させる工程とを含み、
    該プラズマ源と該製膜室とを分離することにより、該製膜室中で該ＴＥＯＳと接触するプラズマのエネルギを小さくし、
    以下の式（１）：
    ｅ＋Si(OC2H5)n(OH)4-n --> Si(OC2H5)n-1(OH)4-n+1＋C2H4＋ｅ
    ；ｎ＝１〜４............式（１）
    で示されるＴＥＯＳの前駆体の分解反応を抑制しつつＳｉＯＣＨ膜を堆積し、
    該ＴＥＯＳが接触した上記プラズマのイオン電流密度が、略０．０５〜略０．２ｍＡ／ｃｍ ２ であることを特徴とするＳｉＯＣＨ膜の製造方法。
  2. 上記ＴＥＯＳが接触した上記プラズマのプラズマ密度が、略２×１０９〜略１×１０１０ｃｍ−３であることを特徴とする請求項１に記載の製造方法。
  3. 上記導入工程が、プラズマ源と製膜室との間の圧力差により上記プラズマを移動させる工程であることを特徴とする請求項１に記載の製造方法。
  4. 上記ＳｉＯＣＨ膜の堆積速度が、略４〜略５ｎｍ／分であることを特徴とする請求項１に記載の製造方法。
  5. 上記ＳｉＯＣＨ膜の堆積中の上記基板温度が、略３０℃以下であることを特徴とする請求項１に記載の製造方法。
JP2007523380A 2005-06-30 2006-06-06 ＳｉＯＣＨ膜の製造方法 Active JP5152972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007523380A JP5152972B2 (ja) 2005-06-30 2006-06-06 ＳｉＯＣＨ膜の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005192373 2005-06-30
JP2005192373 2005-06-30
JP2007523380A JP5152972B2 (ja) 2005-06-30 2006-06-06 ＳｉＯＣＨ膜の製造方法
PCT/JP2006/311321 WO2007004381A1 (ja) 2005-06-30 2006-06-06 ＳｉＯＣＨ膜の製造方法およびプラズマＣＶＤ装置、並びにＳｉＯＣＨ膜

Publications (2)

Publication Number Publication Date
JPWO2007004381A1 JPWO2007004381A1 (ja) 2009-01-22
JP5152972B2 true JP5152972B2 (ja) 2013-02-27

Family

ID=37604256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523380A Active JP5152972B2 (ja) 2005-06-30 2006-06-06 ＳｉＯＣＨ膜の製造方法

Country Status (2)

Country Link
JP (1) JP5152972B2 (ja)
WO (1) WO2007004381A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922795A (ja) * 1995-07-04 1997-01-21 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH11269657A (ja) * 1997-12-04 1999-10-05 Nippon Sheet Glass Co Ltd シリカ系膜被覆物品を製造する方法
JP2001326279A (ja) * 2000-05-18 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
JP2004311646A (ja) * 2003-04-04 2004-11-04 Asm Japan Kk プラズマ処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4294976B2 (ja) * 2003-02-27 2009-07-15 東京エレクトロン株式会社 基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922795A (ja) * 1995-07-04 1997-01-21 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH11269657A (ja) * 1997-12-04 1999-10-05 Nippon Sheet Glass Co Ltd シリカ系膜被覆物品を製造する方法
JP2001326279A (ja) * 2000-05-18 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
JP2004311646A (ja) * 2003-04-04 2004-11-04 Asm Japan Kk プラズマ処理装置

Also Published As

Publication number Publication date
WO2007004381A1 (ja) 2007-01-11
JPWO2007004381A1 (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
JP3926588B2 (ja) 半導体装置の製造方法
US9018108B2 (en) Low shrinkage dielectric films
US6919270B2 (en) Method of manufacturing silicon carbide film
JP3545364B2 (ja) 半導体装置及びその製造方法
JP2011054968A (ja) ＰＥＣＶＤによってＳｉ−Ｎ結合を有するコンフォーマルな誘電体膜を形成する方法
CN101174640A (zh) 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法
JP3178375B2 (ja) 絶縁膜の形成方法
JP6869025B2 (ja) 接着向上法
JP2007250706A (ja) 半導体装置の製造方法
JPH098032A (ja) 絶縁膜形成方法
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
KR20120073368A (ko) 다공성 다이아몬드 막의 제조법
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
JP5152972B2 (ja) ＳｉＯＣＨ膜の製造方法
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
WO2015184573A1 (zh) 一种超低介电常数绝缘薄膜及其制备方法
KR100394501B1 (ko) 층간 절연막의 형성 방법 및 형성 장치, 및 반도체 장치
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
CN100590810C (zh) 介质层的形成方法及双镶嵌结构的制造方法
JP5004161B2 (ja) 膜形成材料および膜形成方法
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
JPWO2006008841A1 (ja) フルオロカーボン膜及びその形成方法
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
JP2002305242A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5152972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250