JPH0922795A - プラズマcvd装置およびプラズマcvd方法 - Google Patents

プラズマcvd装置およびプラズマcvd方法

Info

Publication number
JPH0922795A
JPH0922795A JP7168442A JP16844295A JPH0922795A JP H0922795 A JPH0922795 A JP H0922795A JP 7168442 A JP7168442 A JP 7168442A JP 16844295 A JP16844295 A JP 16844295A JP H0922795 A JPH0922795 A JP H0922795A
Authority
JP
Japan
Prior art keywords
plasma
helicon wave
plasma cvd
antenna
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7168442A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7168442A priority Critical patent/JPH0922795A/ja
Publication of JPH0922795A publication Critical patent/JPH0922795A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【目的】 大口径の被処理基板1に対し、ギャップフィ
ル能力の高い平坦化層間絶縁膜を形成しうるプラズマC
VD層間絶縁膜およびプラズマCVD方法を提供する。 【構成】 プラズマ発生室10には第1のヘリコン波ア
ンテナ12および第2のヘリコン波アンテナ14を巻回
し、m=0とm=1モードのヘリコン波プラズマを合成
し、プラズマ密度とそのプロファイル等を制御するとと
もに、プラズマ処理室20には誘導結合アンテナ21を
巻回する。 【効果】 被処理基板1上でのプラズマ密度やその分布
が幅広く制御でき、層間絶縁膜のステップカバレッジや
膜質を任意に選ぶことができ、グローバル平坦化を可能
にする。誘導結合アンテナ21により、プラズマ処理室
21のin−situクリーニングも可能であり、パー
ティクル汚染が低減される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造プロセ
ス等で用いられるプラズマCVD装置およびプラズマC
VD方法に関し、更に詳しくは、被処理基板上のプラズ
マ密度やその分布等を任意に制御しうるとともに、プラ
ズマ処理室のin−situプラズマクリーニングをも
可能とするプラズマCVD装置およびプラズマCVD方
法に関に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積度化が進
み、そのデザインルールがハーフミクロンからサブクォ
ータミクロンのレベルへと微細化されるにともない、内
部配線のパターン幅も縮小されると同時に、層間絶縁膜
を介して2層以上に積層する多層配線が多用されてい
る。また個々の素子構造もキャパシタ、素子間アイソレ
ーションおよびトランジスタそのものにもトレンチ構造
を採用した3次元構造が不可欠となっいる。このような
高集積度半導体装置においては、隣り合う配線間のスペ
ースやトレンチのアスペクト比は優に1を超える場合が
多い。かかる段差を有する下地上にさらに層間絶縁膜等
を介して上層配線を形成する場合には、上層配線材料の
ステップカバレッジやリソグラフィ時のDOF(Dep
th offorcus)を確保する意味から、段差凹
部をSiO2 等の絶縁膜で均一に埋め込み、さらにこの
絶縁膜表面を基板の全面にわたって平坦化するグローバ
ル平坦化の重要性が増大している。
【0003】グローバル平坦化を実現する主な方法とし
て、従来より次に記す方法が提案されている。 (a)塗布絶縁膜形成とそのエッチバック。 (b)バイアスECR−CVD。 (c)化学的機械研磨(CMP:Chemical M
echanicalPolishing)。
【0004】これらのうち、(a)は無機SOG(Sp
in on Glass)や有機SOG、あるいはポリ
イミド等の塗布型絶縁膜を塗布乾燥後、熱処理あるいは
焼成し、必要に応じてこれをさらにエッチバックして平
坦面を得る方法である。このうち、無機SOGは塗布焼
成とエッチバックを何度も繰り返せば所望の平坦面が得
られるが、工程増によるスループットの低下や面内均一
性の低下が懸念される。また有機SOGやポリイミドに
おいては、1回の塗布で比較的良好な平坦面が得られる
が、膜の耐湿性や緻密性に問題を残す。また(b)は、
低ガス圧力下でECR(Electron Cyclo
tron Resonance)放電により高密度プラ
ズマを生成し、さらに基板バイアスを独立に印加するこ
とにより、CVDとスパッタリングを競合させて平坦面
を得る方法であり、アスペクト比2程度までは充分なギ
ャップフィル能力を有する。しかしながら、ECRプラ
ズマ発生源は0.0875Tの強磁場を必要とし、被処
理基板の大口径化への対応を考えた場合、装置の巨大化
やクリーンルームのスペース効率の低下は避けられな
い。また発散磁界に沿って活性種が被処理基板に入射す
るため、処理の均一性の確保にも限界がある。さらに
(c)は、化学反応と機械研磨を組み合わせた方法であ
り、スラリと研磨パッドの選択やコンディショニング等
のノウハウを必要とするものの、グローバル平坦化能力
は高く、CPU(Central Processin
g Unit)等付加価値の高いデバイスに導入されて
いる。
【0005】したがって、メモリ等の汎用デバイスにも
CMPの適用を考えた場合、被処理基板の面内均一性と
平坦化能力の高いプラズマCVD方法により絶縁膜を堆
積した後、プラズマCVDのみでは不可避的に残存す
る、絶縁膜の凸部を主体として部分的にCMPを導入す
ることにより、スループットの高いグローバル平坦化を
施す方法が最も実現性が高いと考えられる。
【0006】
【発明が解決しようとする課題】本発明は上述した技術
的背景をもとに創出されたものであり、高アスペクト比
を有する基板凹部や配線間のギャップフィル能力および
その均一性にすぐれたプラズマCVD装置およびプラズ
マCVD方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明のプラズマCVD
装置は、上述した課題を達成するために提案するもので
あり、誘電体材料からなり、開放端面と、略平坦な閉鎖
端面を有するべルジャの外周に巻回したm=0またはm
=1モードのうちのいずれかのヘリコン波プラズマを発
生しうる第1のヘリコン波アンテナと、この第1のヘリ
コン波アンテナのさらに外周に配設したソレノイドコイ
ルアッセンブリと、このべルジャの閉鎖端面に臨むリン
グ状のm=0およびm=1モードの双方のヘリコン波プ
ラズマを発生しうる第2のヘリコン波アンテナとを有す
るヘリコン波プラズマ発生室と、このプラズマ発生室の
開放端面に連接するとともに、被処理基板を載置した基
板ステージを内部に配設したプラズマ処理室を具備する
プラズマCVD装置であって、先のプラズマ処理室の外
周に、誘導結合アンテナを巻回したことを特徴とするも
のである。
【0008】本発明のプラズマCVD装置の好ましい実
施態様においては、第1のヘリコン波アンテナ、第2の
ヘリコン波アンテナおよび誘導結合アンテナは、高周波
電力を連続的に印加する手段を有することを特徴とす
る。
【0009】本発明の別の好ましい実施態様において
は、第1のヘリコン波アンテナ、第2のヘリコン波アン
テナおよび誘導結合アンテナに、高周波電力を間欠的に
印加する手段を有することを特徴とする。
【0010】本発明のさらに別の好ましい実施態様にお
いては、ソレノイドコイルアッセンブリのうち、ヘリコ
ン波の輸送に寄与するソレノイドコイルへの電力を間欠
的に印加する手段を有することを特徴とする。ここで各
アンテナおよびソレノイドコイルに電力を間欠的に印加
するということは、電力を例えば10μsecのオーダ
でパルス的に断続印加するという意味であるが、そのデ
ューティ比や周期等は装置特性やプラズマCVD条件に
応じ、任意に設定してよい。またプラズマCVDプロセ
ス中を通じて、電力の供給をoff状態にしておく場合
をも含むものである。
【0011】本発明のプラズマCVD装置は、基板ステ
ージに基板バイアス電力を印加する手段を有することを
特徴とする。
【0012】一方、本発明のプラズマCVD方法は上述
した課題を達成するために提案するものであり、上述の
プラズマCVD装置により、m=0モードのヘリコン波
プラズマ、m=1モードのヘリコン波プラズマおよび誘
導結合プラズマとを被処理基板に同時に照射しつつプラ
ズマCVD膜を堆積することを特徴とするものである。
【0013】また本発明のプラズマCVD方法は、上述
のプラズマCVD装置により、m=0モードのヘリコン
波プラズマ、m=1モードのヘリコン波プラズマおよび
誘導結合プラズマのうちの少なくとも1種を被処理基板
に間欠的に照射しつつプラズマCVD膜を堆積すること
を特徴とするものである。
【0014】さらにまた本発明のプラズマCVD方法
は、上述のプラズマCVD装置により、ヘリコン波の輸
送に寄与するソレノイドコイルへ間欠的に電力を印加し
つつプラズマCVD膜を堆積することを特徴とする。こ
こでも間欠的という語の意味は、上述した定義と同じで
ある。
【0015】
【作用】本発明のプラズマCVD装置は、ECRプラズ
マ発生源に比してはるかにシンプルで小型なヘリコン波
プラズマ発生源において、伝播モードを異にする2つの
ヘリコン波アンテナを組み合わせるとともに、ヘリコン
波が拡散するプラズマ処理室の外周に誘導結合アンテナ
を巻回し、誘導結合プラズマをも併用しうる装置構成と
した点に特徴を有する。
【0016】ヘリコン波プラズマは、誘電体べルジャに
0.01T程度の比較的低い磁界を印加し、さらにこの
べルジャの外周に巻回したループ状のヘリコン波アンテ
ナにRFを印加してべルジャ内にヘリコン波を生成し、
ヘリコン波からランダウ減衰の過程を経て電子へエネル
ギを輸送して電子を加速し、加速電子をガス分子に衝突
させて高いイオン化率を得るものと考えられており、例
えば米国特許第4,810,935号明細書にその開示
がある。ヘリコン波プラズマ発生源は、10-1ないし1
-2Pa台の低圧下において、1012/cm3 台の高密
度プラズマ(イオン電流密度で約20mA/cm2 )を
生成することが可能である。
【0017】ヘリコン波プラズマは、ヘリコン波アンテ
ナのループ形状の選択により、m=0とm=1モードの
定在波を有するプラズマを励起することができる。代表
的なヘリコン波アンテナの概略形状と高周波電流の流れ
方を図5に示す。図5(a)は最も簡単なシングルルー
プ状のヘリコン波アンテナであり、m=0とm=1モー
ドの両方の定在波を有するプラズマが発生する。これに
対し、図5(b)のように逆方向の電流が流れる2つの
ループ形状のアンテナを、伝播するヘリコン波の波長の
整数分の1の間隔で離間させた場合には、m=0モード
の定在波のみが発生する。さらに、図5(c)および図
5(d)に示すようにべルジャを部分的に巻回し、逆方
向の電流が流れる2つのハーフターンアンテナを組み合
わせた場合にはm=1モードの定在波のみが発生する。
このうち、右廻り波であるm=−1モードのイオン電流
密度は、左廻り波であるm=+1モードのイオン電流密
度の数倍に達し、実質的な高密度ヘリコン波プラズマの
生成に寄与すると言われている。
【0018】円筒プラズマを伝播するヘリコン波の電気
力線の断面形状およびその磁場方向への伝播の様子を数
値計算してこれをイメージ化した概略斜視図を図6に示
す。このうち図6(a)はm=+1モードであり、図6
(b)はm=0モードである。さらに円筒プラズマを伝
播するヘリコン波の直径方向のイオン電流密度分布を図
7に示す。同図はべルジャの内径が250mmの場合で
ある。これから明らかなように、m=+1モードは円筒
中心軸上にイオン電流密度のピークがある。一方m=0
モードの場合には、中心軸から離間した位置に対称に2
つのピークを有する。したがって、m=1モードとm=
0モードの両方の定在波を有するヘリコン波プラズマを
合成すれば、理論上はイオン電流密度のピークが平坦化
された、あるいはイオン電流密度のプロファイルを自在
にコントロールしたヘリコン波プラズマ発生源を得るこ
とが可能になる。
【0019】本発明のプラズマCVD装置はこの点に着
目し、2系統のヘリコン波アンテナを用いてm=1モー
ドとm=0モードの合成プラズマ発生源を利用するもの
である。ただし、2系統のヘリコン波アンテナをべルジ
ャ近傍に設置するので、相互のアンテナが障害や干渉を
を発生しない設置個所を選ぶ必要がある。したがって、
まずべルジャの外周に巻回して第1のヘリコン波アンテ
ナを設け、これとは重なり合わないべルジャの閉鎖端面
に臨む位置に、第2のヘリコン波アンテナを設ける構成
を採用する。
【0020】ここで、べルジャの閉鎖端面に臨む位置に
設けたシングルループの第2のヘリコン波アンテナのみ
によっても、m=0とm=1モードの両方の定在波を有
するプラズマを発生することは可能である。しかしなが
ら、この第2のヘリコン波アンテナ単独では、イオン電
流密度のプロファイルを自在に制御することはできな
い。したがって、第2のヘリコン波アンテナに加えて、
べルジャ外周にm=0モードの第1のヘリコン波アンテ
ナを設ければ、べルジャ周辺部のイオン電流密度分布が
協調された3つのピークを有するイオン電流密度プロフ
ァイルが得られる。また第2のヘリコン波アンテナに加
えて、べルジャ外周にm=0モードまたはm=1モード
の第1のヘリコン波アンテナを設ければ、べルジャの中
心軸から離間した位置が強調された3つのピークを有す
る電流密度プロファイル、またはべルジャ中心部のイオ
ン電流密度分布が強調された3つのピークを有するイオ
ン電流密度プロファイルが得られる。
【0021】このようにイオン電流密度のべルジャ径方
向のピークが増えることにより、プラズマ密度が均一化
し、大口径基板に対する均一処理の可能性が高まる。か
かるヘリコン波アンテナの構成に加え、各アンテナの少
なくともいずれか1種に間欠的に高周波を印加すること
により、ソースガスの解離制御やイオンエネルギの制御
が可能となる。すなわち、電子温度の緩和時間が数ns
ecオーダであるのに対し、プラズマの寿命が数十μs
ecのオーダと4桁程度長いことを利用し、プラズマ密
度は略一定に維持しながら、電子温度のみを制御するこ
とができる。電子温度はCVDのソースガスの解離や被
処理基板表面でのシースを決定するパラメータの1つで
あるので、上述の制御が可能となるのである。
【0022】本発明のプラズマCVD装置は、電界によ
るヘリコン波プラズマの制御の他に、磁界によるプラズ
マ制御を施すことも可能である。特にヘリコン波プラズ
マ発生室の外周に、ヘリコン波プラズマの伝播に寄与す
る内側ソレノイドコイルと、ヘリコン波プラズマの輸送
に寄与する外側ソレノイドコイルの2系統のソレノイド
コイルからなるソレノイドコイルアッセンブリを有する
プラズマCVD装置の場合には、かかるプラズマ制御は
容易である。すなわち、内側ソレノイドコイルには常時
通電してヘリコン波プラズマ発生室内にプラズマを立て
ておき、外側ソレノイドコイルには間欠的に通電して、
プラズマ処理室へのプラズマの輸送を断続することが可
能である。この方法により、被処理基板近傍のプラズマ
密度の制御ができる。
【0023】さらに本発明においては、プラズマ処理室
の外周に巻回した誘導結合アンテナにより、プラズマ処
理室内や内壁面近傍で高密度プラズマを生成するので、
プラズマ処理室においてさらにプラズマ密度の制御をお
こなうことができる。また必要に応じ、誘導結合プラズ
マによりプラズマ処理室内壁のin−situクリーニ
ングを施すことができるので、プラズマ処理室内壁に付
着した堆積膜の剥離によるパーティクル発生が抑制でき
る。
【0024】
【実施例】以下、本発明の具体的実施例につき添付図面
を参照しながら説明する。
【0025】実施例1 本実施例におては、本発明のプラズマCVD装置の具体
的構成例につき、図1に示す概略断面図を参照して説明
する。本プラズマCVD装置は、プラズマ発生室10と
プラズマ処理室20とに大別されており、プラズマ処理
室20内には、例えば8インチ以上の大口径の被処理基
板1を載置した基板ステージ2を、プラズマ発生室10
に臨んで配設する。基板ステージ2には、入射イオンの
エネルギを制御する基板バイアス電源3を接続する。こ
の基板バイアスにより、堆積とは別個にスパッタリング
条件を設定可能となり、堆積とスパッタリングを競合し
つつギャップフィル能力の高いプラズマCVDが可能と
なる。基板ステージ2の被処理基板1加熱機構やチャッ
キングの機構は図示を省略する。
【0026】プラズマ発生室10は、略平坦な閉鎖端面
と解放端面を有する、石英やアルミナ等の誘電体材料か
らなるべルジャ11の外周に巻回されたm=1モードの
ヘリコン波プラズマを生成する第1のヘリコン波アンテ
ナ12と、べルジャの閉鎖端面に臨むリング状の第2の
ヘリコン波アンテナ14、および内側ソレノイドコイル
と外側ソレノイドコイルからなるソレノイドコイルアッ
センブリ16、ソレノイドコイル電源17等より大略構
成する。第1のヘリコン波アンテナ12には第1のヘリ
コン波アンテナ電源13を、また第2のヘリコン波アン
テナ14には第2のヘリコン波アンテナ電源15を接続
する。これらヘリコン波アンテナ電源は、マッチングネ
ットワークや高周波電源をパルス的に断続する機構等
(図示せず)をも含むものである。またソレノイドコイ
ル電源17は、外側ソレノイドコイルへの通電の断続機
構(図示せず)を有している。
【0027】一方のプラズマ処理室20は、同じく石英
やアルミナ等の誘電体材料からなるチャンバの外周に誘
導結合アンテナ21を巻回し、誘導結合アンテナ21に
は誘導結合アンテナ電源22を接続する。この誘導結合
アンテナ電源22も、図示しないマッチングネットワー
クや高周波電源をパルス的に断続する機構等を有する。
本プラズマCVD装置のこれら各電源は、予め電力印加
プログラムや他のプラズマCVD条件等を設定したした
コンピュータで一元的に制御することも可能である。
【0028】本プラズマCVD装置のソースガス導入系
は2系統あり、プラズマ生成室10のべルジャ11の閉
鎖端面近傍の第1のガスノズル4と、プラズマ処理室2
0の被処理基板1近傍のシャワーリング状の第2のガス
ノズル5からなる。なお同図では、ソースガス導入系の
マスフローコントローラや、その他真空ポンプ、ゲート
バルブ等の細部は図示を省略するものとする。
【0029】本プラズマCVD装置によれば、m=1モ
ードのヘリコン波を発生する第1のヘリコン波アンテナ
と、m=0およびm=1モードのヘリコン波を発生する
第2のヘリコン波アンテナとの合成モードのヘリコン波
プラズマにより、大口径の被処理基板に対しギャップフ
ィル能力にすぐれしかも均一で高密度のプラズマCVD
を施すことが可能である。また内側ソレノイドコイルへ
の印加電力制御により、ヘリコン波プラズマの輸送を断
続でき、電子温度やプラズマ密度の制御が可能である。
さらにプラズマ処理室20外周の誘導結合アンテナ21
を併用すれば、より細かなプラズマ密度制御やプラズマ
処理室20内壁のin−situクリーニングが可能で
ある。なお本実施例では第1のヘリコン波アンテナ12
はm=1モードのヘリコン波を発生しうるものを選択し
たが、m=0モードのヘリコン波を発生しうるものを採
用し、第2のヘリコン波アンテナ14から発生するm=
0とm=1モードのヘリコン波プラズマとの合成プラズ
マとしてもよい。
【0030】実施例2 本実施例は上述したプラズマCVD装置により、配線間
のギャップをステップカバレッジ良く埋め込みながら1
ステップで層間絶縁膜を形成した例であり、これを図2
(a)〜(c)を参照して説明する。本実施例で採用し
た被処理基板は、シリコン等の半導体基板31上にSi
2 等の下地絶縁膜32を形成し、この上にTi/Ti
Nの積層からなる密着層兼バリアメタル層33、Al−
1%SiからなるAl系金属層34からなるAl系金属
配線34aが形成されたものである。Al系金属配線3
4aおよびそのスペース間隔の幅の最小値は、一例とし
て共に0.20μmであり、配線高は0.40μmすな
わちアスペクト比は2.0である。Al系金属配線34
aは部分的に不規則にレイアウトされており、広い配線
間スペースも存在する。
【0031】この被処理基板1を前述のプラズマCVD
装置の基板ステージ2上にセッティングし、一例として
下記プラズマCVD条件によりSiO2 からなる層間絶
縁膜を形成した。 O2 (第1のガスノズル) 50 sccm SiH4 (第2のガスノズル) 50 sccm ガス圧力 0.13 Pa 第1のヘリコン波電源電力 2500 W(13.56MHz) 第2のヘリコン波電源電力 2500 W(13.56MHz) (共に連続的に印加) 誘導結合アンテナ電源電力 2500 W(13.56MHz) 基板バイアス電力 100 W(13.56MHz) 基板ステージ加熱温度 400 ℃ 本実施例においては各電源電力はともに連続的に通電
し、またソレノイドコイル電源は内側外側ともにonと
した。このプラズマCVDにより、図2(b)に示すよ
うに狭い配線間スペースはもとより、広い配線間スペー
スをも良好に埋め込んだ層間絶縁膜35が形成された。
層間絶縁膜35の膜厚均一性は被処理基板径が8インチ
の場合±2%であり、極めて優れたレベルであった。
【0032】層間絶縁膜35は、このままの状態でも充
分平坦性を有するが、より完全な平坦面を得るために、
この後Al系金属配線34a上に僅かに残る凸部を除去
するため、公知のCMPによりこの凸部を除去した。本
実施例によれば、合成された均一なヘリコン波プラズマ
と、誘導結合プラズマの併用により、1ステップでギャ
ップフィル特性にすぐれた層間絶縁膜を形成することが
可能である。また後処理で用いたCMPも僅かな段差凸
部を除去するのみでほぼ完全なグローバル平坦化が達成
でき、スループットの点でもすぐれたものであった。
【0033】実施例3 本実施例は同じプラズマCVD装置により、プラズマ密
度を制御しつつ2ステップで層間絶縁膜を形成した例で
あり、これを図3(a)〜(c)を参照して説明する。
本実施例で採用した図3(a)に示す被処理基板は、基
本的構成は図2(a)に示した被処理基板と同様である
ので重複する説明は省略するが、図3(a)において
は、最小ラインアンドスペース領域のみを示してある。
【0034】この被処理基板を基板ステージ2上にセッ
ティングし、一例として下記2ステップのプラズマCV
D条件によりSiO2 からなる層間絶縁膜を形成した。 ステップ1 O2 (第1のガスノズル) 50 sccm TEOS(第2のガスノズル) 20 sccm H2 O (第2のガスノズル) 50 sccm ガス圧力 0.13 Pa 第1のヘリコン波電源電力 1000 W(13.56MHz) 第2のヘリコン波電源電力 2000 W(13.56MHz) (共に30μsec間隔on/offで間欠印加) 誘導結合アンテナ電源電力 0 W 基板バイアス電力 100 W(13.56MHz) 基板ステージ加熱温度 400 ℃ ステップ1ではソレノイドコイル電源は外側のソレノイ
ドコイルのみoffとした。ヘリコン波電源電力は実施
例1より低く、また間欠的なパルス印加であるのでプラ
ズマ密度は1010/cm3 台と低く、プラズマの輸送も
制御されるので、TEOSのプラズマ解離は抑えられ
る。この結果被処理基板表面には流動性の高い膜形成前
駆体が形成され、ここに基板バイアスの印加によるイオ
ン入射エネルギが印加されるので、堆積とスパッタリン
グが競合し、後述の図3(b)で示すようにステップカ
バレッジのよいTEOS系の第1の層間絶縁膜36が形
成される。第1の層間絶縁膜36の面内均一性は、被処
理基板径が8インチの場合、±1.5%であった。
【0035】第1の層間絶縁膜36は弱いプラズマCV
D条件での成膜であるので、膜中にHやOH基を含有し
ており、このままでは耐湿性に問題を残す。そこで次の
ステップ2では下記プラズマCVD条件により、膜質に
すぐれた緻密な第2の層間絶縁膜37を例えば300n
mの厚さに形成する。 ステップ2 O2 (第1のガスノズル) 50 sccm SiH4 (第2のガスノズル) 20 sccm ガス圧力 0.13 Pa 第1のヘリコン波電源電力 2500 W(13.56MHz) 第2のヘリコン波電源電力 2500 W(13.56MHz) (共に連続的に印加) 誘導結合アンテナ電源電力 2500 W(13.56MHz) 基板バイアス電力 100 W(13.56MHz) 基板ステージ加熱温度 400 ℃ ステップ2ではソレノイド電源は内側外側ともにonと
した。このプラズマCVDにより、HやOH等の残存物
のない、緻密で耐湿性に優れた第2の層間絶縁膜37が
図3(b)に示すように形成された。
【0036】第1の層間絶縁膜36および第2の層間絶
縁膜37の形成により、充分な平坦面を有する層間絶縁
膜が形成されるが、Al系金属配線35上に残るわずか
な凸部を除去するため、公知のCMPを用いてほぼ完全
な平坦面とすることもできる。この際は図3(c)に示
すようにCMP後に再度ステップ2とおなじプラズマC
VD条件で第3の層間絶縁膜38を形成する。もちろん
第2の層間絶縁膜37を形成せず、第1の層間絶縁膜形
成後、直ちにCMPを施し、この後第3の層間絶縁膜3
8を形成してもよい。
【0037】本実施例によれば、膜質の問題を残すTE
OS等の有機シリコンソースガスを用いたプラズマCV
Dにおいても、プラズマ密度の制御により平坦性、均一
性を一層向上するとともに、TEOS酸化膜そのものの
膜質の向上も改善することができる。この後無機シラン
系ガスによる高密度プラズマCVDにより、緻密な層間
絶縁膜を積層する2ステップ方式により、信頼性の高い
グローバル平坦化が可能となる。
【0038】実施例4 本実施例は前実施例3の変形例であり、低誘電率のSi
x y を採用した2ステップ方式のプラズマCVDの
例を図4(a)〜(b)を参照して説明する。ラインア
ンドスペース間隔や層間絶縁膜自体の厚さが縮小されつ
つある高集積度半導体装置においては、配線間の静電容
量を低減することが動作速度の向上のために重要であ
る。本実施例で採用した被処理基板は、前実施例で採用
した図3(a)に示す被処理基板と同様であるので重複
する説明は省略する。
【0039】この被処理基板を図1に示すプラズマCV
D装置の基板ステージ上に載置し、この被処理基板を基
板ステージ2上にセッティングし、ステップ1では一例
として下記プラズマCVD条件によりSiOx y から
なる層間絶縁膜を形成した。 ステップ1 C2 6 (第1のガスノズル) 20 sccm O2 (第1のガスノズル) 50 sccm TEOS(第2のガスノズル) 20 sccm H2 O (第2のガスノズル) 50 sccm ガス圧力 0.13 Pa 第1のヘリコン波電源電力 1000 W(13.56MHz) 第2のヘリコン波電源電力 2000 W(13.56MHz) (共に30μsec間隔on/offで間欠印加) 誘導結合アンテナ電源電力 2500 W(13.56MHz) 基板バイアス電力 100 W(13.56MHz) 基板ステージ加熱温度 400 ℃ ステップ1ではソレノイドコイル電源は外側のソレノイ
ドコイルのみoffとした。ここでもヘリコン波電源電
力は実施例1より低く、また間欠的なパルス印加である
のでプラズマ密度は1010/cm3 台と低く、プラズマ
の輸送も制御されるので、TEOSのプラズマ解離は抑
えられる。この結果被処理基板表面には流動性の高い膜
形成前駆体が形成され、ここに基板バイアスの印加によ
るイオン入射エネルギが印加されるので、堆積とスパッ
タリングあるいはエッチングが競合し、図4(a)で示
すようにボイドのないステップカバレッジのよいSiO
xy からなる低誘電率の第1の層間絶縁膜39が形成
される。低誘電率の第1の層間絶縁膜39の面内均一性
は、被処理基板径が8インチの場合、±1.0%であっ
た。
【0040】低誘電率の第1の層間絶縁膜39は弱いプ
ラズマCVD条件での成膜であるので、膜中にHやOH
基を含有しておりこのままでは耐湿性に問題を残す。そ
こで次のステップ2では前実施例3のステップ2と同様
のプラズマCVD条件により、膜質にすぐれた緻密な第
2の層間絶縁膜37を例えば300nmの厚さに形成す
る。この状態を図4(b)に示す。
【0041】低誘電率の第1の層間絶縁膜39および第
2の層間絶縁膜37の形成により、充分な平坦面を有す
る層間絶縁膜が形成されるが、Al系金属配線35上に
残るわずかな凸部を除去するため、公知のCMPを用い
てほぼ完全な平坦面とすることもできる。この際は前実
施例3と同様にCMP後に再度ステップ2のプラズマC
VD条件で第3の層間絶縁膜38を形成する。もちろん
第2の層間絶縁膜37を形成せず、第1の層間絶縁膜形
成後、直ちにCMPを施し、この後第3の層間絶縁膜3
8を形成してもよい。
【0042】本実施例によれば、膜質の問題を残すTE
OS等の有機シリコンソースガスを用いたプラズマCV
Dにおいても、プラズマ密度の制御により平坦性、均一
性を一層向上するとともに、SiOx y 膜そのものの
膜質の向上も改善することができる。この後無機シラン
系ガスによる高密度プラズマCVDにより、緻密な層間
絶縁膜を積層する2ステップ方式により、信頼性の高い
グローバル平坦化が可能となる。さらに本実施例におい
てはステップ1で導入されたC2 6 は、プラズマ処理
室外周に巻回された誘導結合アンテナにより高密度プラ
ズマを生成し、プラズマ処理室内壁をクリーニングする
効果をも有する。このため、堆積種やCVD膜がプラズ
マ処理室内壁に堆積してさらに剥離することがなく、パ
ーティクル汚染のないクリーンな成膜が可能である。
【0043】以上、本発明を4例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
なく、m=0モードのヘリコン波プラズマと、m=1モ
ードのヘリコン波プラズマを同時に採用し、ヘリコン波
プラズマのプラズマ強度プロファイルやプラズマ強度を
自在に制御し、かつ誘導結合プラズマを併用してプラズ
マ処理室でのプラズマ密度の制御やin−situクリ
ーニングを施す技術的思想の範囲で、プラズマCVD装
置構成やプラズマCVD条件、被処理基板構成等適宜変
更することが可能である。
【0044】
【発明の効果】以上の説明から明らかなように、本発明
のプラズマCVD装置およびプラズマCVD方法によれ
ば、プラズマCVD条件を自在に制御してプラズマ密度
やプラズマ密度分布を任意に設定できるので、高アスペ
クト比の微細な段差凹部をもボイドなく埋め込み平坦な
表面を形成することができ、しかも面内均一性と膜質を
も向上することができる。さらにCMPを併用する場合
でも、わずかに残る段差凸部を除去するだけで済むの
で、グローバル平坦化がスループット良く実現できる。
したがって、本発明によれば多層配線を多用した高集積
度半導体装置の生産性や信頼性の向上に寄与するところ
大である。
【図面の簡単な説明】
【図1】本発明を適用した実施例1によるプラズマCV
D装置の概略断面図である。
【図2】本発明を適用した実施例2によるプラズマCV
D方法を示す概略断面図であり、(a)は下地絶縁膜上
にラインアンドスペース形状のAl系金属配線を形成し
た状態、(b)は層間絶縁膜を形成した状態、(c)は
層間絶縁膜の凸部をCMPで除去した状態である。
【図3】本発明を適用した実施例3のプラズマCVD方
法を示す概略断面図であり、(a)は下地絶縁膜上にラ
インアンドスペース形状のAl系金属配線を形成した状
態、(b)は第1の層間絶縁膜と第2の層間絶縁膜を形
成した状態、(c)はCMPを施した後、第3の層間絶
縁膜を形成した状態である。
【図4】本発明を適用した実施例4のプラズマ処理方法
を示す概略断面図であり、(a)はラインアンドスペー
ス形状のAl系金属配線上に低誘電率の第1の層間絶縁
膜を形成した状態、(b)は第2の層間絶縁膜を形成し
た状態である。
【図5】代表的なヘリコン波アンテナの概略形状を示
し、(a)はシングルループ状、(b)は逆方向の電流
が流れる2つのループ形状アンテナを組み合わせたも
の、(c)および(d)は逆方向の電流が流れる2つの
ハーフターンアンテナを組み合わせたものである。
【図6】円筒プラズマを伝播するヘリコン波の電気力線
の断面形状およびその磁場方向の伝播の様子を示す概略
斜視図であり、(a)はM=+1モード、(b)はm=
0モードである。
【図7】円筒プラズマを伝播するヘリコン波の直径方向
のイオン電流密度分布を示す図である。
【符号の説明】
1 被エッチング基板 2 基板ステージ 3 基板バイアス電源 4 第1のガスノズル 5 第2のガスノズル 10 プラズマ発生室 11 べルジャ 12 第1のヘリコン波アンテナ 14 第2のヘリコン波アンテナ 16 ソレノイドコイルアッセンブリ 20 プラズマ処理室 21 誘導結合アンテナ 31 半導体基板 32 下地絶縁膜 34a Al系金属配線 35 層間絶縁膜 36 第1の層間絶縁膜 37 第2の層間絶縁膜 38 第3の層間絶縁膜 39 低誘電率の第1の層間絶縁膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 誘電体材料からなり、開放端面と、略平
    坦な閉鎖端面を有するべルジャの外周に巻回したm=0
    およびm=1モードののうちのいずれかのヘリコン波プ
    ラズマを発生しうる第1のヘリコン波アンテナと、 前記第1のヘリコン波アンテナのさらに外周に配設した
    ソレノイドコイルアッセンブリと、 前記べルジャの閉鎖端面に臨むリング状のm=0および
    m=1モードの双方のヘリコン波プラズマを発生しうる
    第2のヘリコン波アンテナとを有するヘリコン波プラズ
    マ発生室と、 前記プラズマ発生室の前記開放端面に連接するととも
    に、被処理基板を載置した基板ステージを内部に配設し
    たプラズマ処理室とを具備するプラズマCVD装置であ
    って、 前記プラズマ処理室の外周に、 誘導結合アンテナを巻回したことを特徴とする、プラズ
    マCVD装置。
  2. 【請求項2】 第1のヘリコン波アンテナ、第2のヘリ
    コン波アンテナおよび誘導結合アンテナに、高周波電力
    を連続的に印加する手段を有することを特徴とする、請
    求項1記載のプラズマCVD装置。
  3. 【請求項3】 第1のヘリコン波アンテナ、第2のヘリ
    コン波アンテナおよび誘導結合アンテナに、高周波電力
    を間欠的に印加する手段を有することを特徴とする、請
    求項1記載のプラズマCVD装置。
  4. 【請求項4】 ソレノイドコイルアッセンブリのうち、
    ヘリコン波の輸送に寄与するソレノイドコイルへの電力
    を間欠的に印加する手段を有することを特徴とする、請
    求項1記載のプラズマCVD装置。
  5. 【請求項5】 基板ステージに基板バイアス電力を印加
    する手段を有することを特徴とする、請求項1記載のプ
    ラズマCVD装置。
  6. 【請求項6】 請求項1記載のプラズマCVD装置によ
    り、m=0モードのヘリコン波プラズマ、m=1モード
    のヘリコン波プラズマおよび誘導結合プラズマとを被処
    理基板に同時に照射しつつプラズマCVD膜を堆積する
    ことを特徴とする、プラズマCVD方法。
  7. 【請求項7】 請求項1記載のプラズマCVD装置によ
    り、m=0モードのヘリコン波プラズマ、m=1モード
    のヘリコン波プラズマおよび誘導結合プラズマのうちの
    少なくとも1種を被処理基板に間欠的に照射しつつプラ
    ズマCVD膜を堆積することを特徴とする、プラズマC
    VD方法。
  8. 【請求項8】 請求項1記載のプラズマCVD装置によ
    り、ヘリコン波の輸送に寄与するソレノイドコイルへの
    電力を間欠的に印加しつつプラズマCVD膜を堆積する
    ことを特徴とする、プラズマCVD方法。
JP7168442A 1995-07-04 1995-07-04 プラズマcvd装置およびプラズマcvd方法 Pending JPH0922795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7168442A JPH0922795A (ja) 1995-07-04 1995-07-04 プラズマcvd装置およびプラズマcvd方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7168442A JPH0922795A (ja) 1995-07-04 1995-07-04 プラズマcvd装置およびプラズマcvd方法

Publications (1)

Publication Number Publication Date
JPH0922795A true JPH0922795A (ja) 1997-01-21

Family

ID=15868198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7168442A Pending JPH0922795A (ja) 1995-07-04 1995-07-04 プラズマcvd装置およびプラズマcvd方法

Country Status (1)

Country Link
JP (1) JPH0922795A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111711A (ja) * 1997-10-02 1999-04-23 Nec Corp 半導体装置およびその製造方法
JP2002510877A (ja) * 1998-04-06 2002-04-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 表面平坦化のための、表面への制御された多様な厚みの材料の蒸着
JP2004018908A (ja) * 2002-06-13 2004-01-22 Onward Giken:Kk ワークの表面処理方法と、その装置
JP5152972B2 (ja) * 2005-06-30 2013-02-27 康文 藤原 SiOCH膜の製造方法
US20130160795A1 (en) * 2011-12-27 2013-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma Etcher Design with Effective No-Damage In-Situ Ash
WO2013179837A1 (ja) * 2012-05-28 2013-12-05 シャープ株式会社 半導体装置およびその製造方法
KR20200019218A (ko) * 2017-09-13 2020-02-21 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20200104422A (ko) * 2012-10-26 2020-09-03 어플라이드 머티어리얼스, 인코포레이티드 Pecvd 장치 및 프로세스
US20210202213A1 (en) * 2018-09-20 2021-07-01 Kokusai Electric Corporation Substrate processing apparatus, method of manufacturing semiconductor device, and plasma generator

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111711A (ja) * 1997-10-02 1999-04-23 Nec Corp 半導体装置およびその製造方法
JP2002510877A (ja) * 1998-04-06 2002-04-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 表面平坦化のための、表面への制御された多様な厚みの材料の蒸着
JP2004018908A (ja) * 2002-06-13 2004-01-22 Onward Giken:Kk ワークの表面処理方法と、その装置
JP5152972B2 (ja) * 2005-06-30 2013-02-27 康文 藤原 SiOCH膜の製造方法
US20130160795A1 (en) * 2011-12-27 2013-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma Etcher Design with Effective No-Damage In-Situ Ash
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
WO2013179837A1 (ja) * 2012-05-28 2013-12-05 シャープ株式会社 半導体装置およびその製造方法
KR20200104422A (ko) * 2012-10-26 2020-09-03 어플라이드 머티어리얼스, 인코포레이티드 Pecvd 장치 및 프로세스
KR20200019218A (ko) * 2017-09-13 2020-02-21 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JPWO2019053806A1 (ja) * 2017-09-13 2020-03-26 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
US11145491B2 (en) 2017-09-13 2021-10-12 Kokusai Electric Corporation Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US20210202213A1 (en) * 2018-09-20 2021-07-01 Kokusai Electric Corporation Substrate processing apparatus, method of manufacturing semiconductor device, and plasma generator

Similar Documents

Publication Publication Date Title
KR100274307B1 (ko) 플라즈마 처리장치
TWI679674B (zh) 蝕刻基板的方法
US10062564B2 (en) Method of selective gas phase film deposition on a substrate by modifying the surface using hydrogen plasma
US5897713A (en) Plasma generating apparatus
KR20190014123A (ko) 전자 빔 플라즈마 프로세스에 의해 형성된 다이아몬드상 탄소 층
JP4361625B2 (ja) 半導体装置及びその製造方法
US6737350B1 (en) Method of manufacturing semiconductor device
KR20010012516A (ko) 구리 금속공정용 신뢰성 베리어 인테그레이션
WO2000001007A1 (fr) Procede de traitement au plasma
KR100563610B1 (ko) 반도체소자의제조방법
TW201737294A (zh) 用以蝕刻高深寬比特徵部之功率調變
US20090064932A1 (en) Apparatus for HDP-CVD and method of forming insulating layer using the same
TW202004910A (zh) 用於低深寬比堆疊圖案化的方法和系統
JPH0922795A (ja) プラズマcvd装置およびプラズマcvd方法
TWI811432B (zh) 蝕刻方法及電漿處理裝置
JPH07316823A (ja) プラズマcvd装置およびプラズマcvd方法
CN111710643A (zh) 完全自对准通孔过程中使用多种材料的半导体后段互连
JPH0955376A (ja) プラズマcvd方法
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP3257241B2 (ja) プラズマcvd方法
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
JP3530788B2 (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
JP4141021B2 (ja) プラズマ成膜方法
JPH07326581A (ja) プラズマ装置およびこれを用いたプラズマcvd方法
KR20210102445A (ko) 톤 반전 패터닝을 위한 이중 플러그 방법