CN111710643A - 完全自对准通孔过程中使用多种材料的半导体后段互连 - Google Patents

完全自对准通孔过程中使用多种材料的半导体后段互连 Download PDF

Info

Publication number
CN111710643A
CN111710643A CN202010193451.7A CN202010193451A CN111710643A CN 111710643 A CN111710643 A CN 111710643A CN 202010193451 A CN202010193451 A CN 202010193451A CN 111710643 A CN111710643 A CN 111710643A
Authority
CN
China
Prior art keywords
region
liner
interconnect material
interconnect
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010193451.7A
Other languages
English (en)
Inventor
相泽宽和
前川薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111710643A publication Critical patent/CN111710643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

用于完全自对准通孔(FSAV)过程中使用多种材料的半导体后段(BEOL)互连的系统和方法的实施方式。在实施方式中，方法包括接收具有形成在基板的表面上的图案化结构的基板。方法还可以包括在图案化结构的第一区域中沉积第一互连材料。这样的方法还可以包括在图案化结构的第二区域中沉积第二互连材料，其中，第一互连材料不同于第二互连材料，并且其中，第一区域和第二区域包括图案化结构的公共层。

Description

完全自对准通孔过程中使用多种材料的半导体后段互连
技术领域
本发明涉及用于基板处理的系统和方法，并且更具体地涉及用于在完全自对准通孔(FSAV)过程中使用多种材料的半导体后段(BEOL)互连的方法和系统。
背景技术
随着对半导体器件中的较小尺寸特征的开发，需要克服许多物理及处理挑战。一个这样的挑战起因于形成通常被称为通孔的层与层互连结构。随着器件占用面积(footprint)的减小，所需的通孔宽度也在缩小，但是并非所有材料都适合于窄宽度的通孔。例如，已经注意到，先前已经用于器件层互连部的铜可能具有太高的电阻率。其他材料可能更适合窄互连部，但是并非单个BEOL层上的所有互连部总是窄尺寸互连部。一些较宽的互连部可以是两倍或三倍宽度，或更多。遗憾的是，已经观察到，当将适合于窄互连部的材料用于形成较宽互连部时，可能出现间隙或其他不均匀性。
发明内容
用于在FSAV过程中使用多种材料的半导体BEOL互连的系统和方法的实施方式。在实施方式中，方法包括接收具有形成在基板的表面上的图案化结构的基板。方法还可以包括在图案化结构的第一区域中沉积第一互连材料。这样的方法还可以包括在图案化结构的第二区域中沉积第二互连材料，其中，第一互连材料不同于第二互连材料，并且其中，第一区域和第二区域包括图案化结构的公共层。
附图说明
包含在本说明书中并且构成本说明书的一部分的附图示出了本发明的实施方式，并且与以上给出的发明内容以及以下给出的具体实施方式一起用于描述本发明。
图1示出了用于半导体处理的反应离子蚀刻(RIE)工具的一个实施方式。
图2示出了用于半导体器件处理的湿蚀刻工具的一个实施方式。
图3示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的方法的一个实施方式。
图4示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的方法的一个实施方式。
图5示出了图3或图4的过程的产品的实施方式。
图6A示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6B示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6C示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6D示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6E示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6F示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6G示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6H示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6I示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6J示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6K示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
图6L示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的处理流程中的处理步骤的一个实施方式。
具体实施方式
提出了用于在FSAV过程中使用多种材料的半导体BEOL互连的方法和系统。然而，相关领域的技术人员将认识到，可以在没有特定细节中的一个或更多个特定细节的情况下或者使用其他替换和/或附加方法、材料或部件来实践各个实施方式。在其他情况下，未详细描述或示出公知的结构、材料或操作，以避免使本发明的各个实施方式的方面不清楚。
类似地，出于说明的目的，阐述了特定的数字、材料和配置，以便提供对本发明的透彻理解。然而，可以在没有特定细节的情况下实践本发明。此外，应该理解的是，附图中所示的各个实施方式是说明性表示，并且不一定按比例绘制。在参照附图时，相同的附图标记始终指代相同的部分。
整个说明书中对“一个实施方式”或“实施方式”或其变型的提及是指结合该实施方式描述的特定特征、结构、材料或特性被包括在本发明的至少一个实施方式中，但是并不表示它们存在于每个实施方式中。因此，在整个说明书中各处出现的诸如“在一个实施方式中”或“在实施方式中”的短语不一定指的是本发明的同一实施方式。此外，在一个或更多个实施方式中可以以任何合适的方式组合特定特征、结构、材料或特性。在其他实施方式中可以包括各种附加层和/或结构以及/或者可以省略所描述的特征。
另外，应该理解的是，除非另有明确说明，否则“一”或“该”可能是指“一个或更多个”。
各种操作将被以最有助于理解本发明的方式依次描述为多个离散操作。然而，描述的顺序不应该被解释为暗示这些操作必须依赖于顺序。特别地，不需要按呈现的顺序执行这些操作。可以按与所描述的实施方式不同的顺序执行所描述的操作。在另外的实施方式中，可以执行各种附加操作和/或可以省略所描述的操作。
如本文所使用的，术语“基板”意指并且包括上面形成有材料的基础材料或构造。将认识到的是，基板可以包括单一材料、不同材料的多个层、其中具有不同材料或不同结构的区域的一层或更多层等。这些材料可以包括半导体、绝缘体、导体或其组合。例如，基板可以是半导体基板，支承结构上的基础半导体层，其上形成有一个或更多个层、结构或区域的半导体基板或金属电极。基板可以是传统的硅基板或包括半导体材料层的其他块状基板。如本文所使用的，术语“块状基板”不仅意指和包括硅晶片，还包括绝缘体上硅(“SOI”)基板——例如蓝宝石上硅(“SOS”)基板和玻璃上硅(“SOG”)基板——基础半导体基部上的硅外延层以及其他半导体或光电材料，例如硅锗、锗、砷化镓、氮化镓和磷化铟。基板可以是掺杂的或未掺杂的基板。
现在参照附图，其中在若干视图中相同的附图标记标示同一部分或对应的部分。
图1是用于在FSAV过程中使用多种材料的半导体BEOL互连的系统100的实施方式。在另外的实施方式中，系统100可以被配置成在FSAV过程中使用多种材料执行半导体BEOL互连，如参照图3至图6L所述。在图1中示出被配置成执行以上标识的过程情况的蚀刻和等离子辅助沉积系统100，其包括处理室110、基板保持器120——待处理的晶片125固定在基板保持器120上——以及真空抽吸系统150。晶片125可以是半导体基板、晶片、平板显示器或液晶显示器。处理室110可以被配置成有助于在晶片125的表面附近蚀刻处理区域145。经由气体分配系统140引入过程气体的混合物或可电离气体。对于给定的过程气体流，使用真空抽吸系统150调节过程压力。
晶片125可以经由夹紧系统(未示出)例如机械夹紧系统或电夹紧系统(例如静电夹紧系统)来固定到基板保持器120。此外，基板保持器120可以包括被配置成调节和/或控制基板保持器120和晶片125的温度的加热系统(未示出)或冷却系统(未示出)。加热系统或冷却系统可以包括传热流体的再循环流，在冷却时传热流体从基板保持器120接收热量并且将热量传递到热交换器系统(未示出)，或者在加热时将热量从热交换器系统传递到基板保持器120。在其他实施方式中，可以在基板保持器120以及处理室110的室壁和处理系统100内的任何其他部件中包括加热/冷却元件，例如电阻加热元件或热电加热器/冷却器。
另外，可以经由后侧气体供应系统126将传热气体输送到晶片125的后侧，以便提高晶片125与基板保持器120之间的气隙热导率。当以升高的或降低的温度要求对晶片125的温度控制时可以利用这样的系统。例如，后侧气体供应系统可以包括双区域气体分配系统，其中，可以在晶片125的中心与边缘之间独立地改变氦气气隙压力。
在图1所示的实施方式中，基板保持器120可以包括电极122，RF功率通过电极122耦合至处理区域145。例如，基板保持器120可以经由通过可选阻抗匹配网络132从RF发生器130到基板保持器120的RF功率传输以RF电压被电偏置。RF电偏置可以用于加热电子以形成和保持等离子体。在该配置中，系统100可以操作为RIE反应器，其中，室和上气体注入电极用作地表面。
此外，可以使用脉冲偏置信号控制器131来使以RF电压对电极122的电偏置脉冲化。例如，可以使从RF发生器130输出的RF功率在关闭状态与开启状态之间脉冲化。替选地，将RF功率以多个频率施加到基板保持器电极。此外，阻抗匹配网络132可以通过降低反射功率来改善RF功率向等离子体处理室110中的等离子体的转移。匹配网络拓扑(例如L型、π型、T型等)和自动控制方法是本领域技术人员公知的。
气体分配系统140可以包括喷头设计，该喷头设计用于引入过程气体的混合物。替选地，气体分配系统140可以包括多区域喷头设计，该多区域喷头设计用于引入过程气体的混合物，以及用于调节晶片125上方的过程气体的混合物的分配。例如，多区域喷头设计可以被配置成相对于到晶片125上方的大致中心区域的过程气体流或成分的量来将过程气体流或成分调节到晶片125上方的大致周边区域。在这样的实施方式中，可以以合适的组合分配气体以在室110内形成高度均匀的等离子体。
真空抽吸系统150可以包括涡轮分子真空泵(TMP)和闸阀，涡轮分子真空泵能够达到每秒约8000升(或更高)的抽吸速度，闸阀用于调节室压力。在用于干法等离子体蚀刻的常规等离子体处理设备中，可以采用每秒800至3000升的TMP。TMP对于低压处理(通常小于约50毫托(mTorr))是有用的。对于高压处理(即，大于约80毫托)，可以使用机械增压泵和干式低真空泵(dry roughing pump)。此外，可以将用于监测室压力的设备(未示出)耦合至等离子体处理室110。
在实施方式中，源控制器155可以包括微处理器、存储器和数字I/O端口，其能够生成足以传送和激活至处理系统100的输入的控制电压以及监测来自等离子体处理系统100的输出。此外，源控制器155可以耦合至以下装置并且可以与以下装置交换信息：RF发生器130、脉冲偏置信号控制器131、阻抗匹配网络132、气体分配系统140、气体供应装置190、真空抽吸系统150以及基板加热/冷却系统(未示出)、后侧气体供应系统126和/或静电夹紧系统128。例如，可以利用存储在存储器中的程序根据过程配方来激活至处理系统100的上述部件的输入，以便对晶片125执行等离子体辅助过程，例如等离子体蚀刻过程或后加热处理过程。
另外，处理系统100还可以包括上电极170，RF功率可以通过可选的阻抗匹配网络174从RF发生器172耦合至上电极170。在一个实施方式中，向上电极施加RF功率的频率的范围可以从约0.1MHz至约200MHz。替选地，本实施方式可以与电感耦合等离子体(ICP)源、电容耦合等离子体(CCP)源、被配置成在GHz频率范围内操作的径向线缝隙天线(RLSATM)源、被配置成在sub-GHz到GHz范围内操作的电子回旋共振(ECR)源和其他源一起使用。另外，向下电极施加功率的频率的范围可以从约0.1MHz至约80MHz。此外，源控制器155耦合至RF发生器172和阻抗匹配网络174，以便对向上电极170施加RF功率进行控制。上电极的设计和实现方式是本领域技术人员公知的。如图所示，可以将上电极170和气体分配系统140设计在同一室组件内。替选地，上电极170可以包括用于调节与晶片125上方的等离子体耦合的RF功率分配的多区域电极设计。例如，可以将上电极170划分为中心电极和边缘电极。
根据应用，可以将诸如传感器或计量设备的附加设备耦合至处理室110和源控制器155，以收集实时数据并且使用这样的实时数据来同时控制两个或更多个步骤中的两个或更多个所选择的集成操作变量，其中，所述两个或更多个步骤涉及集成方案的沉积过程、RIE过程、拉拔过程、轮廓改造过程、加热处理过程和/或图案转移过程。此外，可以使用相同的数据以确保集成目标，其中，集成目标包括实现后热处理(post heat treatment)的完成、图案均匀性(均匀性)、结构下拉(下拉(pulldown))、结构减薄(减薄(slimming))、结构纵横比(纵横比)、线宽粗糙度、基板吞吐量、拥有的成本等。
通过调制所施加的功率，通常通过改变脉冲频率和占空比，可以获得与连续波(CW)中产生的等离子体的特性明显不同的等离子体特性。因此，电极的RF功率调制可以提供对时间平均离子通量和离子能量的控制。
处理室的另外的实施方式可以在器件处理期间利用流体涂覆，包括例如湿蚀刻系统。图2中示出了用于湿蚀刻的系统200的示例。在这样的实施方式中，系统200包括湿蚀刻室210以容纳湿蚀刻化学物质，在一些实施方式中，湿蚀刻化学物质可以包括强酸。湿蚀刻酸的示例可以包括弱氢氟酸(HF)稀释液(例如HF/HCl)，或者本领域技术人员已知的其他侵蚀性较小的蚀刻配方。
在实施方式中，基板125被放置在室210内的旋转基板保持器212上，例如板或卡盘。旋转基板保持器212可以通过机动化基座218以各种旋转速率被旋转。在实施方式中，机动化基座218可以由控制器220控制。此外，蚀刻控制器220可以控制蚀刻溶液分配器215(例如喷嘴或喷头)可以分配蚀刻流体216(例如HF稀释液)的速率。可以通过离心力跨基板125的表面吸取蚀刻溶液，从而从基板的表面去除材料颗粒。可以由蚀刻控制器220通过调整旋转速率、分配速率或旋转速率和分配速率两者来控制蚀刻速率。
类似地，可以通过气体注入系统222将气体226引入湿蚀刻室210。气体注入系统222可以基本类似于图1中所描述的气体注入系统122，但气体注入系统222可以被配置成注入专用于湿蚀刻化学物质的气体。气体注入系统222可以耦合至蚀刻控制器220并受其控制。在各种实施方式中，可以根据所选择的湿蚀刻化学物质来选择气体226，并且气体226可以促进用湿蚀刻化学物质216覆盖基板125的表面。例如，在蚀刻流体是HF稀释液的实施方式中，气体226可以是气态氟化氢(HF)。本领域普通技术人员将认识到气体226和蚀刻流体216的可能有益的各种其他组合。
图3示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的方法300的实施方式。在实施方式中，方法300包括接收具有形成在基板的表面上的图案化结构的基板，如在框302处所示。方法300还可以包括在图案化结构的第一区域中沉积第一互连材料，如在框304处所示。这样的方法还可以包括在图案化结构的第二区域中沉积第二互连材料，其中，第一互连材料不同于第二互连材料，并且其中，第一区域和第二区域包括图案化结构的公共层，如在框306处所示。
图4示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的方法400的另一实施方式。在实施方式中，方法400包括在第一区域中形成第一沟槽图案，如在框402处所示。在实施方式中，方法400还包括在基板的至少一个层上和在第一沟槽中形成包括第一衬里材料的第一衬里，并且在第一衬里上形成第一互连材料层，如在框404处所示。在框406处，方法400包括在第二区域中从基板的表面去除过量的第一互连材料，并且在第一区域中形成第一凹槽。在框408处，方法400包括从第二区域去除第一衬里材料。方法400还可以包括在第一凹槽中和第二区域上形成填充层，如在框410处所示。
在框412处，方法400包括在填充层上形成至少一个硬掩模层，并且在硬掩模层上形成图案化的光刻膜，图案化的光刻膜限定要在第二区域中形成的第二沟槽的图案。在框414处，方法400包括以由光刻膜限定的图案在第二区域中形成第二沟槽。方法400还可以包括去除硬掩模层，并且去除填充层，如在框416处所示。此外，方法400可以包括在第一凹槽上和第二沟槽上沉积第二衬里，并且在第二沟槽中在第二衬里材料上沉积第二互连材料，如在框418处所示。
在框420处，方法400包括从基板的表面去除过量的第二互连材料，并且在第一互连材料上形成化学机械抛光(CMP)虚设部(dummy)，该CMP虚设部包括第二互连材料。在框422处，方法400包括从第一区域和从第二区域将第二互连材料中的部分去除至CMP虚设部的深度。
另外，方法400可以包括在第一互连材料和第二互连材料上形成蚀刻终止层，并且形成包括第一互连材料和第二互连材料的第二级互连结构。例如，步骤402至步骤424中的每个步骤都可以被重复以形成耦合到第一级互连结构的第二级互连结构。
本领域普通技术人员将认识到，图3至图4中描述的方法的各个步骤可以以图1和图2的系统实现。也可使用其他系统，例如化学机械抛光(CMP)系统、物理层沉积(PLD)系统等。本领域普通技术人员将认识到哪些步骤将由特定系统执行。例如，本领域普通技术人员将认识到，沟槽形成步骤可以由图1的系统执行，并且某些硬掩模去除步骤可以由图2的湿蚀刻系统执行。
图5示出了可以通过图3至图4的方法生产的产品的实施方式。在实施方式中，产品形成在基板125上。基板125可以包括第一区域502和第二区域504。在一个实施方式中，除了根据所述方法第一类型或第一尺寸的某些特征形成在第一区域502中以及第二类型或第二尺寸的特征形成在第二区域504中之外，在第一区域502与第二区域504之间没有物理边界。在另一实施方式中，可以形成物理边界。基板125可以包括多个层，如下面参照图6A至图6L更详细地描述的。在实施方式中，可以在第一区域502中形成第一组互连部506，并且可以在第二区域504中形成第二组互连部508。如图所示，第一组互连部506的宽度可以不同于第二组互连部508的宽度。
基板125还可以包括多个互连级。例如，基板125可以包括第一互连级514和第二互连级516。在实施方式中，可以在第二互连级516的第一区域中形成另一组第一互连部510，并且可以在第二互连级516的第二区域中形成另一组第二互连部512。如图所示，互连部510的宽度可以不同于互连部512的宽度。
图6A至图6L示出了用于在FSAV过程中使用多种材料的半导体BEOL互连的过程流程。图6A至图6L可以分别对应于图4的方法400的步骤402至步骤424的实施方式。图6A示出了在基板125的第一区域502中形成第一沟槽图案610。在实施方式中，基板125可以包括多个层，该多个层包括底层602、蚀刻终止层604、低k层606以及一个或更多个硬掩模层608a、608b。在实施方式中，可以使用传统单色曝光图案化过程、多色曝光图案化过程、自对准双重图案化(SADP)过程、自对准四重图案化(SAQP)图案化过程等中的任何一种来执行第一沟槽图案610。
图6B示出了用于在第一沟槽图案610中沉积第一衬里(liner)612和第一互连材料614的过程的结果。图6B的实施方式可以包括关于图6A描述的所有层，加上衬里层612和第一互连材料614。在实施方式中，衬里层612包括金属材料。具体地，衬里层612可以从包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)的材料中选择。在实施方式中，第一互连材料614可以包括金属，例如钴(Co)、钨(W)、钌(Ru)、镍(Ni)、钼(Mo)、铱(Ir)或铑(Rh)。
图6C示出了在第一区域502中去除过量的第一互连材料614并形成第一凹槽616的结果的实施方式。在实施方式中，可以在图1的处理系统中使用干蚀刻过程或在图2的湿蚀刻系统中使用湿蚀刻过程来去除过量的第一互连材料614。类似地，可以根据处理要求通过任一过程形成凹槽。普通技术人员将认识到对于给定的应用哪个过程将是优选的。在实施方式中，可以在第二区域504中去除过量的第一互连材料614，直到达硬掩模层608a或608b，如箭头618所示。在另一实施方式中，可以去除第一衬里612的一部分。具体地，可以去除凹槽616中的第一衬里612的暴露的部分和第二区域504中的暴露的第一衬里612，如图6D所示。
图6E示出了在第一凹槽618中和在第二区域504上形成填充层620的步骤的结果的实施方式。在实施方式中，填充层620可以包括旋涂硬掩模(SOH)材料、有机介电层(ODL)、有机平坦化层(OPL)或无灰碳(ACL)材料。在一些实施方式中，ACL可以是有益的，因为ACL可以通过热过程被去除，并且不需要可能导致金属氧化和对低k层606的损坏的等离子体灰化或RIE。
在实施方式中，可以在填充层620上形成一个或更多个硬掩模层622，并且可以在硬掩模层622上形成一个或更多个光刻膜624a、624b，如图6F所示。在实施方式中，可以根据将限定如图6G所示的第二沟槽图案628的形状和尺寸的图案在第二区域504中以图案626来对光刻膜624b图案化。在实施方式中，硬掩模层622可以由诸如TiN、TaN、W、SiN、SiON或SiO2的材料形成。在一个实施方式中，可以将TiN用于硬掩模层622，因为TiN容易被去除。
图6G示出了穿过硬掩模层622的第一蚀刻630、穿过填充层620的第二蚀刻632和穿过硬掩模层608a、608b和低k层606的第三蚀刻634以在第二区域504中形成第二沟槽图案628的结果。
图6H示出了去除硬掩模层622和填充层620的处理步骤的结果。在实施方式中，可以使用湿蚀刻来去除硬掩模层622，例如TK10 Dupont(杜邦)制造的EKC或其他TiN清洗产品。可以使用非O2等离子体蚀刻或烘烤过程去除填充材料620。
图6I示出了沉积第二衬里638和第二互连材料640的处理步骤的结果。在实施方式中，第二衬里材料可以为Ta、TaN、Ti、TiN、Co、Ru或这些材料的任何组合。普通技术人员可以认识到可以形成衬里材料的其他的合适材料。在实施方式中，第二互连材料640可以是金属。在另外的实施方式中，第二互连材料可以是铜(Cu)、铝(Al)、银(Ag)或金(Au)中的至少一者。
图6J示出了用于去除过量的第二互连材料640的过程的结果。在实施方式中，可以如箭头642所示通过化学机械抛光(CMP)过程去除第二互连材料640。在另外的实施方式中，可以去除第二互连材料640，直到从高k层606的表面去除了硬掩模层608a、608b。在实施方式中，这样的过程可以在如图6C所示的第一凹槽616中产生一个或更多个CMP虚设特征644。
图6K示出了用于去除第一凹槽646中的第二互连材料的虚设帽部644并且在第二区域504中形成第二凹槽648的过程的结果。可以通过湿蚀刻过程来执行凹槽蚀刻。在另一实施方式中，也可以通过湿蚀刻过程在暴露区域中去除第二衬里638。
图6L示出了用于形成蚀刻终止层650的过程的结果。在这样的实施方式中，蚀刻终止层650可以包括碳氮化硅(SiCN)材料、一氮化硅(SiN)材料、氮化铝(AlN)材料、一氧化铝(AlO)材料、碳化硅(SiC)材料、也称为NDC的n掺杂碳化硅材料、氧掺杂碳化硅(ODC)材料和其他类似材料，其通过化学气相沉积(CVD)或原子层沉积(ALD)技术来沉积。在实施方式中，蚀刻终止层650可以将第一互连级514与第二互连级516分开。在这样的实施方式中，可以在蚀刻终止层650上形成附加层，并且可以重复所描述的过程以在第二互连级516上形成互连特征510和512。
另外的优点和修改对本领域技术人员将是显而易见的。因此，本发明就其更广泛的方面而言不限于具体细节、代表性装置和方法，以及所示和所述的说明性示例。因此，在不脱离一般发明构思的范围的情况下，可以偏离于这样的细节。

Claims (22)

1.一种用于互连方案的方法，包括：
接收具有图案化结构的基板，所述图案化结构形成在所述基板的表面上；
在所述图案化结构的第一区域中沉积第一互连材料；
在所述图案化结构的第二区域中沉积第二互连材料，其中，所述第一互连材料不同于所述第二互连材料，并且其中，所述第一区域和所述第二区域包括所述图案化结构的公共层。
2.根据权利要求1所述的方法，还包括在所述第一区域中形成第一衬里，所述第一衬里被设置在所述第一互连材料与所述图案化结构之间。
3.根据权利要求2所述的方法，还包括在所述第二区域中形成第二衬里，所述第二衬里被设置在所述第二互连材料与所述图案化结构之间。
4.根据权利要求3所述的方法，其中，所述第一衬里包括第一衬里材料，并且所述第二衬里包括第二衬里材料，其中，所述第一衬里材料不同于所述第二衬里材料。
5.根据权利要求1所述的方法，其中，所述第一互连材料包括钌(Ru)、钴(Co)、钨(W)、镍(Ni)、钼(Mo)、铱(Ir)或铑(Rh)中的至少之一。
6.根据权利要求1所述的方法，其中，所述第二互连材料包括铜(Cu)、铝(Al)、银(Ag)或金(Au)中的至少之一。
7.根据权利要求2所述的方法，其中，所述第一衬里材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)中的至少之一。
8.根据权利要求3所述的方法，其中，所述第二衬里材料包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钴(Co)或钌(Ru)中的至少之一。
9.根据权利要求1所述的方法，其中，沉积所述第一互连材料还包括在所述第一区域中形成第一沟槽图案。
10.根据权利要求9所述的方法，其中，沉积所述第二互连材料还包括在所述第二区域中形成第二沟槽图案。
11.根据权利要求10所述的方法，其中，所述第一区域中的沟槽的宽度不同于所述第二区域中的沟槽的宽度。
12.根据权利要求11所述的方法，其中，沉积所述第一互连材料还包括：
在所述基板的至少一个层上和在所述第一沟槽中形成包括所述第一衬里材料的第一衬里；以及
在所述第一衬里上形成所述第一互连材料的层。
13.根据权利要求12所述的方法，还包括在所述第二区域中从所述基板的表面去除过量的所述第一互连材料，并且在所述第一区域中形成第一凹槽。
14.根据权利要求13所述的方法，还包括从所述第二区域移除所述第一衬里材料。
15.根据权利要求14所述的方法，还包括在所述第一凹槽中和在所述第二区域上形成填充层。
16.根据权利要求15所述的方法，还包括：
在所述填充层上形成至少一个硬掩模层；以及
在所述硬掩模层上形成图案化的光刻膜，所述图案化的光刻膜限定要在所述第二区域中形成的第二沟槽的图案。
17.根据权利要求16所述的方法，还包括在所述第二区域中以由所述光刻膜限定的图案来形成所述第二沟槽。
18.根据权利要求17所述的方法，还包括：
去除所述硬掩模层；以及
去除所述填充层。
19.根据权利要求18所述的方法，还包括：
在所述第一凹槽上和所述第二沟槽上沉积所述第二衬里；以及
在所述第二沟槽中、在所述第二衬里材料上沉积所述第二互连材料。
20.根据权利要求19所述的方法，还包括从所述基板的表面去除过量的所述第二互连材料，并且在所述第一互连材料上形成化学机械抛光(CMP)虚设部，所述CMP虚设部包括所述第二互连材料。
21.根据权利要求20所述的方法，还包括从所述第一区域和从所述第二区域去除所述第二互连材料的一部分至所述CMP虚设部的深度，所述CMP虚设部的深度与所述第一区域中的所述第一凹槽的深度大致相同。
22.根据权利要求21所述的方法，还包括：
在所述第一互连材料和所述第二互连材料上形成蚀刻终止层；以及
形成包括所述第一互连材料和所述第二互连材料的第二级互连结构。
CN202010193451.7A 2019-03-18 2020-03-18 完全自对准通孔过程中使用多种材料的半导体后段互连 Pending CN111710643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/356,434 US10777456B1 (en) 2019-03-18 2019-03-18 Semiconductor back end of line (BEOL) interconnect using multiple materials in a fully self-aligned via (FSAV) process
US16/356,434 2019-03-18

Publications (1)

Publication Number Publication Date
CN111710643A true CN111710643A (zh) 2020-09-25

Family

ID=72425796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010193451.7A Pending CN111710643A (zh) 2019-03-18 2020-03-18 完全自对准通孔过程中使用多种材料的半导体后段互连

Country Status (3)

Country Link
US (1) US10777456B1 (zh)
KR (1) KR20200111117A (zh)
CN (1) CN111710643A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450608B2 (en) * 2020-08-07 2022-09-20 Samsung Electronics Co., Ltd. Integrated circuit devices including metal wires having etch stop layers on sidewalls thereof
KR20220117469A (ko) 2021-02-17 2022-08-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100105188A1 (en) * 2005-04-08 2010-04-29 Peter Moens Double trench for isolation of semiconductor devices
CN101937863A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
CN102420174A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 一种双大马士革工艺中通孔填充的方法
CN102446710A (zh) * 2011-11-21 2012-05-09 上海华力微电子有限公司 一种多层金属-氮化硅-金属电容的制作方法
CN103165534A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 Cmos晶体管金属栅极的制作方法
CN103227143A (zh) * 2013-04-08 2013-07-31 上海华力微电子有限公司 浅沟槽隔离工艺
US20170256449A1 (en) * 2016-03-07 2017-09-07 Globalfoundries Inc. Methods of forming conductive structures with different material compositions in a metallization layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156480A (ja) * 1998-09-03 2000-06-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7772108B2 (en) * 2004-06-25 2010-08-10 Samsung Electronics Co., Ltd. Interconnection structures for semiconductor devices and methods of forming the same
US7071099B1 (en) 2005-05-19 2006-07-04 International Business Machines Corporation Forming of local and global wiring for semiconductor product
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
KR101010467B1 (ko) * 2007-09-10 2011-01-21 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US20100252930A1 (en) 2009-04-01 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Performance of Etch Stop Layer
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
US9520363B1 (en) * 2015-08-19 2016-12-13 International Business Machines Corporation Forming CMOSFET structures with different contact liners

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100105188A1 (en) * 2005-04-08 2010-04-29 Peter Moens Double trench for isolation of semiconductor devices
CN101937863A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
CN102420174A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 一种双大马士革工艺中通孔填充的方法
CN102446710A (zh) * 2011-11-21 2012-05-09 上海华力微电子有限公司 一种多层金属-氮化硅-金属电容的制作方法
CN103165534A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 Cmos晶体管金属栅极的制作方法
CN103227143A (zh) * 2013-04-08 2013-07-31 上海华力微电子有限公司 浅沟槽隔离工艺
US20170256449A1 (en) * 2016-03-07 2017-09-07 Globalfoundries Inc. Methods of forming conductive structures with different material compositions in a metallization layer

Also Published As

Publication number Publication date
US20200303253A1 (en) 2020-09-24
KR20200111117A (ko) 2020-09-28
US10777456B1 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
US20210217668A1 (en) Replacement contact process
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
JP6334631B2 (ja) 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
TWI458014B (zh) 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程
US10748769B2 (en) Methods and systems for patterning of low aspect ratio stacks
US20050059234A1 (en) Method of fabricating a dual damascene interconnect structure
CN111710643A (zh) 完全自对准通孔过程中使用多种材料的半导体后段互连
KR101713336B1 (ko) 라이너의 제거 처리 방법
TWI767061B (zh) 氮化鉭層中之特徵部的圖案化系統及方法
US10950444B2 (en) Metal hard mask layers for processing of microelectronic workpieces
TWI835969B (zh) 用於色調反轉圖案化的雙栓塞方法
TW201939580A (zh) 藉由多色圖案化技術的線切方法
US20210242074A1 (en) Selective deposition of conductive cap for fully-aligned-via (fav)
US11227774B2 (en) Methods and systems for etching silicon cyanide (SiCN) with multi-color selectivity
US10937664B2 (en) Surface modification process
US11721578B2 (en) Split ash processes for via formation to suppress damage to low-K layers
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
CN113257670A (zh) 蚀刻方法和等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200925

WD01 Invention patent application deemed withdrawn after publication