CN103227143A - 浅沟槽隔离工艺 - Google Patents
浅沟槽隔离工艺 Download PDFInfo
- Publication number
- CN103227143A CN103227143A CN2013101199056A CN201310119905A CN103227143A CN 103227143 A CN103227143 A CN 103227143A CN 2013101199056 A CN2013101199056 A CN 2013101199056A CN 201310119905 A CN201310119905 A CN 201310119905A CN 103227143 A CN103227143 A CN 103227143A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- separation process
- technology
- shallow ditch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离工艺，通过分步对硅衬底和氮化硅层进行刻蚀工艺，在相同的工艺条件下，提高了化学气象淀积工艺对浅沟隔离槽的填充能力，即在不需要引进新材料或是新工艺的前提下，保证隔离层隔离效果的同时，提高填充能力，且方法简单，可以与传统的STI CMP工艺相兼容，降低了成本，还增加了器件的性能，进而提高产品的良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离工艺。
背景技术
随着半导体技术的发展，集成电路的关键尺寸越来越小，使得浅沟道隔离（STI）工艺的尺寸也越来越小，这就对相关的工艺步骤的要求越来越严格，尤其是在化学气相沉积（CVD）工艺中对沟槽的填孔能力要求越来越苛刻，于是工程人员不得不采用更好的新材料或新方法以用于提高CVD工艺中的填孔能力，以满足工艺的需求；如：在半导体技术进入65nm及其以下技术节点后，工程人员在CVD工艺中开始引入填孔能力更好的高纵深比制程技术（High Aspect RatioProcess，简称HARP）薄膜来提高CVD工艺的填孔能力。
图1-4是传统的浅沟槽隔离工艺结构流程示意图；如图1-4所示，首先在硅衬底11的上制备氧化物层12后，制备氮化硅层13覆盖氧化物12的上表面，继续沉积有机抗反射涂层14覆盖氮化硅层13的上表面，旋涂光刻胶覆盖有机抗反射涂层14的上表面，曝光、显影后去除多余的光刻胶，形成如图1所示的具有器件图案的光阻15，并该光阻15为掩膜依次回蚀有机抗反射涂层14、氮化硅层13和氧化物层12至硅衬底11中，去除光阻15及剩余的有机抗反射涂层以形成浅沟槽隔离凹槽（STI Trench）16，即如图2所示的结构。
之后，沉积阻挡层17覆盖剩余的氮化硅层13的上表面和浅沟槽隔离凹槽16的底部及其侧壁，采用化学气相沉积工艺填充隔离材料18充满浅沟槽隔离凹槽16且覆盖阻挡层17的表面，形成如图3所示的结构；继续对隔离材料18进行平坦化工艺，于浅沟槽隔离凹槽16中形成隔离层181，形成如图4所示的结构；由于工艺技术及材料的限制，当技术节点的缩小到一定数值后，尤其是进入22nm及其以下技术节点后，不仅能够选用的填充材料越来越小，价格昂贵，且采用传统的浅沟槽隔离工艺还会造成填充工艺步骤产生大量的缺陷如进行过平坦化工艺后浅沟槽隔离槽中的隔离层表面不平整等，会大大降低器件的性能，进而降低产品的良率。
中国专利（申请公布号：CN102282666A）公开了一种用于制造半导体裸片的方法，主要通过对提供的半导体衬底进行处理，形成浅沟槽隔离的点；并在晶片上沉积具有预定义的厚度的至少一个底层，在所述底层的顶部上沉积掩蔽层；使所述掩蔽层成形为具有预定义的深度的区域；施加光学光刻过程以暴露其中将形成沟槽的所有区域；及蚀刻所述晶片以形成若干硅沟槽，其中沟槽的深度取决于所述掩蔽层区域的位置。该技术文献并没有公开提高较小技术节点下的CVD工艺的填孔能力的相关技术特征。
中国专利（公开号：CN1230020A）公开了一种浅沟槽隔离方法，在半导体衬底的场区中形成初始浅沟槽，其深度小于最终浅沟槽。在半导体衬底上淀积绝缘膜，以使初始浅沟槽可以完全被填充。然后，暴露半导体衬底的有源区，在初始浅沟槽中留下厚度对应于最终浅沟槽深度的绝缘膜。然后，在暴露的有源区生长外延层。高宽比大的浅沟槽可以被绝缘膜完全填充，从而保证浅沟槽隔离工艺的可靠性。该技术文献也没有公开提高较小技术节点下的CVD工艺的填孔能力的相关技术特征。
发明内容
针对上述存在的问题，本发明公开了一种浅沟槽隔离工艺，其中，包括：
于一半导体衬底上生长第一保护层，采用第一光刻、第一刻蚀工艺，于所述半导体衬底中形成第一沟槽；
沉积阻挡层覆盖剩余的第一保护层的表面和所述第一沟槽的底部及其侧壁；
填充隔离材料充满所述第一沟槽并覆盖所述阻挡层的表面；
对所述隔离材料进行平坦化工艺至剩余的半导体衬底的表面，形成位于所述第一沟槽中的第一隔离材料层；
制备第二保护层覆盖所述剩余的半导体衬底的表面和所述第一隔离材料层的表面，沉积氮化硅层覆盖所述第二保护层的上；
采用第二光刻、第二刻蚀工艺刻蚀所述氮化硅层至所述第一隔离材料层的表面，形成第二沟槽；
填充隔离材料充满所述第二沟槽并覆盖剩余的氮化硅层的表面；
对所述隔离材料进行平坦化工艺至所述剩余的氮化硅层的表面，形成位于所述第二沟槽中的第二隔离材料层；
其中，所述第二沟槽位于所述第一沟槽的正上方，且所述第二沟槽与所述第一沟槽相互对准。
上述的浅沟槽隔离工艺，其中，所述第一保护层和所述第二保护层的材质均为氧化硅。
上述的浅沟槽隔离工艺，其中，采用化学气相沉积工艺分别填充所述隔离材料至所述第一沟槽和所述第二沟槽中。
上述的浅沟槽隔离工艺，其中，采用湿法刻蚀工艺去除多余的第一保护层后，形成所述第一隔离材料层。
上述的浅沟槽隔离工艺，其中，采用相同的光罩进行所述第一光刻和所述第二光刻。
上述的浅沟槽隔离工艺，其中，于所述第二刻蚀工艺完成后，继续采用湿法刻蚀工艺，以扩大所述第二刻蚀工艺制备的凹槽的宽度，进而形成所述第二凹槽。
上述的浅沟槽隔离工艺，其中，所述隔离材料为HARP材料。
综上所述，本发明一种浅沟槽隔离工艺，通过分步对硅衬底和氮化硅层进行刻蚀工艺，在相同的工艺条件下，提高了化学气象淀积工艺对浅沟隔离槽的填充能力，即在不需要引进新材料或是新工艺的前提下，保证隔离层隔离效果的同时，提高填充能力，且方法简单，可以与传统的STI CMP工艺相兼容，降低了成本，还增加了器件的性能，进而提高产品的良率。
附图说明
图1-4是传统的浅沟槽隔离工艺结构流程示意图；
图5-13为实施例中浅沟槽隔离工艺的结构流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图5-13为实施例中浅沟槽隔离工艺的结构流程示意图；如图5-13所示，一种浅沟槽隔离工艺，主要应用于如Logic、Memory、RF、HV等技术平台上，首先，根据工艺需求在硅衬底21的上表面氧化生成一定厚度的氧化硅（SiO2）层22以作为后续工艺的保护层，沉积抗反射层（ARC）23覆盖氧化硅层22的上表面，并旋涂光刻胶覆盖抗反射层23的上表面，曝光、显影后，去除多余的光刻胶，形成具有沟槽图案的光阻24，即如图5所示的结构。
其次，以光阻24为掩膜，依次刻蚀抗反射层23、氧化硅层22至硅衬底21中，去除光阻24、剩余的抗反射层和剩余的氧化硅层后，形成第一沟槽25；继续沉积阻挡层26覆盖沟槽25的底部及其侧壁，且该阻挡层26还覆盖剩余硅衬底211的上表面，形成如图6所示的结构。
之后，采用CVD工艺填充如HARP等隔离材料27充满第一沟槽25，并覆盖阻挡层26的表面，同时保证第一沟槽25中没有不合规格的气泡，以形成如图7所示的结构，由于此时只对硅衬底中形成的沟槽进行填充工艺，其沟槽的深度较小，进而能提高CVD的填孔能力；继续采用CMP工艺去除多余的隔离材料至剩余硅衬底211的上表面，并利用清洗工艺去除剩余硅衬底211表面残留的隔离材料，形成第一隔离材料层271，并继续对剩余硅衬底211进行氧化，以生成一定厚度的第二氧化硅层28覆盖第一隔离材料层271、剩余的阻挡层261和剩余硅衬底211的上表面，以作为后续工艺的保护层（pad oxide），形成如图8所示的结构。
然后，根据不同的工艺需求，淀积一定厚度的氮化硅层29覆盖第二氧化硅层28的上表面，形成如图9所示的结构；继续淀积抗反射层30覆盖氮化硅层29的上表面，旋涂光刻胶覆盖抗反射层30的上表面，曝光、显影后去除多余的光刻胶，形成第二光阻31，即如图10所示的结构；其中，光阻24和第二光阻31是采用相同的光罩（研磨版）形成的，及光阻24和第二光阻31具有相同的工艺图案，且此时第二光阻24的沟槽图案位于第一沟槽25的正上方。
最后，以第二光阻31为掩膜依次刻蚀抗反射层30、氮化硅层29和第二氧化硅层28至第一隔离材料层271的上表面，去除剩余的抗反射层后形成位于剩余的氮化硅层291和剩余的第二氧化硅层281中的第二沟槽32，且该第二沟槽32与第一沟槽25正对准，即如图11所示的结构；其中，在进行过刻蚀工艺后，采用湿法刻蚀工艺对形成的沟槽的宽度进行扩大，以形成第二沟槽32。再次采用CVD工艺填充隔离材料充满第二沟槽32并覆盖剩余的氮化硅层291的上表面，继续平坦化工艺（CMP）去除多余的隔离材料至剩余的氮化硅层291的上表面后，形成第二隔离材料层331（第一隔离材料层271和第二隔离材料层331的材质相同），即如图13所示的具有浅沟槽隔离结构的器件，并继续后续的工艺步骤。
综上所述，由于采用了上述技术方案，本发明实施例提出一种浅沟槽隔离工艺，通过分步对硅衬底和氮化硅层进行刻蚀工艺，在相同的工艺条件下，提高了化学气象淀积工艺对浅沟隔离槽的填充能力，即在不需要引进新材料或是新工艺的前提下，保证隔离层隔离效果的同时，提高填充能力，且方法简单，可以与传统的STI CMP工艺相兼容，降低了成本，还增加了器件的性能，进而提高产品的良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (7)
1.一种浅沟槽隔离工艺，其特征在于，包括：
于一半导体衬底上生长第一保护层，采用第一光刻、第一刻蚀工艺，于所述半导体衬底中形成第一沟槽；
沉积阻挡层覆盖剩余的第一保护层的表面和所述第一沟槽的底部及其侧壁；
填充隔离材料充满所述第一沟槽并覆盖所述阻挡层的表面；
对所述隔离材料进行平坦化工艺至剩余的半导体衬底的表面，形成位于所述第一沟槽中的第一隔离材料层；
制备第二保护层覆盖所述剩余的半导体衬底的表面和所述第一隔离材料层的表面，沉积氮化硅层覆盖所述第二保护层的上；
采用第二光刻、第二刻蚀工艺刻蚀所述氮化硅层至所述第一隔离材料层的表面，形成第二沟槽；
填充隔离材料充满所述第二沟槽并覆盖剩余的氮化硅层的表面；
对所述隔离材料进行平坦化工艺至所述剩余的氮化硅层的表面，形成位于所述第二沟槽中的第二隔离材料层；
其中，所述第二沟槽位于所述第一沟槽的正上方，且所述第二沟槽与所述第一沟槽相互对准。
2.根据权利要求1所述的浅沟槽隔离工艺，其特征在于，所述第一保护层和所述第二保护层的材质均为氧化硅。
3.根据权利要求1所述的浅沟槽隔离工艺，其特征在于，采用化学气相沉积工艺分别填充所述隔离材料至所述第一沟槽和所述第二沟槽中。
4.根据权利要求1所述的浅沟槽隔离工艺，其特征在于，采用湿法刻蚀工艺去除多余的第一保护层后，形成所述第一隔离材料层。
5.根据权利要求1所述的浅沟槽隔离工艺，其特征在于，采用相同的光罩进行所述第一光刻和所述第二光刻。
6.根据权利要求1所述的浅沟槽隔离工艺，其特征在于，于所述第二刻蚀工艺完成后，继续采用湿法刻蚀工艺，以扩大所述第二刻蚀工艺制备的凹槽的宽度，进而形成所述第二凹槽。
7.根据权利要求1所述的浅沟槽隔离工艺，其特征在于，所述隔离材料为HARP材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310119905.6A CN103227143B (zh) | 2013-04-08 | 2013-04-08 | 浅沟槽隔离工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310119905.6A CN103227143B (zh) | 2013-04-08 | 2013-04-08 | 浅沟槽隔离工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103227143A true CN103227143A (zh) | 2013-07-31 |
| CN103227143B CN103227143B (zh) | 2016-08-24 |
Family
ID=48837533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310119905.6A Active CN103227143B (zh) | 2013-04-08 | 2013-04-08 | 浅沟槽隔离工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103227143B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015165421A1 (zh) * | 2014-04-30 | 2015-11-05 | 无锡华润上华科技有限公司 | 基于氮氧化硅抗反射层的化学机械平坦化工艺 |
| CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN111710643A (zh) * | 2019-03-18 | 2020-09-25 | 东京毅力科创株式会社 | 完全自对准通孔过程中使用多种材料的半导体后段互连 |
| CN112880554A (zh) * | 2021-01-18 | 2021-06-01 | 长江存储科技有限责任公司 | 红外干涉仪的标准片的制备方法、标准片、以及全局校准方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7018905B1 (en) * | 2004-12-28 | 2006-03-28 | Hynix Semiconductor Inc. | Method of forming isolation film in semiconductor device |
| KR20110076058A (ko) * | 2009-12-29 | 2011-07-06 | 주식회사 동부하이텍 | 반도체 장치의 소자분리막 제조 방법 |
| CN102420140A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 埋入式二次氮化硅衬垫的浅槽隔离结构的制备方法 |
| CN102437082A (zh) * | 2011-08-15 | 2012-05-02 | 上海华力微电子有限公司 | 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 |
-
2013
- 2013-04-08 CN CN201310119905.6A patent/CN103227143B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7018905B1 (en) * | 2004-12-28 | 2006-03-28 | Hynix Semiconductor Inc. | Method of forming isolation film in semiconductor device |
| KR20110076058A (ko) * | 2009-12-29 | 2011-07-06 | 주식회사 동부하이텍 | 반도체 장치의 소자분리막 제조 방법 |
| CN102420140A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 埋入式二次氮化硅衬垫的浅槽隔离结构的制备方法 |
| CN102437082A (zh) * | 2011-08-15 | 2012-05-02 | 上海华力微电子有限公司 | 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015165421A1 (zh) * | 2014-04-30 | 2015-11-05 | 无锡华润上华科技有限公司 | 基于氮氧化硅抗反射层的化学机械平坦化工艺 |
| US9754795B2 (en) | 2014-04-30 | 2017-09-05 | Csmc Technologies Fab2 Co., Ltd. | Chemical-mechanical planarization process using silicon oxynitride anti-reflective layer |
| CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN111710643A (zh) * | 2019-03-18 | 2020-09-25 | 东京毅力科创株式会社 | 完全自对准通孔过程中使用多种材料的半导体后段互连 |
| CN112880554A (zh) * | 2021-01-18 | 2021-06-01 | 长江存储科技有限责任公司 | 红外干涉仪的标准片的制备方法、标准片、以及全局校准方法 |
| CN112880554B (zh) * | 2021-01-18 | 2022-01-11 | 长江存储科技有限责任公司 | 红外干涉仪的标准片的制备方法、标准片、以及全局校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103227143B (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100539080C (zh) | 通过自对准形成多晶硅浮栅结构的方法 | |
| CN103337475B (zh) | 双结构接触孔同步刻蚀工艺 | |
| CN103117216B (zh) | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN103227143A (zh) | 浅沟槽隔离工艺 | |
| CN103594337A (zh) | 双重图形化方法 | |
| CN102637590A (zh) | 一种双应力薄膜的制备方法 | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
| CN102810471B (zh) | 利用含硅掩模形成沟渠的方法 | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| CN102097357A (zh) | 隔离结构的制作方法 | |
| CN105742237A (zh) | 双结构接触孔同步刻蚀工艺 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN107871706A (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN103681283B (zh) | 制作凹入式信道存储晶体管装置的方法 | |
| CN103441076A (zh) | 一种形成侧墙的制备方法 | |
| CN105161409A (zh) | U形栅极的形成方法 | |
| CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
| CN102420174B (zh) | 一种双大马士革工艺中通孔填充的方法 | |
| CN102915948A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN103137543B (zh) | 实现浅沟槽隔离的工艺方法 | |
| CN107248495A (zh) | 一种高能离子注入工艺中形成高深宽比隔离的方法 | |
| CN102931063B (zh) | 双栅介质层的制作方法 | |
| CN103165534B (zh) | Cmos晶体管金属栅极的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |