CN110880472A - 具有浅沟槽隔离结构的半导体器件及其制备方法 - Google Patents
具有浅沟槽隔离结构的半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN110880472A CN110880472A CN201811037270.4A CN201811037270A CN110880472A CN 110880472 A CN110880472 A CN 110880472A CN 201811037270 A CN201811037270 A CN 201811037270A CN 110880472 A CN110880472 A CN 110880472A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- shallow trench
- trench isolation
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000002955 isolation Methods 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000011065 in-situ storage Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 239000012530 fluid Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 21
- 229960001866 silicon dioxide Drugs 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体技术领域，提出一种具有浅沟槽隔离结构的半导体器件，该半导体器件包括衬底、缓冲层以及绝缘介质层；衬底上设置有至少一个沟槽；缓冲层设于沟槽的槽壁；绝缘介质层设于缓冲层的表面，并将沟槽填满。本发明的具有浅沟槽隔离结构的半导体器件热载流子很难跳到绝缘介质层，从而不会形成导电通道，可以改善半导体器件的漏电流；缓冲层设置在衬底和绝缘介质层之间，可以改善衬底和绝缘介质层之间应力。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有浅沟槽隔离结构的半导体器件及具有浅沟槽隔离结构的半导体器件的制备方法。
背景技术
浅沟槽隔离(Shallow Trench Isolation，简称STI)工艺是常用的半导体器件隔离的工艺，通过浅沟槽隔离工艺可以隔离形成多个存储单元，且使多个存储单元能够独立的工作，不会受相邻存储单元的电压或电流变化的影响。
由于现行动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)尺寸微缩，浅沟槽隔离层的宽度变得更小，跳到浅沟槽隔离层中的热载流子很容易形成导电通道，从而产生漏电流，影响半导体器件的电性能和产品良率。
因此，有必要研究一种新的具有浅沟槽隔离结构的半导体器件及具有浅沟槽隔离结构的半导体器件的制备方法。
所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于克服上述现有技术的容易形成导电通道的不足，提供一种不容易形成导电通道的具有浅沟槽隔离结构的半导体器件及具有浅沟槽隔离结构的半导体器件的制备方法。
本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。
根据本公开的一个方面，提供一种具有浅沟槽隔离结构的半导体器件，包括：
衬底，其上设置有至少一个沟槽；
缓冲层，设于所述沟槽的槽壁；
绝缘介质层，设于所述缓冲层的表面，并将所述沟槽填满。
在本公开的一种示例性实施例中，所述缓冲层包括：
第一缓冲薄层，设于所述沟槽的槽壁；
第二缓冲薄层，设于所述第一缓冲薄层与所述绝缘介质层之间。
在本公开的一种示例性实施例中，所述第一缓冲薄层的厚度大于等于5nm且小于等于30nm。
在本公开的一种示例性实施例中，所述第二缓冲薄层的厚度大于等于10nm且小于等于100nm。
在本公开的一种示例性实施例中，所述第一缓冲薄层为氧化硅、多晶硅、氮氧化硅中的一种或多种。
在本公开的一种示例性实施例中，所述第二缓冲薄层为氧化硅、多晶硅、氮氧化硅中的一种或多种。
在本公开的一种示例性实施例中，所述绝缘介质层为氮化硅、氮氧化硅中的一种或两种。
在本公开的一种示例性实施例中，所述绝缘介质层的厚度大于等于10nm且小于等于200nm。
根据本公开的一个方面，提供一种具有浅沟槽隔离结构的半导体器件的制备方法，包括：
提供衬底，并在所述衬底上形成至少一个沟槽；
在所述沟槽的槽壁形成缓冲层；
在所述缓冲层的表面形成绝缘介质层，所述绝缘介质层将所述沟槽填满。
在本公开的一种示例性实施例中，在所述沟槽的槽壁形成缓冲层，包括：
在所述沟槽的槽壁形成多晶硅层；
在所述多晶硅层的表面形成第一氧化硅层；
对所述多晶硅层进行原位水汽生成工艺处理形成第二氧化硅层。
在本公开的一种示例性实施例中，所述多晶硅层的厚度大于等于5nm且小于等于30nm。
在本公开的一种示例性实施例中，所述第一氧化硅层的厚度大于等于10nm且小于等于100nm。
在本公开的一种示例性实施例中，通过低压化学气相沉积法形成所述多晶硅层，反应温度大于等于400℃且小于等于800℃。
在本公开的一种示例性实施例中，通过原子层沉积法形成所述第一氧化硅层，反应温度大于等于500℃且小于等于1000℃。
在本公开的一种示例性实施例中，原位水汽生成工艺处理的反应温度大于等于900℃且小于等于1100℃。
在本公开的一种示例性实施例中，通过原子层沉积法或流体化学气相沉积法形成所述多晶硅层，通过化学气相淀积法或流体化学气相沉积法形成所述第一氧化硅层。
在本公开的一种示例性实施例中，所述绝缘介质层为氮化硅、氮氧化硅中的一种或两种。
在本公开的一种示例性实施例中，所述绝缘介质层的厚度大于等于10nm且小于等于200nm。
在本公开的一种示例性实施例中，通过原子层沉积法在所述缓冲层的表面形成所述绝缘介质层，温度大于等于400℃且小于等于800℃。
在本公开的一种示例性实施例中，通过化学气相淀积法或流体化学气相沉积法在所述缓冲层的表面形成所述绝缘介质层。
在本公开的一种示例性实施例中，在所述衬底上形成至少一个沟槽，包括：
在所述衬底之上形成二氧化硅薄膜；
在所述二氧化硅薄膜之上形成光掩膜层；
对所述光掩膜层、二氧化硅薄膜以及衬底进行光罩和刻蚀形成至少一个所述沟槽。
由上述技术方案可知，本发明具备以下优点和积极效果中的至少之一：
本发明的具有浅沟槽隔离结构的半导体器件及其制备方法，在衬底上设置有至少一个沟槽，在沟槽的槽壁设置有缓冲层，在缓冲层的表面设置有绝缘介质层，绝缘介质层将沟槽填满。一方面，热载流子很难跳到绝缘介质层，从而不会形成导电通道，可以改善半导体器件的漏电流；另一方面，缓冲层设置在衬底和绝缘介质层之间，可以改善衬底和绝缘介质层之间应力。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1是相关技术中在硅衬底上形成垫氧化硅层和垫氮化硅层的结构示意图；
图2是在图1的基础上形成浅沟槽的结构示意图；
图3是在图2的基础上形成二氧化硅的介电材料的结构示意图；
图4是在图3的基础上去除多余的近二氧化硅的介电材料的结构示意图；
图5是在图4的基础上将半导体器件研磨到硅表面的立体结构示意图；
图6是相关技术中具有浅沟槽隔离结构的半导体器件的漏电流的示意图；
图7是本发明具有浅沟槽隔离结构的半导体器件研磨到硅表面的立体结构示意图；
图8是本发明具有浅沟槽隔离结构的半导体器件的制备方法的流程示意框图；
图9是在衬底上形成垫氧化层、光掩膜层及图形化的结构示意图；
图10是在图9的基础上形成沟槽的结构示意图；
图11是在图10的基础上去除光掩膜层的结构示意图；
图12是在图11的基础上形成多晶硅层的结构示意图；
图13是在图12的基础上形成第一氧化硅层的结构示意图；
图14是在图13的基础上形成第二氧化硅层的结构示意图；
图15是在图14的基础上形成绝缘介质层的结构示意图；
图16是本发明具有浅沟槽隔离结构的半导体器件的电子分布结构示意图。
图中主要元件附图标记说明如下：
1、硅衬底；2、垫氧化硅层；3、垫氮化硅层；4、浅沟槽；5、二氧化硅的介电材料；
6、垫二氧化硅薄膜；7、多晶硅薄膜；8、碳薄膜；9、氮氧化硅薄膜；10、光刻胶；11、沟槽；
121、多晶硅层；122、第一氧化硅层；123、第二氧化硅层；
13、氮化硅层；14、源极；15、漏级。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
参照图1～图5所示的相关技术中形成浅沟槽隔离结构的各个过程的结构示意图；目前，首先在硅衬底1上形成垫氧化硅层2，在垫氧化硅层2上形成垫氮化硅层3；然后通过光罩和刻蚀工艺形成浅沟槽4；再将含有介电材料的液态溶剂以旋转涂布的方法，均匀地涂布在晶圆表面，以填补上述形成的浅沟槽4，之后再经过热处理，去除溶剂，在晶圆表面上固化(Curing)后形成二氧化硅(SiO2)的介电材料5。高度集成的半导体MOS晶体管的热载流子通常具有高能量，热载流子很容易跳到由SiO2构成的浅沟槽隔离层中。跳到浅沟槽隔离层中的热载流子主要为负电荷，即电子。另外，参照图6所示的相关技术中热载流子形成导电通道的示意图。源极14和漏极15分别设置在二氧化硅的介电材料5的两侧。
本发明提供了一种具有浅沟槽隔离结构的半导体器件，参照图7所示的本发明具有浅沟槽隔离结构的半导体器件的立体结构示意图；该半导体器件可以包括衬底、缓冲层以及绝缘介质层；衬底上设置有至少一个沟槽11；缓冲层设于沟槽11的槽壁；绝缘介质层设于缓冲层的表面，并将沟槽11填满。
在本示例实施方式中，衬底可以为硅衬底1，衬底还可以是氮化硅、碳化硅等等。
在本示例实施方式中，缓冲层可以包括第一缓冲薄层和第二缓冲薄层。第一缓冲薄层的厚度大于等于5nm且小于等于30nm。第二缓冲薄层的厚度大于等于10nm且小于等于100nm。
第一缓冲薄层设置在沟槽11的槽壁，即第一缓冲薄层铺满沟槽11的槽壁，形成一个新的第一沟槽，第一沟槽的宽度比原沟槽11的宽度窄。在本示例实施方式中，第一缓冲薄层为多晶硅层121通过原位水汽生成工艺处理形成第二氧化硅层123，即先形成多晶硅层121，然后对多晶硅层121进行原位水汽生成工艺处理形成第二氧化硅层123。利用原位水汽生成工艺处理形成的第二氧化硅层123与硅衬底1以及第一氧化硅层122的界面缺陷较少，另外，原位水汽生成工艺处理过程的高温工艺可以减少硅衬底1的内应力。当然，第一缓冲薄层也可以为多晶硅或氮氧化硅，还可以是他们的混合物。
第二缓冲薄层设置在第一缓冲薄层与绝缘介质层之间，即第二缓冲薄层设置在第一缓冲薄层形成的第一沟槽的槽壁，第二缓冲薄层又形成一个新的第二沟槽，第二沟槽的宽度比第一沟槽的宽度窄。在本示例实施方式中，第二缓冲薄层的材质为氧化硅。当然，第二缓冲薄层也可以为多晶硅或氮氧化硅，还可以是他们的混合物。
在本示例实施方式中，绝缘介质层设置在第二缓冲薄层形成的第二沟槽内，并将第二沟槽填满。绝缘介质层可以为氮化硅层13，氮化硅层13的厚度大于等于10nm且小于等于200nm。绝缘介质层可以是结构致密的强极性共价化合物。例如，绝缘介质层还可以是氮氧化硅或氮化硅与氮氧化硅的混合物。
进一步的，本发明还提供了一种对应于上述具有浅沟槽隔离结构的半导体器件的制备方法，参照图8所示的具有浅沟槽隔离结构的半导体器件的制备方法的流程示意框图；该制备方法可以包括以下步骤：
步骤S10，提供衬底，并在衬底上形成至少一个沟槽11。
步骤S20，在沟槽11的槽壁形成缓冲层。
步骤S30，在缓冲层的表面形成绝缘介质层，绝缘介质层将沟槽11填满。
下面对该具有浅沟槽隔离结构的半导体器件的制备方法的各个步骤进行详细说明。
步骤S10，提供衬底，并在衬底上形成至少一个沟槽11。
在本示例实施方式中，衬底可以为硅衬底1。参照图9所示的在衬底上形成垫氧化层、光掩膜层及图形化的结构示意图；在硅衬底1上先氧化形成一层垫二氧化硅薄膜6，该垫二氧化硅薄膜6的厚度大于等于50nm且小于等于150nm。再在该垫二氧化硅薄膜6上沉积光掩膜层和一层光刻胶10，光掩膜层从下到上依次是一层多晶硅薄膜7、一层碳薄膜8、一层氮氧化硅薄膜9；其中，多晶硅薄膜7的厚度大于等于30nm且小于等于80nm，碳薄膜8的厚度大于等于50nm且小于等于150nm，氮氧化硅薄膜9的厚度大于等于20nm且小于等于50nm。
参照图10所示的在图9的基础上形成沟槽11的结构示意图；可以利用光刻、刻蚀等工艺对硅衬底1、垫二氧化硅薄膜6、多晶硅薄膜7、碳薄膜8和氮氧化硅薄膜9进行刻蚀，形成沟槽11，沟槽11深宽比为10～30。
参照图11所示的在图10的基础上去除光掩膜层的结构示意图；可以利用刻蚀、清洗、机械平坦化等工艺去除残余的多晶硅薄膜7、碳薄膜8、氮氧化硅薄膜9和光刻胶10。
步骤S20，在沟槽11的槽壁形成缓冲层。
在本示例实施方式中，可以通过低压化学气相沉积法在沟槽11的槽壁形成多晶硅层121。参照图12所示的在图11的基础上形成多晶硅层121的结构示意图，多晶硅层121的厚度大于等于5nm且小于等于30nm。多晶硅层121为后续原位水汽生成工艺处理形成第二氧化硅层123提供材料。形成多晶硅层121的反应温度大于等于400℃且小于等于800℃。
参照图13所示的在图12的基础上形成第一氧化硅层122的结构示意图，可以通过原子层沉积法在多晶硅层121的表面形成第一氧化硅层122；第一氧化硅层122的厚度大于等于10nm且小于等于100nm。形成第一氧化硅层122的反应温度大于等于500℃且小于等于1000℃。
参照图14所示的在图13的基础上形成第二氧化硅层123的结构示意图，对多晶硅层121通过原位水汽生成工艺处理形成第二氧化硅层123。原位水汽生成工艺处理的反应温度大于等于900℃且小于等于1100℃。利用原位水汽生成工艺处理形成的第二氧化硅层123与硅衬底1以及第一氧化硅层122的界面缺陷较少，另外，原位水汽生成工艺处理过程的高温工艺可以减少硅衬底1的内应力。
可以通过原子层沉积法或流体化学气相沉积法形成多晶硅层121，也可以通过化学气相淀积法或流体化学气相沉积法形成第一氧化硅层122。
步骤S30，在缓冲层的表面形成绝缘介质层，绝缘介质层将沟槽11填满。
在本示例实施方式中，绝缘介质层为氮化硅层13。可以通过原子层沉积法在缓冲层的表面形成氮化硅层13。参照图15所示的在图14的基础上形成绝缘介质层的结构示意图，氮化硅层13的厚度大于等于10nm且小于等于200nm。原子层沉积法的的温度大于等于400℃且小于等于800℃。也可以通过化学气相淀积法或流体化学气相沉积法在缓冲层的表面形成绝缘介质层。
本发明的具有浅沟槽隔离结构的半导体器件及其制备方法，在衬底上设置有至少一个沟槽11，在沟槽11的槽壁设置有缓冲层，在缓冲层的表面设置有绝缘介质层，绝缘介质层将沟槽11填满。参照图16所示的本发明具有浅沟槽隔离结构的半导体器件的电子分布结构示意图。热载流子很难跳到绝缘介质层，从而不会形成导电通道，可以改善半导体器件的漏电流；缓冲层设置在衬底和绝缘介质层之间，可以改善衬底和绝缘介质层之间应力。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
本说明书中，用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
应可理解的是，本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是，本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式，并且将使本领域技术人员能够利用本发明。
Claims (21)
1.一种具有浅沟槽隔离结构的半导体器件，其特征在于，包括：
衬底，其上设置有至少一个沟槽；
缓冲层，设于所述沟槽的槽壁；
绝缘介质层，设于所述缓冲层的表面，并将所述沟槽填满。
2.根据权利要求1所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述缓冲层包括：
第一缓冲薄层，设于所述沟槽的槽壁；
第二缓冲薄层，设于所述第一缓冲薄层与所述绝缘介质层之间。
3.根据权利要求2所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述第一缓冲薄层的厚度大于等于5nm且小于等于30nm。
4.根据权利要求2所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述第二缓冲薄层的厚度大于等于10nm且小于等于100nm。
5.根据权利要求2所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述第一缓冲薄层为氧化硅、多晶硅、氮氧化硅中的一种或多种。
6.根据权利要求2所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述第二缓冲薄层为氧化硅、多晶硅、氮氧化硅中的一种或多种。
7.根据权利要求1所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述绝缘介质层为氮化硅、氮氧化硅中的一种或两种。
8.根据权利要求7所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述绝缘介质层的厚度大于等于10nm且小于等于200nm。
9.一种具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，包括：
提供衬底，并在所述衬底上形成至少一个沟槽；
在所述沟槽的槽壁形成缓冲层；
在所述缓冲层的表面形成绝缘介质层，所述绝缘介质层将所述沟槽填满。
10.根据权利要求9所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，在所述沟槽的槽壁形成缓冲层，包括：
在所述沟槽的槽壁形成多晶硅层；
在所述多晶硅层的表面形成第一氧化硅层；
对所述多晶硅层进行原位水汽生成工艺处理形成第二氧化硅层。
11.根据权利要求10所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，所述多晶硅层的厚度大于等于5nm且小于等于30nm。
12.根据权利要求10所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，所述第一氧化硅层的厚度大于等于10nm且小于等于100nm。
13.根据权利要求10所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，通过低压化学气相沉积法形成所述多晶硅层，反应温度大于等于400℃且小于等于800℃。
14.根据权利要求10所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，通过原子层沉积法形成所述第一氧化硅层，反应温度大于等于500℃且小于等于1000℃。
15.根据权利要求10所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，原位水汽生成工艺处理的反应温度大于等于900℃且小于等于1100℃。
16.根据权利要求10所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，通过原子层沉积法或流体化学气相沉积法形成所述多晶硅层，通过化学气相淀积法或流体化学气相沉积法形成所述第一氧化硅层。
17.根据权利要求9所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，所述绝缘介质层为氮化硅、氮氧化硅中的一种或两种。
18.根据权利要求17所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，所述绝缘介质层的厚度大于等于10nm且小于等于200nm。
19.根据权利要求17所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，通过原子层沉积法在所述缓冲层的表面形成所述绝缘介质层，温度大于等于400℃且小于等于800℃。
20.根据权利要求17所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，通过化学气相淀积法或流体化学气相沉积法在所述缓冲层的表面形成所述绝缘介质层。
21.根据权利要求9所述的具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，在所述衬底上形成至少一个沟槽，包括：
在所述衬底之上形成二氧化硅薄膜；
在所述二氧化硅薄膜之上形成光掩膜层；
对所述光掩膜层、二氧化硅薄膜以及衬底进行光罩和刻蚀形成至少一个所述沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811037270.4A CN110880472A (zh) | 2018-09-06 | 2018-09-06 | 具有浅沟槽隔离结构的半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811037270.4A CN110880472A (zh) | 2018-09-06 | 2018-09-06 | 具有浅沟槽隔离结构的半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110880472A true CN110880472A (zh) | 2020-03-13 |
Family
ID=69728199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811037270.4A Pending CN110880472A (zh) | 2018-09-06 | 2018-09-06 | 具有浅沟槽隔离结构的半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110880472A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021203945A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
| WO2022057338A1 (zh) * | 2020-09-18 | 2022-03-24 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
| JP2023514268A (ja) * | 2020-09-18 | 2023-04-05 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造の製造方法及び半導体構造 |
| US11881428B2 (en) | 2021-01-05 | 2024-01-23 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
-
2018
- 2018-09-06 CN CN201811037270.4A patent/CN110880472A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021203945A1 (zh) * | 2020-04-09 | 2021-10-14 | 长鑫存储技术有限公司 | 沟槽隔离结构制备方法和半导体器件制备方法 |
| WO2022057338A1 (zh) * | 2020-09-18 | 2022-03-24 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
| JP2023514268A (ja) * | 2020-09-18 | 2023-04-05 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造の製造方法及び半導体構造 |
| JP7499863B2 (ja) | 2020-09-18 | 2024-06-14 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造の製造方法及び半導体構造 |
| US12051615B2 (en) | 2020-09-18 | 2024-07-30 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
| US11881428B2 (en) | 2021-01-05 | 2024-01-23 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI702729B (zh) | 具有反向偏壓機制之堆疊ｓｏｉ半導體裝置 | |
| US8936992B2 (en) | Deep isolation trench structure and deep trench capacitor on a semiconductor-on-insulator substrate | |
| US9087895B2 (en) | Vertical devices and methods of forming | |
| US9548356B2 (en) | Shallow trench isolation structures | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| US20130334595A1 (en) | Structure and method for a field effect transistor | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| TWI552354B (zh) | 包含絕緣體上半導體區和主體區之半導體結構及其形成方法 | |
| US8338893B2 (en) | Method and resulting structure DRAM cell with selected inverse narrow width effect | |
| CN1323433C (zh) | 具有沟道隔离结构的半导体装置及其制造方法 | |
| US11233137B2 (en) | Transistors and methods of forming transistors using vertical nanowires | |
| WO2022106329A1 (en) | Ferroelectric field effect transistor with nanowire core | |
| US9099570B2 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices | |
| US7750430B2 (en) | Semiconductor device and method for fabricating the same | |
| US8642419B2 (en) | Methods of forming isolation structures for semiconductor devices | |
| US10204914B2 (en) | Method for fabricating semiconductor device | |
| US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
| CN208767277U (zh) | 具有浅沟槽隔离结构的半导体器件 | |
| US20060166433A1 (en) | Recessed collar etch for buried strap window formation without poly2 | |
| US10796943B2 (en) | Manufacturing method of semiconductor structure | |
| US20070166952A1 (en) | Dual isolation structure of semiconductor device and method of forming the same | |
| CN115910784A (zh) | 垂直晶体管及其制作方法 | |
| US20090056092A1 (en) | Method of forming isolation layer in semiconductor device | |
| KR20170132433A (ko) | 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| KR20040043886A (ko) | 반도체소자의 필드산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |