CN103165534B - Cmos晶体管金属栅极的制作方法 - Google Patents
Cmos晶体管金属栅极的制作方法 Download PDFInfo
- Publication number
- CN103165534B CN103165534B CN201110407288.0A CN201110407288A CN103165534B CN 103165534 B CN103165534 B CN 103165534B CN 201110407288 A CN201110407288 A CN 201110407288A CN 103165534 B CN103165534 B CN 103165534B
- Authority
- CN
- China
- Prior art keywords
- metal gates
- layer
- grid groove
- gate electrode
- dummy gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明揭示了一种CMOS晶体管金属栅极的制作方法,利用多层图案化的光刻胶层,先去除第一虚设栅极形成第一栅极沟槽,并形成第一功函数金属层和第一填充层,再去除第二虚设栅极形成第二栅极沟槽,并形成第二功函数金属层和第二填充层,同时去除第一填充层和第二填充层以暴露第一栅极沟槽和第二栅极沟槽,接着填充金属栅层,之后进行一次化学机械研磨工艺,即可同时形成第一金属栅极和第二金属栅极。相比于现有技术在制作CMOS晶体管金属栅极的工艺中需要采用两道化学机械研磨工艺形成两个金属栅极的方法,大大简化了工艺流程,进一步减少了化学机械研磨过程的研磨残留物,并减少了层间介质层的研磨损伤,进而提高了CMOS晶体管的性能。
Description
技术领域
本发明涉及一种半导体器件的制作方法,尤其涉及一种CMOS晶体管金属栅极的制作方法。
背景技术
随着半导体器件的集成度越来越高,半导体器件工作需要的电压和电流不断降低,晶体管开关的速度也随之加快,随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度,组成半导体的材料已经达到了物理电气特性的极限。
随之栅极工艺进入了一个新的阶段,最早达到极限的部分就是组成半导体器件的栅极氧化层,又称栅介质层,现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比,65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一,达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层,二氧化硅层已经不能再缩小了,否则产生的漏电流会让晶体管无法正常工作,如果提高有效工作的电压和电流,更会使芯片功耗增大到惊人的地步。
因此,业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material),用以更好的分隔栅极和晶体管其他部分,大幅减少漏电量。同时,为了与高介电常数材料兼容,采用金属材料代替原有多晶硅作为栅导电层材料,从而形成了新的栅极结构-金属栅堆叠结构,常见的金属栅堆叠结构由底层向上依次包括高介电常数材料层、氮化钛层和金属栅层。为解决金属栅堆叠结构的金属栅层在高温退火工艺过程中功函数(WorkFunction)大幅变化、导致栅极耗尽和RC延迟等影响半导体器件性能的问题,形成了栅极最后工艺(Gate-Last Process),即,先形成具有多晶硅层的虚设栅极,进行源/漏离子注入及高温退火工艺后,去除虚设栅堆叠结构中的多晶硅层,并沉积金属材料,形成金属栅堆叠结构(Metal Gate Stack)。
在现有技术中,CMOS晶体管因PMOS晶体管和NMOS晶体管的不同性能,需要形成具有不同金属功函数层的金属栅极,因此,需要在不同的工艺步骤中形成金属栅极。常见的方法是先去除第一虚设栅极并在其形成的沟槽中形成第一功函数金属层和第一填充金属栅极,之后进行第一次化学机械研磨;然后,去除另一虚设栅极并在其形成的沟槽中形成第二功函数金属层和第二填充金属栅极,之后进行第二次进行化学机械研磨,两次甚至两次以上化学机械研磨工艺不仅增加的工艺步骤,延长了工艺时间,并且多次化学机械研磨会造成较多的研磨残留,且大大损伤层间介质层,使金属介质层的厚度减薄,进而影响CMOS晶体管的性能。
发明内容
本发明的目的是提供一种能够简化工艺步骤、提高CMOS晶体管性能的金属栅极的制作方法。
为解决上述问题,本发明一种CMOS晶体管金属栅极的制作方法,包括:
提供半导体衬底,所述半导体衬底上形成有层间介质层以及位于所述层间介质层中的第一虚设栅极和第二虚设栅极;
在所述层间介质层上形成第一图案化的光刻胶层,并以所述第一图案化的光刻胶层为掩膜刻蚀去除所述第一虚设栅极,以形成第一栅极沟槽;
去除所述第一图案化的光刻胶层,在所述第一栅极沟槽和所述层间介质层上依次形成在所述第一功函数金属层和第一填充层;
在所述第一填充层上形成第二图案化的光刻胶层,并以所述第二图案化的光刻胶层为掩膜刻蚀去除所述第二虚设栅极及位于其上的第一填充层和第一功函数金属层,以形成第二栅极沟槽;
在所述第二栅极沟槽和所述第二图案化的光刻胶层上依次形成第二功函数金属层和第二填充层;
在所述第二填充层上形成第三图案化的光刻胶层,并以所述第三图案化的光刻胶层为掩膜刻蚀去除第一栅极沟槽上的第二填充层和第二功函数金属层;
去除第三图案化的光刻胶层、第二填充层以及所述第一栅极沟槽上的第二图案化的光刻胶层和第一填充层,暴露所述第一栅极沟槽和第二栅极沟槽;
沉积金属栅极层,覆盖层间介质层并填充第一栅极沟槽和第二栅极沟槽;
进行化学机械研磨,直至暴露所述层间介质层,在所述第一栅极沟槽和第二栅极沟槽中分别形成第一金属栅极和第二金属栅极。
进一步的,所述第一填充层和第二填充层为能够凝固的流动聚合物。
进一步的,所述第一填充层和所述第二填充层为聚酰亚胺或有机底部抗反射涂层。
进一步的,所述第一填充层和所述第二填充层为高硅含量抗反射涂层。
进一步的,所述高硅含量抗反射涂层的硅含量大于35%。
进一步的,采用等离子体灰化法去除第三图案化的光刻胶层、剩余的第二填充层以及所述第一栅极沟槽上的第二图案化的光刻胶层和第一填充层。
进一步的,所述第一功函数金属层的材质为钛、氮化钛、氮化钽、钽、钽铝化合物或铝中的一种或其组合;所述第二功函数金属层的材质为钛、氮化钛、氮化钽、钽、钽铝化合物或铝中的一种或其组合。
进一步的,所述第一虚设栅极为PMOS虚设栅极,所述第一金属栅极为PMOS金属栅极,所述第二虚设栅极为NMOS虚设栅极,所述第二金属栅极为NMOS金属栅极。
进一步的,所述第一虚设栅极为NMOS虚设栅极,所述第一金属栅极为NMOS金属栅极,所述第二虚设栅极为PMOS虚设栅极,所述第二金属栅极为PMOS金属栅极。
综上所述,本发明所述CMOS晶体管金属栅极的制作方法,利用多层图案化的光刻胶层为掩膜,先去除第一虚设栅极形成第一栅极沟槽,并形成第一功函数金属层和第一填充层,再去除第二虚设栅极形成第二栅极沟槽,并形成第二功函数金属层和第二填充层,同时去除第一填充层和第二填充层以暴露第一栅极沟槽和第二栅极沟槽,接着填充金属栅层,之后进行一次化学机械研磨工艺,即可同时形成第一金属栅极和第二金属栅极。相比于现有技术在制作CMOS晶体管金属栅极的工艺中需要采用两道化学机械研磨工艺形成两个金属栅极的方法,大大简化了工艺流程,进一步减少了化学机械研磨过程的研磨残留物,并减少了层间介质层的研磨损伤,进而提高了CMOS晶体管的性能。
附图说明
图1为本发明一实施例中CMOS晶体管金属栅极的制作方法的流程示意图。
图2~图10为本发明一实施例中CMOS晶体管金属栅极的制作过程的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
本发明提供一种CMOS晶体管金属栅极的制作方法,包括以下步骤:
步骤S01:提供半导体衬底,所述半导体衬底上形成有层间介质层以及位于所述层间介质层中的第一虚设栅极和第二虚设栅极;
步骤S02:在所述层间介质层上形成第一图案化的光刻胶层,并以所述第一图案化的光刻胶层为掩膜刻蚀去除所述第一虚设栅极,以形成第一栅极沟槽;
步骤S03:去除所述第一图案化的光刻胶层,在所述第一栅极沟槽和所述层间介质层上依次形成在所述第一功函数金属层和第一填充层;
步骤S04:在所述第一填充层上形成第二图案化的光刻胶层,并以所述第二图案化的光刻胶层为掩膜刻蚀去除所述第二虚设栅极及位于其上的第一填充层和第一功函数金属层,以形成第二栅极沟槽;
步骤S05:在所述第二栅极沟槽和所述第二图案化的光刻胶层上依次形成第二功函数金属层和第二填充层;
步骤S06:在所述第二填充层上形成第三图案化的光刻胶层,并以所述第三图案化的光刻胶层为掩膜刻蚀去除第一栅极沟槽上的第二填充层和第二功函数金属层;
步骤S07:去除第三图案化的光刻胶层、剩余的第二填充层以及所述第一栅极沟槽上的第二图案化的光刻胶层和第一填充层,暴露所述第一栅极沟槽和第二栅极沟槽;
步骤S08:沉积金属栅极层,覆盖层间介质层并填充第一栅极沟槽和第二栅极沟槽;
步骤S09:进行化学机械研磨,直至暴露所述层间介质层,在所述第一栅极沟槽和第二栅极沟槽中分别形成第一金属栅极和第二金属栅极。
图2~图10为本发明一实施例中CMOS晶体管金属栅极的制作过程的结构示意图,以下结合图1以及图2~图10详细说明本发明一实施例中CMOS晶体管金属栅极的制作方法。
如图2所示,在步骤S01中,所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料,所述半导体衬底100中还形成有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构,所述隔离元件例如是浅沟槽隔离结构(STI)106,所述掺杂区例如是N阱、P阱以及轻掺杂源/漏区(LDD,图中未标示),上述结构根据实际半导体器件制作工艺过程确定,为本领域技术人员所熟知技术内容,故不再赘述。
所述第一虚设栅极103与所述第二虚设栅极105的材质为多晶硅。在本实施例中,所述第一虚设栅极103作为CMOS晶体管的NMOS晶体管的虚设栅极,所述第二虚设栅极105作为PMOS晶体管的虚设栅极。在另一实施例中,所述第一虚设栅极103与所述第二虚设栅极105可以互换,分别作为PMOS晶体管和NMOS晶体管的虚设栅极。所述第一虚设栅极103与所述第二虚设栅极105的形成步骤可以为:在所述半导体衬底100上利用化学气相沉积法沉积一层多晶硅薄膜,接着利用光刻和刻蚀工艺形成如图2所示的第一虚设栅极103和第二虚设栅极105,所述第一虚设栅极103和第二虚设栅极105作为金属栅极的前期替代结构,在后续步骤形成源/漏极过程中经历高温退火工艺,避免因先形成金属栅极在高温退火工艺中受热而改变金属栅极的功函数,进而保持金属栅极的电学特性,从而保持后续形成的金属栅极的功函数不发生改变,提高后续形成的金属栅极的整体性能。
接着,向所述半导体衬底100进行源/漏注入,在所述第一虚设栅极103和第二虚设栅极105两侧的半导体衬底100中分别形成源/漏极101,接着沉积形成层间介质层107,所述层间介质层107的材质可以为氧化硅,可以采用化学气相沉积法,例如等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成,并去除部分层间介质层107,从而暴露所述第一虚设栅极103和第二虚设栅极105,最终形成如图2所示的结构。
在步骤S02中,涂覆第一光刻胶薄膜,对该第一光刻胶薄膜进行曝光和显影,形成图案化的第一光刻胶层201,并以所述第一光刻胶层201为掩膜,刻蚀去除所述第一虚设栅极103,以形成第一栅极沟槽301,从而形成如图3所示的结构,利用干法刻蚀所述第一虚设栅极103,刻蚀离子可以包括氯气、溴化氢和氯化氢。
接着,如图4所示,在步骤S03中,去除所述第一图案化的光刻胶层201,在所述层间介质层107上以及第一栅极沟槽301上采用原子沉积法形成第一功函数金属层302,接着在第一功函数金属层302上形成第一填充层303,所述地一填充层填充满所述第一栅极沟槽301。
在较佳实施例中,所述第一填充层303选择能够凝固的流动聚合物,易于填充第一栅极沟槽301的材料,且易于在后续工艺中被去除,所述第一填充层303优选的材料为聚酰亚胺(Polymide)、有机底部抗反射涂层(BARC),上述材料形成的第一填充层303能够更好地凝固,并且在后续去除的过程中,可以根据需要随某一图案化的光刻胶层一并去除,不增加工艺步骤,其中最佳的为高硅含量抗反射涂层,其中高硅含量抗反射涂层的硅含量大于35%,高硅含量抗反射涂层具有更好的凝固性质,并且更易于在后续工艺中被去除。
所述第一功函数金属层302的材料可以为氮化钛(TiN)、铝钛化合物(TiAl)或铝(Al)的其中一种或几种组合,根据实际工艺对金属栅极功函数的要求选择第一功函数金属层302的材料,在后续进行的化学机械研磨过程中所述第一功函数金属层302的研磨速率与金属栅层的研磨速率相近,进而在研磨后获得良好的界面结构。
结合图4与图5,在步骤S04中,在所述第一填充层303上涂覆第二光刻胶薄膜,对该第二光刻胶薄膜进行曝光和显影,形成如图5所示的第二图案化的光刻胶层203,接着以所述第二图案化的光刻胶层203为掩膜,刻蚀去除所述第二虚设栅极105及位于其上的第一功函数金属层302和第一填充层303,形成第二栅极沟槽304;其中,利用干法刻蚀所述第二虚设栅极105及位于其上的第一功函数金属层302和第一填充层303,刻蚀离子可以包括氯气、溴化氢和氯化氢,刻蚀过程由于第二图案化的光刻胶层203和第一填充层303的遮挡,避免了对层间介质层107的刻蚀损伤,保护了层间介质层107。此外,在最终的器件结构中所述第一功函数金属层302仅保留位于第一栅极沟槽301中的部分,位于第一栅极沟槽301以外的第一功函数金属层302在后续的一次化学机械研磨过程中会被一并研磨去除。
接着,如图6所示,在步骤S05中,在所述第二栅极沟槽304和第二图案化的光刻胶层203上利用原子沉积法形成第二功函数金属层305,接着在第二功函数金属层305上形成第二填充层306,第二填充层306填充满第二栅极沟槽304。
其中,所述第二填充层306为能够凝固的流动聚合物;在较佳的实施例中,所述第二填充层306的材料可以与第一填充层302的材料相同,亦为能够凝固的流动聚合物,以易于填充第二栅极沟槽304的材料,且易于在后续工艺中被去除,所述第二填充层306优选的材料可以为聚酰亚胺(Polymide)、有机底部抗反射涂层(BARC),上述材料形成的第二填充层306同样能够更好地凝固,并且在后续去除的过程中,可以根据需要随某一图案化的光刻胶层一并去除,不增加工艺步骤,其中最佳的为硅含量抗反射涂层,其中高硅含量抗反射涂层的硅含量大于35%,高硅含量抗反射涂层具有更好的凝固性质,并且更易于在后续工艺中被去除。因此,利用第一填充层303和第二填充层306能够凝固的性质,可以通过涂覆的方式填充第一栅极沟槽301和第二栅极沟槽304,填充方法简单,填充效率高。
所述第二功函数金属层306的材料可以为氮化钛(TiN)、铝钛化合物(TiAl)或铝(Al)的其中一种或几种组合,在后续进行的化学机械研磨过程中所述功函数金属层的研磨速率与金属栅层的研磨速率相近,进而在研磨后获得良好的界面结构,由于所述第二功函数金属层305的形成步骤与所述第一功函数金属层302的形成步骤不同,因此也可以选择不同的功函数金属层材料,以满足CMOS晶体管中NMOS晶体管与PMOS晶体管中金属栅极不同的功函数要求,提高CMOS晶体管的器件性能。
继续参考图6,在步骤S06中,为了打开所述第一栅极沟槽301,需要首先去除位于第一栅极沟槽301上的第二功函数金属层205。于是在所述第二填充层306上涂覆第三光刻胶薄膜,对该第三光刻胶薄膜进行曝光、显影,形成第三图案化的光刻胶层205,并以所述第三图案化的光刻胶层205为掩膜,刻蚀去除位于所述第一栅极沟槽301上的第二填充层306和第二功函数金属层305,可以根据刻蚀的速率和时间设定所述第三图案化的光刻胶层205的厚度,以至少能够完全刻蚀去除第一栅极沟槽301上的第二功函数金属层306,最终形成如图7所示结构。此外,在最终的器件结构中所述第二功函数金属层306仅保留位于第二栅极沟槽304中的部分,位于第一栅极沟槽304以外的第二功函数金属层306在后续的一次化学机械研磨过程中会被一并研磨去除。
结合图7和图8,在步骤S07中,去除所述第三图案化的光刻胶层205、第二填充层306以及所述第一栅极沟槽301上的第二图案化光刻胶层203和第一填充层303,以暴露第一栅极沟槽301和第二栅极沟槽304。其中,所述第三图案化的光刻胶层205、第一填充层303、所述第二填充层306以及第二图案化的光刻胶层203均可采用等离子体灰化法去除,即可采用一步工艺中同时去除,工艺简单易于控制。
经过所述步骤S01至所述步骤S07,不仅同时暴露了第一栅极沟槽301和第二栅极沟槽304,使后续能够同时形成金属栅极层填充第一栅极沟槽301和第二栅极沟槽304,并且在第一栅极沟槽301和第二栅极沟槽304中形成不同的第一功函数金属层302和第二功函数金属层305,满足了后续形成的金属栅极的不同功函数的要求。
然后,在步骤S08中,沉积金属栅层309,覆盖层间介质层107并填充第一栅极沟槽301和第二栅极沟槽304,形成如图9所示结构,所述金属栅层309的材料可以为铝或钨(W),形成所述金属栅极层309的步骤可以包括在所述层间介质层107和所述栅极沟槽301上形成晶种层(图中未标示),接着进行电镀工艺,形成金属栅极层309。
如图10所示,在步骤S09中,对所述金属栅层309进行化学机械研磨,直至暴露所述层间介质层107。
由于所述金属栅极层309是在同一步骤中填充第一栅极沟槽301和第二栅极沟槽304的,因此对金属栅极层309的化学机械研磨仅需进行一次;并且在此次化学机械研磨中还能够同时去除第一栅极沟槽301和第二栅极沟槽304外其他各层,包括第一栅极沟槽301和第二栅极沟槽304外第二金属功函数层306和第一金属功函数层302,以及剩余的第二图案化的光刻胶层203、第一填充层302,暴露层间介质层107,最终如图10所示的第一金属栅极309a和第二金属栅极309b。
在本发明所述的CMOS晶体管的PMOS金属栅极和NMOS金属栅极的形成先后顺序不被限定,可以先形成PMOS金属栅极,即所述第一虚设栅极103为PMOS虚设栅极,所述第二虚设栅极105为NMOS虚设栅极,则形成的第一金属栅极309a为PMOS金属栅极,第二金属栅极309b为NMOS金属栅极;或者,在另一实施例中,先形成NMOS金属栅极,即所述第一虚设栅极103可以为NMOS虚设栅极,所述第二虚设栅极105为PMOS虚设栅极,则形成的第一金属栅极309a为NMOS金属栅极,第二金属栅极309b为PMOS金属栅极。
综上所述,本发明所述CMOS晶体管金属栅极的制作方法,利用多层图案化的光刻胶层作为掩膜,先去除第一虚设栅极形成第一栅极沟槽,并形成第一功函数金属层和第一填充层,再刻蚀去除第二虚设栅极形成第二栅极沟槽,并形成第二功函数金属层和第二填充层,同时去除第一填充层和第二填充层以暴露第一栅极沟槽和第二栅极沟槽,接着填充金属栅层,之后进行一次化学机械研磨工艺,即可同时形成第一金属栅极和第二金属栅极。在上述工艺步骤中,由于多层图案化光刻胶层的遮挡,刻蚀过程不会对层间介质层产生刻蚀损伤,保护了层间介质层,并且相比于现有技术在制作CMOS晶体管金属栅极的工艺中需要采用两道化学机械研磨工艺形成两个金属栅极的方法,仅在最后去除剩余的第一填充层和第二填充层重新暴露的第一栅极沟槽和第二栅极沟槽中填充金属栅极层之后,才进行一次化学机械研磨,不仅大大简化了工艺流程,进一步减少了化学机械研磨过程的研磨残留物,并减少了层间介质层的研磨损伤,进而提高了CMOS晶体管的性能。
此外,利用第一填充层和第二填充层能够凝固的性质,可以通过涂覆的方式填充第一栅极沟槽和第二栅极沟槽,填充方法简单,填充效率高,而利用第一填充层和第二填充层能够与光刻胶层同时去除的特性,可以根据工艺步骤在去除某一层图案化的光刻胶层时同时去除相应位置的第一填充层或第二填充层,节约工艺步骤,增加了工艺效率。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种CMOS晶体管金属栅极的制作方法,包括:
提供半导体衬底,所述半导体衬底上形成有层间介质层以及位于所述层间介质层中的第一虚设栅极和第二虚设栅极;
在所述层间介质层上形成第一图案化的光刻胶层,并以所述第一图案化的光刻胶层为掩膜刻蚀去除所述第一虚设栅极,以形成第一栅极沟槽;
去除所述第一图案化的光刻胶层,在所述第一栅极沟槽和所述层间介质层上依次形成第一功函数金属层和第一填充层;
在所述第一填充层上形成第二图案化的光刻胶层,并以所述第二图案化的光刻胶层为掩膜刻蚀去除所述第二虚设栅极及位于其上的第一填充层和第一功函数金属层,以形成第二栅极沟槽;
在所述第二栅极沟槽和所述第二图案化的光刻胶层上依次形成第二功函数金属层和第二填充层;
在所述第二填充层上形成第三图案化的光刻胶层,并以所述第三图案化的光刻胶层为掩膜刻蚀去除第一栅极沟槽上的第二填充层和第二功函数金属层;
去除第三图案化的光刻胶层、剩余的第二填充层以及所述第一栅极沟槽上的第二图案化的光刻胶层和第一填充层,暴露所述第一栅极沟槽和第二栅极沟槽;
沉积金属栅极层,覆盖层间介质层并填充第一栅极沟槽和第二栅极沟槽;
进行化学机械研磨,直至暴露所述层间介质层,以在所述第一栅极沟槽和第二栅极沟槽中分别形成第一金属栅极和第二金属栅极。
2.如权利要求1所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第一填充层和第二填充层为能够凝固的流动聚合物。
3.如权利要求2所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第一填充层和所述第二填充层为聚酰亚胺或有机底部抗反射涂层。
4.如权利要求3所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第一填充层和所述第二填充层为高硅含量抗反射涂层。
5.如权利要求4所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述高硅含量抗反射涂层的硅含量大于35%。
6.如权利要求3所述的CMOS晶体管金属栅极的制作方法,其特征在于,采用等离子体灰化法去除第三图案化的光刻胶层、剩余的第二填充层以及所述第一栅极沟槽上的第二图案化的光刻胶层和第一填充层。
7.如权利要求1所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第一功函数金属层的材质为钛、氮化钛、氮化钽、钽、钽铝化合物或铝中的一种或其组合。
8.如权利要求1所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第二功函数金属层的材质为钛、氮化钛、氮化钽、钽、钽铝化合物或铝中的一种或其组合。
9.如权利要求1至8中任意一项所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第一虚设栅极为PMOS虚设栅极,所述第一金属栅极为PMOS金属栅极,所述第二虚设栅极为NMOS虚设栅极,所述第二金属栅极为NMOS金属栅极。
10.如权利要求1至8中任意一项所述的CMOS晶体管金属栅极的制作方法,其特征在于,所述第一虚设栅极为NMOS虚设栅极,所述第一金属栅极为NMOS金属栅极,所述第二虚设栅极为PMOS虚设栅极,所述第二金属栅极为PMOS金属栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110407288.0A CN103165534B (zh) | 2011-12-08 | 2011-12-08 | Cmos晶体管金属栅极的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110407288.0A CN103165534B (zh) | 2011-12-08 | 2011-12-08 | Cmos晶体管金属栅极的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103165534A CN103165534A (zh) | 2013-06-19 |
CN103165534B true CN103165534B (zh) | 2015-09-02 |
Family
ID=48588509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110407288.0A Active CN103165534B (zh) | 2011-12-08 | 2011-12-08 | Cmos晶体管金属栅极的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165534B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10777456B1 (en) * | 2019-03-18 | 2020-09-15 | Tokyo Electron Limited | Semiconductor back end of line (BEOL) interconnect using multiple materials in a fully self-aligned via (FSAV) process |
CN114273992B (zh) * | 2022-01-06 | 2022-11-01 | 西南应用磁学研究所(中国电子科技集团公司第九研究所) | 一种图案化金属层表面抛光方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101752317A (zh) * | 2008-11-14 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7718479B2 (en) * | 2004-08-25 | 2010-05-18 | Intel Corporation | Forming integrated circuits with replacement metal gate electrodes |
-
2011
- 2011-12-08 CN CN201110407288.0A patent/CN103165534B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101752317A (zh) * | 2008-11-14 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103165534A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101714526B (zh) | 半导体元件的制造方法 | |
TWI416667B (zh) | 半導體元件及其製造方法 | |
CN101789397B (zh) | 半导体装置的制造方法 | |
TWI393219B (zh) | 半導體元件的製造方法 | |
US7939392B2 (en) | Method for gate height control in a gate last process | |
CN101872742B (zh) | 半导体装置及其制造方法 | |
CN102104003B (zh) | 半导体装置的制造方法 | |
TWI521644B (zh) | 半導體裝置及其製造方法 | |
US9040404B2 (en) | Replacement metal gate structure for CMOS device | |
US10037918B2 (en) | Contact structure and method of fabricating the same | |
US20180337113A1 (en) | Semiconductor Device with Multi Level Interconnects and Method of Forming the Same | |
CN102194681B (zh) | 制造半导体装置的方法 | |
US20120313178A1 (en) | Semiconductor device having metal gate and manufacturing method thereof | |
CN101740506B (zh) | 构图金属栅极的方法 | |
US8685808B2 (en) | Semiconductor device fabrication method | |
TW201903858A (zh) | 半導體裝置的製造方法 | |
CN104124169B (zh) | Nmos晶体管及其形成方法、cmos晶体管及其形成方法 | |
US9508791B2 (en) | Semiconductor device having a metal gate | |
CN103730418A (zh) | 一种制作半导体器件的方法 | |
US20160086952A1 (en) | Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device | |
KR20140086807A (ko) | 반도체 구조물 및 반도체 구조물을 형성하는 방법 | |
CN103165534B (zh) | Cmos晶体管金属栅极的制作方法 | |
CN103094213B (zh) | Cmos器件金属栅极的制造方法 | |
CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
CN102931066B (zh) | 金属栅堆叠结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |