KR20140086807A - 반도체 구조물 및 반도체 구조물을 형성하는 방법 - Google Patents
반도체 구조물 및 반도체 구조물을 형성하는 방법 Download PDFInfo
- Publication number
- KR20140086807A KR20140086807A KR1020130102989A KR20130102989A KR20140086807A KR 20140086807 A KR20140086807 A KR 20140086807A KR 1020130102989 A KR1020130102989 A KR 1020130102989A KR 20130102989 A KR20130102989 A KR 20130102989A KR 20140086807 A KR20140086807 A KR 20140086807A
- Authority
- KR
- South Korea
- Prior art keywords
- gate stack
- gate
- dielectric layer
- thickness
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 112
- 239000011295 pitch Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- -1 titanium silicide Chemical compound 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
구조물 및 구조물을 형성하는 방법이 개시된다. 실시예에 따라, 구조물은 기판의 각각 3개의 영역에 3개의 디바이스들을 포함한다. 제 1 디바이스는 제 1 게이트 스택을 포함하고, 제 1 게이트 스택은 제 1 유전층을 포함한다. 제 2 디바이스는 제 2 게이트 스택을 포함하고, 제 2 게이트 스택은 제 2 유전층을 포함한다. 제 3 디바이스는 제 3 게이트 스택을 포함하고, 제 3 게이트 스택은 제 3 유전층을 포함한다. 제 3 유전층의 두께는 제 2 유전층의 두께보다 얇고, 제 2 유전층의 두께는 제 1 유전층의 두께보다 얇다. 제 3 게이트 스택의 게이트 길이는 결국 제 1 게이트 스택의 게이트 길이 및 제 2 게이트 스택의 게이트 길이와 상이하다.
Description
본 출원은 발명의 명칭이 "Novel Power Gating Approach on TGO Devices in HKMG CMOS Technology"이고 2012년 12월 28일자에 출원된 미국 가특허 번호 제61/747,106호의 우선권을 주장하고, 이 출원은 참조에 의해 그 전체가 본 명세서에 통합된다.
반도체 집적 회로(IC) 산업은 급속한 성장을 이루었다. IC 물질 및 설계에서 기술적 진보는 IC 세대를 만들었고, 각각의 세대는 이전 세대보다 더욱 작고 더욱 복잡한 회로를 갖는다. 그러나, 이러한 진보는 IC 제조 및 처리의 복잡성을 증가시키고, 이러한 진보를 실현하기 위해, IC 제조 및 처리에서 유사한 개발이 필요하다.
IC 진화 동안에, 피처 크기[예컨대, 제조 공정을 이용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인)]는 감소한 반면, 기능 밀도(예컨대, 칩 영역당 상호접속된 디바이스의 수)는 일반적으로 증가하였다. 이러한 축소 공정은 일반적으로 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이점을 제공한다. 그러나, 디바이스를 지속적으로 축소시킴으로써, 상호접속된 디바이스들의 다양한 성능 특성들 간의 차이가 악화될 수 있다.
본 발명의 목적은 반도체 구조물 및 반도체 구조물을 형성하는 방법을 제공하는 것이다.
실시예는 구조물이다. 구조물은 기판의 각각 3개의 영역에 3개의 디바이스들을 포함한다. 제 1 디바이스는 제 1 게이트 스택을 포함하고, 제 1 게이트 스택은 제 1 유전층을 포함한다. 제 2 디바이스는 제 2 게이트 스택을 포함하고, 제 2 게이트 스택은 제 2 유전층을 포함한다. 제 3 디바이스는 제 3 게이트 스택을 포함하고, 제 3 게이트 스택은 제 3 유전층을 포함한다. 제 3 유전층의 두께는 제 2 유전층의 두께보다 얇고, 제 2 유전층의 두께는 제 1 유전층의 두께보다 얇다. 제 3 게이트 스택의 게이트 길이는 결국 제 1 게이트 스택의 게이트 길이 및 제 2 게이트 스택의 게이트 길이와 상이하다.
다른 실시예는 구조물이다. 구조물은 기판의 제 1 영역, 제 2 영역 및 제 3 영역을 포함한다. 제 1 영역은 제 1 디바이스 및 제 2 디바이스를 포함한다. 제 2 영역은 제 3 디바이스 및 제 4 디바이스를 포함한다. 제 3 영역은 제 5 디바이스 및 제 6 디바이스를 포함한다. 제 1 디바이스, 제 2 디바이스, 제 3 디바이스, 제 4 디바이스, 제 5 디바이스 및 제 6 디바이스는 제 1 게이트 스택, 제 2 게이트 스택, 제 3 게이트 스택, 제 4 게이트 스택, 제 5 게이트 스택, 및 제 6 게이트 스택을 각각 포함한다. 제 1 게이트 스택 및 제 2 게이트 스택 각각은 제 1 두께를 갖는 제 1 유전층을 포함한다. 제 3 게이트 스택 및 제 4 게이트 스택 각각은 제 2 두께를 갖는 제 2 유전층을 포함한다. 제 5 게이트 스택 및 제 6 게이트 스택 각각은 제 3 두께를 갖는 제 3 유전층을 포함한다. 제 3 두께는 제 2 두께보다 크고, 제 2 두께는 제 1 두께보다 크다. 제 1 게이트 스택, 제 2 게이트 스택, 제 3 게이트 스택, 제 4 게이트 스택, 제 5 게이트 스택, 및 제 6 게이트 스택은 각각 제 1 게이트 스택, 제 2 게이트 스택, 제 3 게이트 스택, 제 4 게이트 스택, 제 5 게이트 스택, 및 제 6 게이트 스택의 대향하는 측벽들 사이에 각각의 길이를 갖는다. 제 1 길이 및 제 2 길이 각각은 제 3 길이, 제 4 길이, 제 5 길이 및 제 6 길이 각각의 치수와 상이하다. 제 1 피치는 제 1 게이트 스택과 제 2 게이트 스택 사이이다. 제 2 피치는 제 3 게이트 스택과 제 4 게이트 스택 사이이다. 제 3 피치는 제 5 게이트 스택과 제 6 게이트 스택 사이이다.
추가의 실시예는 방법이다. 방법은 기판의 제 1 영역에 제 1 유전층을 형성하는 단계, 기판의 제 2 영역에 제 2 유전층을 형성하는 단계, 기판의 제 3 영역에 제 3 유전층을 형성하는 단계, 제 1 유전층을 포함하는 제 1 게이트 스택을 형성하는 단계, 제 2 유전층을 포함하는 제 2 게이트 스택을 형성하는 단계, 및 제 3 유전층을 포함하는 제 3 게이트 스택을 형성하는 단계를 포함한다. 제 1 유전층은 제 1 두께를 갖고, 제 2 유전층은 제 2 두께를 갖고, 제 3 유전층은 제 3 두께를 갖는다. 제 1 두께는 제 2 두께보다 크고, 제 2 두께는 제 3 두께보다 크다. 제 1 게이트 스택은 제 1 게이트 길이를 갖고, 제 2 게이트 스택은 제 2 게이트 길이를 갖고, 제 3 게이트 스택은 제 3 게이트 길이를 갖는다. 제 3 게이트 길이는 제 1 게이트 길이 및 제 2 게이트 길이보다 크거나 작다.
본 발명에 따르면, 반도체 구조물 및 반도체 구조물을 형성하는 방법을 제공하는 것이 가능하다.
본 실시예 및 본 실시예의 장점의 보다 완벽한 이해를 위해, 이제부터 첨부된 도면들을 참조하면서 이하의 상세한 설명에 대해 설명을 한다.
도 1 내지 도 8은 실시예에 따른 공정 흐름 및 구조물을 나타낸다.
도 1 내지 도 8은 실시예에 따른 공정 흐름 및 구조물을 나타낸다.
이하에서는 본 실시예들의 제조 및 이용을 자세하게 설명한다. 하지만, 본 발명개시는 폭넓은 다양한 특정한 상황에서 구현될 수 있는 수많은 적용 가능한 발명의 개념을 제공한다는 점을 이해해야 한다. 설명하는 특정한 실시예들은 개시된 주제를 제조하고 이용하는 특정한 방법들에 대한 단순한 예시에 불과하며, 상이한 실시예들의 범위를 한정시키려는 것은 아니다.
실시예들은 특정한 상황 즉, 반도체 디바이스를 형성하기 위한 공정에 관하여 기술될 것이고, 여기서 디바이스들 중 적어도 3개의 디바이스들은 디바이스들 간의 상이한 두께를 갖는 게이트 스택의 유전층을 포함한다. 더욱이, 디바이스들의 게이트 길이가 다양한 방식으로 바이어스될 수 있다. 다른 실시예들은 디바이스들의 수 및/또는 유전층의 두께를 변화시키는 것은 물론, 바이어싱을 다르게 하는 것을 고려한다. 이하에 특별한 순서로 기술되었지만, 방법 실시예들은 임의의 논리적인 순서로 수행될 수 있다. 부가적으로, 도면에서 사용되는 동일한 참조 번호는 동일한 컴포넌트를 나타낸다.
도 1 내지 도 8은 실시예에 따른 공정 흐름 및 구조물을 나타낸다. 도 1은 기판(20)을 나타낸다. 기판(20)은 반도체 기판일 수 있고, 반도체 기판은 또한 실리콘 기판, 실리콘 탄소 기판, 실리콘 게르마늄 기판, 또는 다른 반도체 물질로 형성된 기판일 수 있다. 기판(20)은 벌크 기판, 실리콘 온 인슐레이터(semiconductor-on-insulator; SOI) 기판, 또는 다른 수용 가능한 기판일 수 있다. 기판(20)은 p형 불순물 또는 n형 불순물로 경도핑(lightly dope)될 수 있다. 기판(20)의 제 1 영역(22), 제 2 영역(24), 제 3 영역(26), 및 제 4 영역(28)이 도 1에서 식별된다. 실시예에서, 제 1 영역(22)은 코어 회로를 위한 디바이스들을 포함하는 것과 같은 얇은 코어 영역으로, 여기서 트랜지스터들은 얇은 게이트 유전체를 갖고; 제 2 영역(24)은 코어 회로를 위한 디바이스들을 포함하는 것과 같은 두꺼운 코어 영역으로, 여기서 트랜지스터들은 비교적 두꺼운 게이트 유전체를 갖고; 제 3 영역(26)은 신호를 입력 및/또는 출력하는데 이용되는 디바이스들을 포함하는 것과 같은 입출력 영역이며; 제 4 영역(28)은 SRAM 영역과 같은 메모리 영역이다.
기판(20)은 쉘로우 트렌치 분리 영역과 같은 분리 영역(30)을 더 포함한다. 분리 영역(30)은 기판(20)에서 별도의 디바이스들의 활성 영역들을 전기적으로 분리시키는데 이용될 수 있다. 일부 분리 영역(30)은 제 1 영역(22), 제 2 영역(24), 제 3 영역(26) 및 제 4 영역(28) 중 인접한 영역들 간의 경계들을 각각 디마크(demark)할 수 있다. 분리 영역(30)의 형성은 트렌치(도시되지 않음)를 형성하기 위해 기판(20)을 에칭하는 단계, 및 분리 영역(30)을 형성하기 위해 유전체 물질로 트렌치를 충진하는 단계를 포함할 수 있다. 분리 영역(30)은 예를 들어 고밀도 플라즈마에 의해 퇴적된 실리콘 산화물로 형성될 수 있지만, 다양한 기술에 따라 형성된 다른 유전체 물질들이 또한 이용될 수 있다.
제 1 유전층(32)이 기판(20) 위에 형성된다. 실시예에서, 제 1 유전층(32)은 열 산화, 고밀도 플라즈마 퇴적 등에 의해 형성된 산화층이다. 다른 실시예들에서, 제 1 유전층(32)은 임의의 수용 가능한 기술에 의해 형성된 실리콘 산화질화물 등일 수 있다. 제 1 유전층(32)은 대략 25 Å와 대략 40 Å 사이의 두께를 가질 수 있다. 특정한 두께가 본 명세서에 예로서 제공되었지만, 상이한 실시예들은 예컨대 상이한 기술 크기의 경우 다른 두께를 가질 수 있다.
도 2는 제 2 영역(24) 및 제 4 영역(28)에 두꺼운 계면층(36)의 형성을 나타낸다. 제 1 유전층(32)은 예를 들어 제 2 영역(24) 및 제 4 영역(28)을 노출하면서 제 1 영역(22) 및 제 3 영역(26)을 커버하기 위해 제 1 유전층(32) 위에 포토레지스트(34)를 패턴화하고, 그 후에 예컨대 저농도 불화 수소산(dilute hydrofluoric acid; dHF)에 담그는 것에 의해 제 1 유전층(32)의 노출된 부분을 에칭함으로써 제 2 영역(24) 및 제 4 영역(28)으로부터 제거된다. 두꺼운 계면층(36)이 제 2 영역(24) 및 제 4 영역(28)에 있는 기판(20) 상에 퇴적된다. 두꺼운 계면층(36)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물 등 또는 이들의 조합을 포함할 수 있고, 열 산화 또는 화학적 산화[예를 들어, 오존 탈이온(de-ionized; DI)수에 담금], 적절한 퇴적 기술 등을 이용하여 형성될 수 있다. 실시예에서, 두꺼운 계면층(36)은 대략 10 Å와 대략 20 Å 사이의 두께를 갖는다. 실시예에서, 두꺼운 계면층(36)은 제 1 유전층(32)의 두께보다 얇은 두께를 갖는다. 그 후에, 포토레지스트(34)는 예를 들어 적절한 애싱 공정을 이용하여 제거될 수 있다.
도 3은 제 1 영역(22)에 얇은 계면층(40)의 형성을 나타낸다. 제 1 유전층(32)은 예를 들어 제 1 영역(22)을 노출하면서 제 3 영역(26)의 제 1 유전층(32) 및 제 2 영역(24)의 두꺼운 계면층(36) 및 제 4 영역(28)의 두꺼운 계면층(36) 위에 포토레지스트(38)를 패턴화하고, 그 후에 예컨대 dHF에 담그는 것에 의해 제 1 유전층(32)의 노출된 부분을 에칭함으로써 제 1 영역(22)으로부터 제거된다. 얇은 계면층(40)이 제 1 영역(22)에 있는 기판(20) 상에 퇴적된다. 얇은 계면층(40)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물 등 또는 이들의 조합을 포함할 수 있고, 열 산화 또는 화학적 산화(예를 들어, 오존 DI 수에 담금), 적절한 퇴적 기술 등을 이용하여 형성될 수 있다. 실시예에서, 얇은 계면층(40)은 대략 10 Å와 대략 15 Å 사이의 두께를 갖는다. 실시예에서, 얇은 계면층(40)은 두꺼운 계면층(36)의 두께보다 얇은 두께를 갖는다. 추가의 실시예에서, 얇은 계면층(40)의 두께는 두꺼운 계면층(36)의 두께보다 작고, 그 차이는 대략 1 Å과 대략 5 Å 사이와 같은, 대략 1 Å보다 크거나 같다. 그 후에, 포토레지스트(38)는 예를 들어 적절한 애싱 공정을 이용하여 제거될 수 있다.
도 4는 제 1 영역(22), 제 2 영역(24), 제 3 영역(26) 및 제 4 영역(28)에서 각각 얇은 계면층(40), 두꺼운 계면층(36), 제 1 유전층(32) 및 두꺼운 계면층(36) 상에 형성된 고유전율(high-k) 유전층(42)을 도시한다. 고유전율(high-k) 유전층(42)은 하프늄 산화물(Hf02), 또는 금속 산화물, 질화물 금속 산화물과 같은 다른 물질, 또는 Hf, Al, La, Zr, Ti, Ta, Ba, Sr, Pb, Zn, Y, Gd, Dy의 실리케이트, 이들의 조합, 및 이들의 다층을 포함할 수 있다. 특정한 예들은 Hf02, HfZrOx, HfAlOx, HfLaOx, HffiOx, HffaOx, HffiTaOx, La03, Zr02, Al203, Ta205, Ti02, 및 이들의 조합을 포함한다. 고유전율(high-k) 유전층(42)은 원자층 증착(atomic layer deposition; ALD), 플라즈마 향상된 화학적 기상 증착(plasma enhanced chemical vapor deposition; PECVD), 저압 화학적 기상 증착(low-pressure chemical vapor deposition; LPCVD), 유기 금속 화학적 기상 증착(metalorganic chemical vapor deposition; MOCVD), 플라즈마 향상된 원자층 증착(plasma enhanced atomic layer deposition; PEALD), 물리적 기상 증착(physical vapor deposition; PVD) 등을 이용하여 형성될 수 있다. 실시예에서, 고유전율(high-k) 유전층(42)의 k 값은 대략 7.0보다 크다. 일부 실시예들에서, 고유전율(high-k) 유전층(42)은 대략 10 Å와 대략 15 Å 사이와 같은, 적어도 10 Å의 두께를 갖지만, 다른 실시예들은 다른 두께를 고려한다.
도 5에서, 캡핑층(44)이 제 1 영역(22), 제 2 영역(24), 제 3 영역(26) 및 제 4 영역(28)에서 각각 고유전율(high-k) 유전층(42) 상에 형성된다. 캡핑층(44)의 예시적인 물질은 탄탈륨, 티타늄, 몰리브덴, 텅스텐, 루데늄, 백금, 코발트, 니켈, 팔라듐, 니오브, 및 합금 및/또는 이들의 질화물을 포함한다. 특히, 캡핑층(44)은 TiN 및 TaN과 같은, 금속 질화물을 포함할 수 있다. 캡핑층(44)은 PVD, ALD, 또는 다른 적용 가능한 화학적 기상 증착(CVD) 방법에 의해 형성될 수 있다. 캡핑층(44)은 대략 1.5 nm와 대략 4 nm 사이의 두께를 가질 수 있다.
도 6은 제 1 영역(22), 제 2 영역(24), 제 3 영역(26) 및 제 4 영역(28)에서 각각 캡핑층(44) 상에 게이트 전극층(46)의 형성을 나타낸다. 게이트 전극층(46)은, 폴리실리콘(도핑 또는 비도핑됨), 금속(예컨대, 탄탈륨, 티타늄, 몰리브덴, 텅스텐, 백금, 알루미늄, 하프늄, 루테늄), 금속 실리사이드(예컨대, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드, 탄탈륨 실리사이드), 금속 질화물(예컨대, 티타늄 질화물, 탄탈륨 질화물) 등 또는 이들의 조합과 같은 전도성 물질을 포함한다. 게이트 전극층(46)은 CVD, LPCVD, PVD, 또는 다른 수용 가능한 퇴적 기술을 이용하여 퇴적될 수 있다. 게이트 전극층(46)의 퇴적이 컨포멀(conformal)하면, 화학적 기계적 연마(chemical mechanical polish; CMP)와 같은 평탄화 기술이 게이트 전극층(46)을 평탄화하는데 이용될 수 있다.
도 7은 제 1 영역(22)에서 게이트 스택들(50 및 52), 제 2 영역(24)에서 게이트 스택들(54 및 56), 제 3 영역(26)에서 게이트 스택들(58 및 60), 및 제 4 영역(28)에서 게이트 스택들(62 및 64)의 형성을 나타낸다. 게이트 스택들(50 및 52)은 얇은 계면층(40), 고유전율(high-k) 유전층(42), 캡핑층(44) 및 게이트 전극층(46)을 포함한다. 게이트 스택들(54, 56, 62 및 64)은 두꺼운 계면층(36), 고유전율(high-k) 유전층(42), 캡핑층(44) 및 게이트 전극층(46)을 포함한다. 게이트 스택들(58 및 60)은 제 1 유전층(32), 고유전율(high-k) 유전층(42), 캡핑층(44) 및 게이트 전극층(46)을 포함한다. 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)은 게이트 전극층(46) 위에 마스크층을 퇴적하고 마스크층 위에 포토레지스트를 퇴적함으로써 형성될 수 있다. 포토레지스트는 포토리소그래피를 이용하여 패턴화될 수 있고, 후속 에칭은 포토레지스트의 패턴을 마스크층으로 전달시킬 수 있다. 마스크층을 이용하여, 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)의 다양한 층들이 에칭되어 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)을 형성할 수 있다. 다양한 마스킹 단계 및/또는 에칭 단계들이 모든 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)에 대해 동시에 수행될 수 있거나, 일부 마스킹 단계 및/또는 에칭 단계들은 오직 하나의 영역 내의 게이트 스택들에 대해서 수행되고 유사한 마스킹 단계 및/또는 에칭 단계들이 다른 영역들 내의 게이트 스택들에 대해 별도로 수행된다.
도 7은 예시적인 게이트 길이(66, 68, 70, 및 72) 및 피치(74 및 76)를 더욱 도시한다. 도 7에서, 게이트 길이는 게이트 스택의 대향하는 측벽들 사이의 거리이다. 게이트 길이(66, 68, 70, 및 72)이 게이트 스택들(50, 52, 54, 및 56)에 대해 각각 도시된다. 도 7에서, 피치는 인접한 게이트 스택들의 대응하는 측벽들 사이의 거리이다. 피치(74)는 게이트 스택들(50 및 52) 사이에 도시되고, 피치(76)는 게이트 스택들(54 및 56) 사이에 도시된다. 다른 게이트 스택들 및 다른 영역들이 또한 명시적으로 도시되지 않은 피치 및 게이트 길이를 갖는다.
다양한 게이트 길이는 특정한 애플리케이션을 위해 수정되거나 바이어스될 수 있다. 예를 들어, 게이트 스택들(54 및 56)의 게이트 길이들(70 및 72) 각각은, 임계 치수일 수 있고, 게이트 스택들(50 및 52)의 게이트 길이들(66 및 68)은 예컨대 대략 +/- 5 nm 만큼 임계 치수로부터 달라질 수 있다. 이 예에서, 게이트 스택들(58, 60, 62, 및 64)의 게이트 길이는 또한 임계 치수일 수 있으므로, 제 1 영역(22)의 게이트 스택들(50 및 52)은 제 2 영역(24), 제 3 영역(26) 및 제 4 영역(28)의 게이트 스택들에서 이용되는 임계 치수에 대해 각각 게이트 길이 바이어스를 가질 수 있다. 게다가, 게이트 스택들(50 및 52)은 상이한 게이트 길이(66 및 68)를 가질 수 있다. 즉, 상이하게 바이어스될 수 있다. 실시예에서, 게이트 스택들(54, 56, 58, 60, 62, 및 64)의 게이트 길이는 대략 30 nm와 같은 임계 치수이고, 게이트 스택들(50 및 52)의 게이트 길이(66 및 68)은 임계 치수보다 대략 2 nm 내지 3 nm 커서, 대략 32 nm 내지 대략 33 nm와 같다. 다른 실시예들에서, 게이트 스택들(54, 56, 58, 60, 62, 및 64)은 서로 다른 게이트 길이를 갖는다. 예컨대, 게이트 스택들(54, 56, 58, 60, 62, 및 64)의 일부는 또한 바이어스될 수 있다.
일부 실시예들에서, 영역 내에서 이웃하는 게이트 스택들 간의 피치는 다른 영역들 내에서 이웃하는 게이트 스택들 간의 피치와 동일하다. 예를 들어, 게이트 스택들(50 및 52) 간의 피치(74), 게이트 스택들(54 및 56) 간의 피치(76), 게이트 스택들(58 및 60) 간의 피치, 및 게이트 스택들(62 및 64) 간의 피치는 동일하다. 실시예에서, 이러한 피치들은 대략 130 nm와 같은, 대략 90 nm와 대략 150 nm 사이일 수 있지만, 다양한 다른 피치들이 예컨대 상이한 기술 노드로 이용될 수 있다. 다른 실시예들에서, 피치들은 영역들 간에, 및/또는 주어진 영역 내의 다양한 디바이스들 사이에 변할 수 있다.
도 8은 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64) 중 각각의 게이트 스택을 포함하는 다양한 트랜지스터들을 위해 스페이서(80) 및 소스/드레인 영역(82)의 형성을 나타낸다. 스페이서(80) 및 소스/드레인 영역(82)은 각각의 게이스 스택에 대해 도시되었지만, 도면을 보기 어렵게 하지 않기 위해서 모두 특별하게 참조 번호로 표시되지 않았다. 스페이서(80)는 예컨대 스페이서층을 블랭킷 퇴적하고, 그 이후에 스페이서(80)를 남기기 위해서 스페이서층을 이방성 에칭함으로써 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)의 측벽 상에 형성된다. 스페이서층은 실리콘 질화물, 산화질화물, 실리콘 탄화물, 실리콘 산화질화물, 산화물 등을 포함할 수 있고, CVD, PECVD, 스퍼터, 및 다른 적합한 기술과 같은 방법에 의해 퇴적될 수 있다.
소스/드레인 영역(82)은 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)의 대향하는 측면들 상의 기판(20)에 형성된다. 형성될 트랜지스터가 pFET와 같은 p형 트랜지스터인 실시예에서, 소스/드레인 영역(82)은 붕소, 갈륨, 인듐 등과 같은 적합한 p형 도펀트를 주입함으로써 형성될 수 있다. 유사하게, 형성될 트랜지스터가 nFET와 같은 n형 트랜지스터인 실시예에서, 소스/드레인 영역(82)은 인, 비소 등과 같은 적합한 n형 도펀트를 주입함으로써 형성될 수 있다. 다수의 다른 공정들, 단계들이 소스/드레인 영역(82)을 형성하는데 이용될 수 있다.
명시적으로 도시되지 않았지만, 기술 분야의 당업자는 추가의 처리 단계들이 도 8의 구조물 상에 수행될 수 있다는 것을 용이하게 이해할 것이다. 예를 들어, 에칭 정지층이 게이트 스택들(50, 52, 54, 56, 58, 60, 62, 및 64)을 포함하는 트랜지스터 위에 그리고 인접하게 형성될 수 있고, 층간 유전체(interlayer dielectric; ILD)가 에칭 정지층 위에 형성될 수 있다. 각각의 소스/드레인 영역(82)에 대한 콘택이 ILD에 형성될 수 있다. 다른 에칭 정지층이 ILD 위에 형성될 수 있고, 금속간 유전체(inter-metal dielectric; IMD) 및 다른 대응하는 금속들이 에칭 정지층 위에 형성될 수 있다.
실시예들은 장점을 가질 수 있다. 예를 들어, 일부 실시예들의 다양한 디바이스들은 주어진 애플리케이션에 대해 더욱 양호한 성능 특성을 갖도록 설계될 수 있다. 상이한 유전체 두께를 허용하고, 다양한 게이트 바이어싱을 허용함으로써, 디바이스는 애플리케이션이 더욱 양호하게 수행되도록 더욱 특별하게 설계될 수 있다. 일 예로 생산 레벨(Iddq 대 Fmax) 성능이 최적화될 수 있다는 것을 들 수 있다.
실시예는 구조물이다. 구조물은 기판의 각각 3개의 영역에 3개의 디바이스들을 포함한다. 제 1 디바이스는 제 1 게이트 스택을 포함하고, 제 1 게이트 스택은 제 1 유전층을 포함한다. 제 2 디바이스는 제 2 게이트 스택을 포함하고, 제 2 게이트 스택은 제 2 유전층을 포함한다. 제 3 디바이스는 제 3 게이트 스택을 포함하고, 제 3 게이트 스택은 제 3 유전층을 포함한다. 제 3 유전층의 두께는 제 2 유전층의 두께보다 얇고, 제 2 유전층의 두께는 제 1 유전층의 두께보다 얇다. 제 3 게이트 스택의 게이트 길이는 결국 제 1 게이트 스택의 게이트 길이 및 제 2 게이트 스택의 게이트 길이와 상이하다.
다른 실시예는 구조물이다. 구조물은 기판의 제 1 영역, 제 2 영역 및 제 3 영역을 포함한다. 제 1 영역은 제 1 디바이스 및 제 2 디바이스를 포함한다. 제 2 영역은 제 3 디바이스 및 제 4 디바이스를 포함한다. 제 3 영역은 제 5 디바이스 및 제 6 디바이스를 포함한다. 제 1 디바이스, 제 2 디바이스, 제 3 디바이스, 제 4 디바이스, 제 5 디바이스 및 제 6 디바이스는 제 1 게이트 스택, 제 2 게이트 스택, 제 3 게이트 스택, 제 4 게이트 스택, 제 5 게이트 스택, 및 제 6 게이트 스택을 각각 포함한다. 제 1 게이트 스택 및 제 2 게이트 스택 각각은 제 1 두께를 갖는 제 1 유전층을 포함한다. 제 3 게이트 스택 및 제 4 게이트 스택 각각은 제 2 두께를 갖는 제 2 유전층을 포함한다. 제 5 게이트 스택 및 제 6 게이트 스택 각각은 제 3 두께를 갖는 제 3 유전층을 포함한다. 제 3 두께는 제 2 두께보다 크고, 제 2 두께는 제 1 두께보다 크다. 제 1 게이트 스택, 제 2 게이트 스택, 제 3 게이트 스택, 제 4 게이트 스택, 제 5 게이트 스택, 및 제 6 게이트 스택은 각각 제 1 게이트 스택, 제 2 게이트 스택, 제 3 게이트 스택, 제 4 게이트 스택, 제 5 게이트 스택, 및 제 6 게이트 스택의 대향하는 측벽들 사이에 각각의 길이를 갖는다. 제 1 길이 및 제 2 길이 각각은 제 3 길이, 제 4 길이, 제 5 길이 및 제 6 길이 각각의 치수와 상이하다. 제 1 피치는 제 1 게이트 스택과 제 2 게이트 스택 사이이다. 제 2 피치는 제 3 게이트 스택과 제 4 게이트 스택 사이이다. 제 3 피치는 제 5 게이트 스택과 제 6 게이트 스택 사이이다.
추가의 실시예는 방법이다. 방법은 기판의 제 1 영역에 제 1 유전층을 형성하는 단계, 기판의 제 2 영역에 제 2 유전층을 형성하는 단계, 기판의 제 3 영역에 제 3 유전층을 형성하는 단계, 제 1 유전층을 포함하는 제 1 게이트 스택을 형성하는 단계, 제 2 유전층을 포함하는 제 2 게이트 스택을 형성하는 단계, 및 제 3 유전층을 포함하는 제 3 게이트 스택을 형성하는 단계를 포함한다. 제 1 유전층은 제 1 두께를 갖고, 제 2 유전층은 제 2 두께를 갖고, 제 3 유전층은 제 3 두께를 갖는다. 제 1 두께는 제 2 두께보다 크고, 제 2 두께는 제 3 두께보다 크다. 제 1 게이트 스택은 제 1 게이트 길이를 갖고, 제 2 게이트 스택은 제 2 게이트 길이를 갖고, 제 3 게이트 스택은 제 3 게이트 길이를 갖는다. 제 3 게이트 길이는 제 1 게이트 길이 및 제 2 게이트 길이보다 크거나 작다.
본 발명개시의 실시예들 및 이들의 장점들을 자세하게 설명하였지만, 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 발명개시의 범위 및 사상으로부터 일탈하지 않고서 행해질 수 있다는 것을 이해해야 한다. 더욱이, 본 출원의 범위는 상세한 설명에서 설명된 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계의 특정한 실시예들로 한정되는 것을 의도하지 않는다. 본 발명분야의 당업자라면 본 발명개시에 따라 이용될 수 있는 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계를 본 발명개시로부터 손쉽게 알 수 있을 것이다. 따라서, 첨부된 청구항들은 이와 같은 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계를 청구항의 범위 내에 포함하는 것으로 한다.
Claims (10)
- 제 1 게이트 스택을 포함하는 제 1 디바이스로서, 상기 제 1 디바이스는 기판의 제 1 영역에 있고, 상기 제 1 게이트 스택은 제 1 유전층을 포함하는 것인 제 1 디바이스;
제 2 게이트 스택을 포함하는 제 2 디바이스로서, 상기 제 2 디바이스는 상기 기판의 제 2 영역에 있고, 상기 제 2 게이트 스택은 제 2 유전층을 포함하며, 상기 제 2 유전층의 두께는 상기 제 1 유전층의 두께보다 얇은 것인 제 2 디바이스; 및
제 3 게이트 스택을 포함하는 제 3 디바이스로서, 상기 제 3 디바이스는 상기 기판의 제 3 영역에 있고, 상기 제 3 게이트 스택은 제 3 유전층을 포함하며, 상기 제 3 유전층의 두께는 상기 제 2 유전층의 두께보다 얇고, 상기 제 3 게이트 스택의 게이트 길이는 상기 제 1 게이트 스택의 게이트 길이 및 상기 제 2 게이트 스택의 게이트 길이와 상이한 것인 제 3 디바이스
를 포함하는 구조물. - 제 1 항에 있어서, 상기 제 1 게이트 스택의 게이트 길이는 상기 제 2 게이트 스택의 게이트 길이와 동일한 것인 구조물.
- 제 1 항에 있어서, 상기 제 1 게이트 스택은 상기 제 1 유전층 위에 제 1 고유전율(high-k) 유전층을 포함하고, 상기 제 2 게이트 스택은 상기 제 2 유전층 위에 제 2 고유전율(high-k) 유전층을 포함하며, 상기 제 3 게이트 스택은 상기 제 3 유전층 위에 제 3 고유전율(high-k) 유전층을 포함하는 것인 구조물.
- 제 1 항에 있어서, 상기 제 1 게이트 스택, 상기 제 2 게이트 스택, 및 상기 제 3 게이트 스택 각각은 게이트 전극을 포함하고, 상기 게이트 전극은 금속을 포함하는 것인 구조물.
- 제 1 항에 있어서, 상기 제 3 게이트 스택의 게이트 길이는 상기 제 1 게이트 스택의 게이트 길이 및 상기 제 2 게이트 스택의 게이트 길이의 5 nm 이내에 있는 것인 구조물.
- 기판의 제 1 영역으로서, 상기 제 1 영역은 제 1 디바이스 및 제 2 디바이스를 포함하고, 상기 제 1 디바이스는 제 1 게이트 스택을 포함하고, 상기 제 2 디바이스는 제 2 게이트 스택을 포함하고, 상기 제 1 게이트 스택 및 상기 제 2 게이트 스택 각각은 제 1 두께를 갖는 제 1 유전층을 포함하고, 상기 제 1 게이트 스택은 상기 제 1 게이트 스택의 대향하는 측벽 간에 제 1 길이를 갖고, 상기 제 2 게이트 스택은 상기 제 2 게이트 스택의 대향하는 측벽 간에 제 2 길이를 갖고, 제 1 피치는 상기 제 1 게이트 스택과 상기 제 2 게이트 스택 간에 있는 것인 제 1 영역;
상기 기판의 제 2 영역으로서, 상기 제 2 영역은 제 3 디바이스 및 제 4 디바이스를 포함하고, 상기 제 3 디바이스는 제 3 게이트 스택을 포함하고, 상기 제 4 디바이스는 제 4 게이트 스택을 포함하고, 상기 제 3 게이트 스택 및 상기 제 4 게이트 스택 각각은 제 2 두께를 갖는 제 2 유전층을 포함하고, 상기 제 2 두께는 상기 제 1 두께보다 크고, 상기 제 3 게이트 스택은 상기 제 3 게이트 스택의 대향하는 측벽 간에 제 3 길이를 갖고, 상기 제 4 게이트 스택은 상기 제 4 게이트 스택의 대향하는 측벽 간에 제 4 길이를 갖고, 제 2 피치는 상기 제 3 게이트 스택과 상기 제 4 게이트 스택 간에 있는 것인 제 2 영역; 및
상기 기판의 제 3 영역으로서, 상기 제 3 영역은 제 5 디바이스 및 제 6 디바이스를 포함하고, 상기 제 5 디바이스는 제 5 게이트 스택을 포함하고, 상기 제 6 디바이스는 제 6 게이트 스택을 포함하고, 상기 제 5 게이트 스택 및 상기 제 6 게이트 스택 각각은 제 3 두께를 갖는 제 3 유전층을 포함하고, 상기 제 3 두께는 상기 제 2 두께보다 크고, 상기 제 5 게이트 스택은 상기 제 5 게이트 스택의 대향하는 측벽 간에 제 5 길이를 갖고, 상기 제 6 게이트 스택은 상기 제 6 게이트 스택의 대향하는 측벽 간에 제 6 길이를 갖고, 제 3 피치는 상기 제 5 게이트 스택과 상기 제 6 게이트 스택 간에 있고, 상기 제 1 길이 및 상기 제 2 길이 각각은 상기 제 3 길이, 상기 제 4 길이, 상기 제 5 길이 및 상기 제 6 길이 각각의 치수와 상이한 것인 제 3 영역
을 포함하는 구조물. - 제 6 항에 있어서,
상기 기판의 제 4 영역으로서, 상기 제 4 영역은 제 7 디바이스 및 제 8 디바이스를 포함하고, 상기 제 7 디바이스는 제 7 게이트 스택을 포함하고, 상기 제 8 디바이스는 제 8 게이트 스택을 포함하고, 상기 제 7 게이트 스택 및 상기 제 8 게이트 스택 각각은 상기 제 2 두께를 갖는 상기 제 2 유전층을 포함하는 것인 제 4 영역
을 더 포함하는 구조물. - 기판의 제 1 영역에 제 1 유전층을 형성하는 단계로서, 상기 제 1 유전층은 제 1 두께를 갖는 것인 제 1 유전층 형성 단계;
상기 기판의 제 2 영역에 제 2 유전층을 형성하는 단계로서, 상기 제 2 유전층은 제 2 두께를 갖고, 상기 제 1 두께는 상기 제 2 두께보다 큰 것인 제 2 유전층 형성 단계;
상기 기판의 제 3 영역에 제 3 유전층을 형성하는 단계로서, 상기 제 3 유전층은 제 3 두께를 갖고, 상기 제 2 두께는 상기 제 3 두께보다 큰 것인 제 3 유전층 형성 단계;
상기 제 1 유전층을 포함하는 제 1 게이트 스택을 형성하는 단계로서, 상기 제 1 게이트 스택은 제 1 게이트 길이를 갖는 것인 제 1 게이트 스택 형성 단계;
상기 제 2 유전층을 포함하는 제 2 게이트 스택을 형성하는 단계로서, 상기 제 2 게이트 스택은 제 2 게이트 길이를 갖는 것인 제 2 게이트 스택 형성 단계; 및
상기 제 3 유전층을 포함하는 제 3 게이트 스택을 형성하는 단계로서, 상기 제 3 게이트 스택은 제 3 게이트 길이를 갖고, 상기 제 3 게이트 길이는 상기 제 1 게이트 길이 및 상기 제 2 게이트 길이보다 크거나 작은 것인 제 3 게이트 스택 형성 단계
를 포함하는 방법. - 제 8 항에 있어서,
상기 제 1 유전층, 상기 제 2 유전층 및 상기 제 3 유전층 위에 고유전율(high-k) 유전층을 형성하는 단계; 및
상기 고유전율(high-k) 유전층 위에 금속을 포함하는 게이트 전극층을 형성하는 단계
를 더 포함하고,
상기 제 1 게이트 스택, 상기 제 2 게이트 스택, 및 상기 제 3 게이트 스택 각각은 상기 고유전율(high-k) 유전층 및 상기 게이트 전극층을 더 포함하는 것인 방법. - 제 8 항에 있어서,
상기 기판의 제 4 영역에 상기 제 2 유전층을 형성하는 단계; 및
상기 제 2 유전층을 포함하는 제 4 게이트 스택을 형성하는 단계
를 더 포함하는 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261747106P | 2012-12-28 | 2012-12-28 | |
| US61/747,106 | 2012-12-28 | ||
| US13/795,834 US9059022B2 (en) | 2012-12-28 | 2013-03-12 | Semiconductor structures and methods of forming the same |
| US13/795,834 | 2013-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140086807A true KR20140086807A (ko) | 2014-07-08 |
| KR101581500B1 KR101581500B1 (ko) | 2015-12-30 |
Family
ID=51016196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130102989A KR101581500B1 (ko) | 2012-12-28 | 2013-08-29 | 반도체 구조물 및 반도체 구조물을 형성하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US9059022B2 (ko) |
| KR (1) | KR101581500B1 (ko) |
| CN (1) | CN103915437B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160045542A (ko) * | 2014-10-17 | 2016-04-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 핀 전계 효과 트랜지스터(FinFET) 디바이스 및 이의 형성 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059022B2 (en) | 2012-12-28 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
| CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
| US9722076B2 (en) * | 2015-08-29 | 2017-08-01 | Taiwan Semiconductor Manufacturning Co., Ltd. | Method for manufacturing semiconductor device with contamination improvement |
| US20230141716A1 (en) * | 2021-11-05 | 2023-05-11 | Micron Technology, Inc. | Finfets having various different thicknesses of gate oxides and related apparatus, methods, and computing systems |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040079116A (ko) * | 2003-03-06 | 2004-09-14 | 삼성전자주식회사 | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 |
| US20080230814A1 (en) * | 2007-03-20 | 2008-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for fabricating a semiconductor device |
| JP2008235693A (ja) * | 2007-03-22 | 2008-10-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368122A (ja) * | 2001-06-12 | 2002-12-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6670248B1 (en) * | 2002-08-07 | 2003-12-30 | Chartered Semiconductor Manufacturing Ltd. | Triple gate oxide process with high-k gate dielectric |
| US6787421B2 (en) | 2002-08-15 | 2004-09-07 | Freescale Semiconductor, Inc. | Method for forming a dual gate oxide device using a metal oxide and resulting device |
| US7441211B1 (en) | 2005-05-06 | 2008-10-21 | Blaze Dfm, Inc. | Gate-length biasing for digital circuit optimization |
| US7550346B2 (en) * | 2005-08-03 | 2009-06-23 | Dongbu Electronics Co., Ltd. | Method for forming a gate dielectric of a semiconductor device |
| CN101479843B (zh) * | 2006-06-30 | 2011-03-30 | 富士通半导体股份有限公司 | 半导体装置和半导体装置的制造方法 |
| JP2008270380A (ja) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2010027823A (ja) * | 2008-07-18 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP5268792B2 (ja) * | 2009-06-12 | 2013-08-21 | パナソニック株式会社 | 半導体装置 |
| US8105892B2 (en) * | 2009-08-18 | 2012-01-31 | International Business Machines Corporation | Thermal dual gate oxide device integration |
| WO2011077536A1 (ja) * | 2009-12-24 | 2011-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8470675B2 (en) * | 2010-10-20 | 2013-06-25 | Texas Instruments Incorporated | Thick gate oxide for LDMOS and DEMOS |
| US8440520B2 (en) * | 2011-08-23 | 2013-05-14 | Tokyo Electron Limited | Diffused cap layers for modifying high-k gate dielectrics and interface layers |
| US9059022B2 (en) | 2012-12-28 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
-
2013
- 2013-03-12 US US13/795,834 patent/US9059022B2/en active Active
- 2013-08-01 CN CN201310331501.3A patent/CN103915437B/zh active Active
- 2013-08-29 KR KR1020130102989A patent/KR101581500B1/ko active IP Right Grant
-
2015
- 2015-05-22 US US14/720,216 patent/US9679817B2/en active Active
-
2017
- 2017-06-12 US US15/620,479 patent/US10276447B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040079116A (ko) * | 2003-03-06 | 2004-09-14 | 삼성전자주식회사 | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 |
| US20080230814A1 (en) * | 2007-03-20 | 2008-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for fabricating a semiconductor device |
| JP2008235693A (ja) * | 2007-03-22 | 2008-10-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160045542A (ko) * | 2014-10-17 | 2016-04-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 핀 전계 효과 트랜지스터(FinFET) 디바이스 및 이의 형성 방법 |
| US9653605B2 (en) | 2014-10-17 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US10164108B2 (en) | 2014-10-17 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US10164109B2 (en) | 2014-10-17 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US10546956B2 (en) | 2014-10-17 | 2020-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US10686077B2 (en) | 2014-10-17 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US10840378B2 (en) | 2014-10-17 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US10964819B2 (en) | 2014-10-17 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US11158744B2 (en) | 2014-10-17 | 2021-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
| US11721762B2 (en) | 2014-10-17 | 2023-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103915437B (zh) | 2016-12-28 |
| US20150255352A1 (en) | 2015-09-10 |
| US20140183648A1 (en) | 2014-07-03 |
| KR101581500B1 (ko) | 2015-12-30 |
| US10276447B2 (en) | 2019-04-30 |
| US9679817B2 (en) | 2017-06-13 |
| CN103915437A (zh) | 2014-07-09 |
| US20170278755A1 (en) | 2017-09-28 |
| US9059022B2 (en) | 2015-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263445B2 (en) | Method of fabricating dual high-k metal gates for MOS devices | |
| US9601388B2 (en) | Integrated high-K/metal gate in CMOS process flow | |
| US8093116B2 (en) | Method for N/P patterning in a gate last process | |
| TWI395296B (zh) | 半導體裝置之製造方法 | |
| US9196611B2 (en) | Reduced substrate coupling for inductors in semiconductor devices | |
| US9219125B2 (en) | Device and methods for high-k and metal gate stacks | |
| US8349680B2 (en) | High-k metal gate CMOS patterning method | |
| US10276447B2 (en) | Semiconductor structures and methods of forming the same | |
| US9105692B2 (en) | Method of fabricating an interconnection structure in a CMOS comprising a step of forming a dummy electrode | |
| US8835294B2 (en) | Method for improving thermal stability of metal gate | |
| KR20190047572A (ko) | 개선된 신뢰성 성능을 갖는 네거티브 커패시턴스 fet | |
| US7915105B2 (en) | Method for patterning a metal gate | |
| US8183644B1 (en) | Metal gate structure of a CMOS semiconductor device | |
| US20110117734A1 (en) | Method of Fabricating High-K Poly Gate Device | |
| US9508590B2 (en) | Methods and apparatus of metal gate transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191213 Year of fee payment: 5 |