JP2002368122A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002368122A
JP2002368122A JP2001177095A JP2001177095A JP2002368122A JP 2002368122 A JP2002368122 A JP 2002368122A JP 2001177095 A JP2001177095 A JP 2001177095A JP 2001177095 A JP2001177095 A JP 2001177095A JP 2002368122 A JP2002368122 A JP 2002368122A
Authority
JP
Japan
Prior art keywords
film
silicon
insulating film
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001177095A
Other languages
English (en)
Inventor
Yuuri Yasuda
有里 安田
Naohiko Kimizuka
直彦 君塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001177095A priority Critical patent/JP2002368122A/ja
Priority to US10/166,189 priority patent/US6756635B2/en
Priority to KR1020020033038A priority patent/KR20030006993A/ko
Priority to TW091112854A priority patent/TW550706B/zh
Publication of JP2002368122A publication Critical patent/JP2002368122A/ja
Priority to US10/463,952 priority patent/US20030214001A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 複数の種類のトランジスタを有しこれらのト
ランジスタのゲート絶縁膜の膜厚が相互に異なる半導体
装置において、各ゲート絶縁膜の窒素濃度を最適化する
ことができる半導体装置及びその製造方法を提供する。 【解決手段】 シリコン基板１上における領域３上に膜
厚が５乃至７ｎｍのシリコン酸化膜６を形成し、領域４
上に膜厚が２乃至３ｎｍ、窒素濃度が１乃至３原子％の
シリコン酸窒化膜８を形成し、領域５上に膜厚が１乃至
２ｎｍ、窒素濃度が３乃至５原子％のシリコン酸窒化膜
１０を形成する。その後、シリコン酸化膜６並びにシリ
コン酸窒化膜８及び１０に対して、ラジカル窒化処理を
行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は要求特性が異なる複
数の種類のトランジスタを含む半導体装置及びその製造
方法に関し、特に、膜厚及び窒素濃度が異なる複数の種
類のゲート絶縁膜を有する半導体装置及びこの半導体装
置を効率良く製造できる製造方法に関する。
【０００２】
【従来の技術】半導体装置においては、要求される性能
に応じて数種類のトランジスタが作り分けられている。
トランジスタのゲート絶縁膜を薄くすると、トランジス
タのオン電流が増加して高速性能が向上する。しかしな
がら、ゲート絶縁膜を薄くすると、ゲート電極と基板と
の間をトンネル電流が流れてしまい、ゲートリーク電流
が増加し、トランジスタの消費電力が増加する。逆に、
ゲート絶縁膜を厚くすると、ゲートリーク電流は減少す
るが、オン電流が減少して高速性能が低下する。従っ
て、高速性能が必要となるトランジスタはゲート絶縁膜
を薄くし、ゲートリーク電流を抑制し消費電力を低減さ
せたいトランジスタはゲート絶縁膜を厚くする。なお、
ゲート絶縁膜には、一般にはシリコン酸化膜又はシリコ
ン酸窒化膜が使用されている。
【０００３】従来、半導体装置においては、コア部、即
ち、高速の論理演算処理を行う回路が設けられている部
分には、高速性を重視したハイパフォーマンストランジ
スタ（ＨＰトランジスタ）が使用され、そのゲート絶縁
膜の膜厚及びしきい値電圧は、他の部分のトランジスタ
のそれよりも小さく設定されている。このＨＰトランジ
スタは、ゲート絶縁膜の膜厚が薄くなるほど増加するゲ
ートリーク電流、及びしきい値電圧が小さくなるほど増
加するオフ電流を抑えるより、トランジスタの高速性を
決めるオン電流の確保を優先させた構造を有する。な
お、オフ電流とは、一般的にはサブスレショールド電流
とも呼ばれ、トランジスタのゲート電位とソース電位が
等しいとき、即ちオフのときにソース・ドレイン間に流
れるリーク電流である。
【０００４】また、Ｉ／Ｏ部、即ち、他の半導体装置と
の間でデータの入出力を行う回路が設けられている部分
には、ゲート耐圧を重視したトランジスタ（Ｉ／Ｏトラ
ンジスタ）が使用され、そのゲート絶縁膜の膜厚は他の
部分のトランジスタのそれよりも厚く設定され、しきい
値電圧はコア部のトランジスタのしきい値電圧よりも高
く設定されている。
【０００５】更に、ローパワー部、例えばスタンバイ時
の消費電力を抑えるためにリーク電流を可及的に低減す
る必要がある回路が設けられている部分には、ゲート絶
縁膜の膜厚がコア部のゲート絶縁膜の膜厚とＩ／Ｏ部の
ゲート絶縁膜の膜厚との間の値に設定されているローパ
ワートランジスタ（ＬＰトランジスタ）が使用される。
これにより、ゲートリーク電流を抑えている。
【０００６】更にまた、場合によっては、ＨＰトランジ
スタとＬＰトランジスタの間の特性を持つミドルパフォ
ーマンストランジスタ（ＭＰトランジスタ）も同一チッ
プ内に形成される。一般的には、ＭＰトランジスタのゲ
ート絶縁膜の膜厚はＬＰトランジスタのゲート絶縁膜の
膜厚に等しく設定されている。
【０００７】上述の如く、一般的には、ＭＰトランジス
タ及びＬＰトランジスタには共通のゲート絶縁膜が使用
され、半導体装置においては、コアトランジスタ（ＨＰ
トランジスタ）、ＬＰ（ＭＰ）トランジスタ及びＩ／Ｏ
トランジスタの３種類のトランジスタが使用されてい
る。ＬＰ（ＭＰ）トランジスタのオフ電流は１乃至５０
ｐＡ／μｍ程度であり、消費電力が低いことが要求され
る回路に使用されている。半導体装置の製造工程を簡略
化するためには、ＬＰ（ＭＰ）トランジスタのゲート絶
縁膜をスケーリングし、コアトランジスタのゲート絶縁
膜と共通化することが好ましいが、このようなゲート絶
縁膜の共通化を行うと、消費電力が低いことが重視され
る回路においてゲートリーク電流がオフ電流を上回り、
ゲートリーク電流がトランジスタの消費電力を決定して
しまう。このため、従来、ＭＰ（ＬＰ）トランジスタの
ゲート絶縁膜の膜厚のスケーリングは行われておらず、
コアトランジスタ（ＨＰトランジスタ）のゲート絶縁膜
とは異なる膜厚に設定されている。このように、コアト
ランジスタ及びＭＰ（ＬＰ）トランジスタのゲート絶縁
膜は、ゲートリーク電流に鑑みてほぼ限界まで薄膜化さ
れている。
【０００８】従来、トランジスタの高速性能の向上とゲ
ートリーク電流の抑制を両立させるために、シリコン酸
化物からなるゲート絶縁膜に窒素（Ｎ）を導入し、誘電
率を向上させる技術が実施されている。ゲート絶縁膜の
誘電率を向上させることにより、ゲート絶縁膜の電気的
な膜厚を薄くすることができる。これにより、トランジ
スタのオン電流が増加し、トランジスタの高速化を図る
ことができる。又は、誘電率が向上する分、ゲート絶縁
膜を厚膜化してゲートリーク電流を減少させることがで
きる。
【０００９】ゲート絶縁膜に窒素を導入する方法には、
例えば、シリコン基板をＮＯ雰囲気中で熱処理する方法
がある。また、シリコン基板上に絶縁膜を形成するとき
に、シランガス、Ｏ２ガス及びＮ２ガスを同時に供給す
る方法もある。更に、シリコン酸化膜をアンモニア雰囲
気中においてアニールする方法もある。更にまた、シリ
コン酸化膜に窒素を直接注入する方法もある。しかしな
がら、これらの方法においては、シリコン酸化膜中に導
入できる窒素量は２乃至３原子％程度であり、誘電率を
十分に向上させることができないという問題点がある。
【００１０】そこで、特開平６−１４０３９２号公報に
おいて、シリコン酸化膜をラジカル窒化する方法が開示
されている。特開平６−１４０３９２号公報に開示され
ている方法によれば、チャンバ内にシリコン酸化膜を形
成したウエハを装填し、７００乃至９００℃の温度に加
熱する。そしてこのチャンバ内にＮＨ３ガスを導入する
と共に、ＶＵＶプラズマ発光ディスクランプによりＡｒ
プラズマを形成し、窒素ラジカルを発生させる。この窒
素ラジカルによりシリコン酸化膜を直接窒化し、シリコ
ン酸窒化膜を形成する。これにより、窒素濃度が１０原
子％を超えるシリコン酸窒化膜を形成することができ
る。なお、窒素ラジカルとは、１個の不対電子を持つ窒
素のことであり、非ラジカルな窒素と比較してエネルギ
が高く反応性が高い。なお、ラジカル窒化は、リモート
プラズマ窒化とも呼ばれている。
【００１１】
【発明が解決しようとする課題】しかしながら、前述の
従来の技術には以下に示すような問題点がある。即ち、
相互に膜厚が異なる複数の種類のシリコン酸化膜に対し
て同時にラジカル窒化処理を行うと、膜厚が厚いシリコ
ン酸化膜への窒素の導入量と比較して、膜厚が薄いシリ
コン酸化膜への窒素の導入量が多くなる。
【００１２】従って、最も薄いシリコン酸化膜におい
て、最も早く窒素がこのシリコン酸化膜とシリコン基板
との界面に到達することになる。シリコン酸化膜とシリ
コン基板との界面に多量の窒素が到達すると、この界面
においてシリコン窒化膜が形成され、絶縁膜の物理膜厚
が増加する。この膜厚の増加が著しくなると、絶縁膜の
誘電率を増加させても補うことができなくなり、結果的
に絶縁膜の電気的な膜厚も増加してしまう。また、前記
界面には欠陥が多く発生し、キャリア移動度が低下す
る。この結果、トランジスタの性能が低下する。
【００１３】トランジスタの性能を向上させるために
は、厚い絶縁膜にはなるべく多量の窒素を導入して誘電
率を増加させ、等価膜厚（電気膜厚）を減少させること
が好ましい。しかしながら、従来の半導体装置の製造方
法においてラジカル窒化処理を過剰に行うと、最も薄い
絶縁膜において、窒素がこの絶縁膜と半導体基板との界
面に多量に到達し、トランジスタの性能が低下する。こ
のように、従来の技術においては、異なる膜厚の絶縁膜
を同時にラジカル窒化した場合、絶縁膜の膜厚が薄いほ
ど、絶縁膜に導入される窒素濃度が増加し、場合によっ
ては絶縁膜と半導体基板との界面までも窒化させるおそ
れがある。
【００１４】本発明はかかる問題点に鑑みてなされたも
のであって、複数の種類のトランジスタを有しこれらの
トランジスタのゲート絶縁膜の膜厚が相互に異なる半導
体装置において、各ゲート絶縁膜の窒素濃度を最適化す
ることができる半導体装置及びその製造方法を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に膜厚及び窒素濃度が相互
に異なる複数の種類の絶縁膜を形成する工程と、前記複
数の種類の絶縁膜に対してラジカル窒化処理を行い複数
の種類のゲート絶縁膜を形成する工程と、を有すること
を特徴とする。
【００１６】本発明においては、半導体基板上に窒素を
含有する絶縁膜を形成することにより、この含有された
窒素がラジカル窒化処理により導入される窒素をブロッ
クし、ラジカル窒化処理によりゲート絶縁膜中に導入さ
れる窒素量を任意に制御することができる。従って、複
数の種類の絶縁膜の窒素濃度を相互に異ならせることに
より、複数の種類のゲート絶縁膜の窒素濃度を夫々最適
に制御することができる。
【００１７】また、前記複数の種類の絶縁膜を形成する
工程において、膜厚がより薄い絶縁膜の窒素濃度をより
高くすることができる。これにより、膜厚がより薄い絶
縁膜において、より効果的にラジカル窒化処理による窒
素の導入をブロックすることができる。この結果、膜厚
がより薄い絶縁膜においてこの絶縁膜と半導体基板との
界面に窒素が到達することを防止すると共に、膜厚がよ
り厚い絶縁膜においてラジカル窒化処理によりより多く
の窒素を導入することができる。
【００１８】更に、前記複数の種類の絶縁膜を形成する
工程は、前記半導体基板の表面を複数の領域に分け、各
領域を覆うように第１の絶縁膜を形成する工程と、２番
目の領域上に形成された第１の絶縁膜を選択的に除去し
た後、前記２番目の領域上に前記第１の絶縁膜よりも膜
厚が薄く窒素濃度が高い第２の絶縁膜を形成する工程と
を有することができ、前記第２の絶縁膜を形成後、ｎ
（ｎは３以上の自然数）番目の領域上に形成された絶縁
膜を除去した後、ｎ番目の領域上に従前の（ｎ−１）番
目の領域上に形成した絶縁膜よりも薄く窒素濃度が高い
絶縁膜を形成する工程を有することができる。これによ
り、膜厚がより薄い第２の絶縁膜を膜厚がより厚い第１
絶縁膜よりも後に形成することができ、第１の絶縁膜の
形成時に第２の絶縁膜に損傷を与えることを防止でき
る。
【００１９】又は、前記複数の種類の絶縁膜を形成する
工程は、前記半導体基板の表面を複数の領域に分け、各
領域を覆うように第１の絶縁膜を形成する工程と、２番
目の領域上に形成された第１の絶縁膜を選択的に除去し
た後、前記２番目の領域上に前記第１の絶縁膜よりも厚
く窒素濃度が低い第２の絶縁膜を形成する工程とを有す
ることができ、また、前記第２の絶縁膜を形成後、ｎ番
目の領域上に形成された絶縁膜を除去した後、ｎ番目の
領域上に従前の（ｎ−１）番目の領域上に形成した絶縁
膜よりも膜厚が厚く窒素濃度が低い絶縁膜を形成する工
程を有することができる。更に、ｎ番目の領域上に絶縁
膜を形成する際、（ｎ−１）以下の番目の領域に形成し
た絶縁膜の表面上に保護膜を形成してこの領域上にｎ番
目の領域上に形成する絶縁膜が形成されないようにする
ことができる。これにより、第１の絶縁膜上に保護膜を
形成したまま第２の絶縁膜を形成することができ、第２
の絶縁膜の形成工程が第１の絶縁膜の膜厚又は窒素濃度
に影響を与えることを防止することができる。なお、前
記保護膜は例えばシリコン窒化膜であってもよい。
【００２０】更にまた、前記半導体基板がシリコン基板
であり、前記絶縁膜を形成する工程は前記シリコン基板
の表層部を酸化又は酸窒化してシリコン酸化膜又はシリ
コン酸窒化膜を形成する工程であることが好ましい。こ
れにより、シリコン基板の表層を酸窒化処理又は酸化処
理することにより、容易に絶縁膜を形成することができ
る。
【００２１】更にまた、前記ラジカル窒化処理を行う工
程は、第１のチャンバ内において窒素ラジカルを作製す
る工程と、前記窒素ラジカルを前記第１のチャンバに連
結され前記半導体基板が配置された第２のチャンバ内に
導入する工程と、前記第２のチャンバ内において前記半
導体基板上に形成された前記絶縁膜に前記窒素ラジカル
を接触させる工程と、を有することが好ましい。
【００２２】これにより、半導体基板が配置された第２
のチャンバの外部においてプラズマを形成して窒素ラジ
カルを形成することができる。この結果、プラズマが前
記半導体基板上の絶縁膜に損傷を与えることを防止でき
る。
【００２３】本発明に係る他の半導体装置の製造方法
は、半導体基板上に膜厚が相互に異なる複数の種類の絶
縁膜を形成する工程と、最も膜厚が薄い前記前記絶縁膜
と前記半導体基板との界面に窒素が到達しないように前
記複数の種類の絶縁膜に対してラジカル窒化処理を行い
複数の種類のゲート絶縁膜を形成する工程と、を有する
ことを特徴とする。
【００２４】本発明に係る半導体装置は、半導体基板
と、この半導体基板上に形成され、膜厚及び窒素濃度が
相互に異なるゲート絶縁膜を具備した複数の種類のトラ
ンジスタと、を有し、前記ゲート絶縁膜は膜厚及び窒素
濃度が相互に異なる複数の種類の絶縁膜を形成し、この
複数の種類の絶縁膜に対してラジカル窒化処理を行うこ
とにより形成されていることを特徴とする。
【００２５】また、前記複数の種類のゲート絶縁膜にお
いて、より膜厚が厚いゲート絶縁膜の窒素濃度がより高
いことが好ましい。これにより、膜厚が薄いゲート絶縁
膜においてゲート絶縁膜と半導体基板との界面に窒素が
到達することを防止しつつ、膜厚が厚いゲート絶縁膜の
窒素濃度を増加させ、膜厚が厚いゲート絶縁膜の誘電率
を向上させてこのゲート絶縁膜を備えるトランジスタの
高速性能を向上させることができる。
【００２６】本発明に係る他の半導体装置は、半導体基
板と、この半導体基板上に形成され、膜厚及び窒素濃度
が相互に異なるゲート絶縁膜を具備した複数の種類のト
ランジスタと、を有し、前記ゲート絶縁膜は、前記半導
体基板と接する側に非ラジカル窒化層を有することを特
徴とする。なお、非ラジカル窒化層とは、ラジカル窒化
処理によりラジカル窒素が到達しない領域を示す。
【００２７】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。図１（ａ）乃至（ｄ）
及び図２（ａ）乃至（ｃ）は、本実施例に係るラジカル
窒化処理による半導体装置の製造方法をその工程順に示
す断面図である。先ず、図１（ａ）に示すように、チャ
ンバ（図示せず）内にシリコン基板１を配置する。シリ
コン基板１の表面には素子分離溝２が形成され、シリコ
ン基板１の表面を領域３乃至５に分離している。次に、
図１（ｂ）に示すように、シリコン基板１に対して熱処
理を行い、シリコン基板１の表面を酸化させ、領域３乃
至５上に膜厚が５乃至７ｎｍのシリコン酸化膜６を形成
する。このとき、熱処理の条件は、雰囲気ガスはＨ２ガ
スとＯ２ガスを１：１で混合した圧力が１気圧の混合ガ
スとし、温度は約７５０℃とし、時間は約２０分間とす
る。
【００２８】次に、図１（ｃ）に示すように、シリコン
酸化膜６上に、領域４上に開口部を有するレジスト７を
形成する。その後、このレジスト７をマスクとしてシリ
コン酸化膜６をエッチングし、領域４上のシリコン酸化
膜６を除去する。次に、図１（ｄ）に示すように、レジ
スト７を除去し、酸窒化処理を行う。この酸窒化処理
は、圧力が１．３乃至６．７ｋＰａ、温度が５００乃至
７００℃のＮＯ雰囲気中において１０乃至３０秒間の処
理を行った後、圧力が６．７乃至２０ｋＰａ、温度が９
００乃至１０５０℃のＯ２雰囲気中において５０乃至１
００秒間の処理を行う。これにより、領域４上に膜厚が
２乃至３ｎｍ、窒素濃度が１乃至３原子％のシリコン酸
窒化膜８が形成される。なお、このとき領域３及び５上
のシリコン酸化膜６も若干酸窒化される。
【００２９】次に、図２（ａ）に示すように、領域５上
に開口部を有するレジスト９を形成し、このレジスト９
をマスクとして領域５上のシリコン酸化膜６（図１
（ｄ）参照）をエッチングし、これを除去する。次に、
図２（ｂ）に示すように、レジスト９を除去し、圧力が
１．３乃至６．７ｋＰａ、温度が５００乃至７００℃の
ＮＯ雰囲気中において１０乃至２０秒間の酸窒化処理を
行う。これにより、領域５上に膜厚が１乃至２ｎｍ、窒
素濃度が３乃至５原子％であるシリコン酸窒化膜１０を
形成することができる。なお、このときシリコン酸化膜
６及びシリコン酸窒化膜８も若干酸窒化される。
【００３０】次に、図２（ｃ）に示すように、シリコン
酸化膜６並びにシリコン酸窒化膜８及び１０に対してラ
ジカル窒化処理を行う。図２（ｃ）において、Ｎ＊は窒
素ラジカルを示す。シリコン基板１が配置されているチ
ャンバに連結された他のチャンバにおいて窒素ラジカル
を形成する。窒素ラジカルの形成条件は、前記他のチャ
ンバ内にＨｅとＮ２を１：１の割合で混合した混合ガス
を圧力が５７０乃至４００Ｐａになるように充填し、５
００乃至６００℃の温度に加熱する。この加熱された混
合ガスに出力が３０００Ｗのマイクロ波を印加する。こ
れによってプラズマが形成され、窒素ラジカルが形成さ
れる。なお、窒素ラジカルを発生させる原料には、前記
混合ガスの替わりにアンモニアを使用してもよい。この
窒素ラジカルをシリコン基板１が配置されたチャンバ内
に導入し、シリコン基板１上に形成されたシリコン酸化
膜６並びにシリコン酸窒化膜８及び１０に接触させる。
これにより、シリコン酸化膜６並びにシリコン酸窒化膜
８及び１０がラジカル窒化される。ラジカル窒化処理時
間は８０乃至１５０秒間とする。なお、本実施例におい
ては、窒素ラジカル（Ｎ＊）は、Ｎ＋ラジカル、Ｎラジ
カル及びＮ２ラジカルの混合物である。
【００３１】このとき、シリコン酸化膜６並びにシリコ
ン酸窒化膜８及び１０は表面側から窒化される。シリコ
ン酸化膜６はほとんど窒素を含有していないため、ラジ
カル窒化処理により導入される窒素がブロックされず、
結果的に窒素濃度が高くなる。この結果、シリコン酸化
膜６をラジカル窒化することにより、窒素濃度が１０乃
至１５原子％のシリコン酸窒化膜１１が形成される。
【００３２】これに対して、シリコン酸窒化膜８には、
２乃至３原子％の窒素が導入されている。このため、こ
の窒素がブロックとなり、ラジカル窒化処理の際にシリ
コン酸窒化膜８に導入される窒素量は、シリコン酸化膜
６に導入される窒素量よりも少なくなる。この結果、シ
リコン酸窒化膜８をラジカル窒化することにより、窒素
濃度が８乃至１２原子％のシリコン酸窒化膜１２が形成
される。
【００３３】また、シリコン酸窒化膜１０には、３乃至
５原子％の窒素が導入されている。この窒素がブロック
となることにより、ラジカル窒化処理の際にシリコン酸
窒化膜１０に導入される窒素量は、シリコン酸窒化膜８
に導入される窒素量よりも更に少なくなる。このため、
シリコン酸窒化膜１０をラジカル窒化処理することによ
り、窒素濃度が６乃至１０原子％のシリコン酸窒化膜１
３が形成される。シリコン酸窒化膜１１乃至１３は、夫
々トランジスタのゲート絶縁膜として機能する。その
後、シリコン酸窒化膜１１乃至１３上においてゲートポ
リ成長を行い、ゲート電極（図示せず）を形成する。こ
れにより、複数の種類のトランジスタを有する半導体装
置を製造することができる。
【００３４】図２（ｃ）に示すように、本実施例の半導
体装置においては、シリコン基板１が設けられ、このシ
リコン基板１の表面は素子分離溝２により領域３乃至５
に分離され、この領域３乃至５には夫々トランジスタの
ゲート絶縁膜であるシリコン酸窒化膜１１乃至１３が形
成されている。シリコン酸窒化膜１１は膜厚が５乃至７
ｎｍ、窒素濃度が１０乃至１５原子％であり、シリコン
酸窒化膜１２は膜厚が２乃至３ｎｍ、窒素濃度が８乃至
１２原子％であり、シリコン酸窒化膜１３は膜厚が１乃
至２ｎｍ、窒素濃度が６乃至１０原子％である。シリコ
ン酸窒化膜１１乃至１３における膜厚方向の窒素濃度分
布は、表面が最も高く、表面からシリコン基板１との界
面に向かって単調的且つ連続的に減少しており、シリコ
ン基板１との界面には窒素がほとんど導入されていな
い。このため、シリコン酸窒化膜１１乃至１３は、夫々
上層部に形成されラジカル窒化処理によりラジカル窒素
が到達したラジカル窒化層１１ａ乃至１３ａ及び下層部
に形成されラジカル窒化処理によりラジカル窒素が到達
していない非ラジカル窒化層１１ｂ乃至１３ｂにより構
成されている。
【００３５】本実施例においては、ゲート絶縁膜として
シリコン酸窒化膜を使用しているため、シリコン酸化膜
を使用する場合と比較して誘電率を増加させることがで
きる。このため、ゲート絶縁膜の実効的な膜厚をスケー
リングできると共に、物理膜厚が増加するためゲートリ
ーク電流を減少させることができる。
【００３６】また、ラジカル窒化処理によりシリコン酸
窒化膜中に窒素を導入しているため、窒素をシリコン酸
窒化膜の表面側から導入することができる。このため、
シリコン酸窒化膜１１乃至１３におけるシリコン基板１
との界面近傍において、非ラジカル窒化層１１ｂ乃至１
３ｂを形成することができる。この結果、シリコン基板
とシリコン酸窒化膜との界面における窒化層の形成及び
欠陥の発生を抑制することができる。なお、本実施例に
おいては、膜厚が相互に異なる複数のゲート絶縁膜（シ
リコン酸窒化膜１１乃至１３）において夫々非ラジカル
窒化層１１ｂ乃至１３ｂを形成する例を示したが、本発
明においては、膜厚が相互に異なるゲート絶縁膜に対し
て、同時にラジカル窒化処理を行った場合に、いずれの
ゲート絶縁膜においてもゲート絶縁膜と半導体基板との
界面に多量の窒素が導入されないようにすればよい。
【００３７】更に、本実施例においては、シリコン基板
１上に膜厚及び窒素濃度が相互に異なるシリコン酸化膜
６並びにシリコン酸窒化膜８及び１０を形成し、その
後、ラジカル窒化処理を行っている。この結果、シリコ
ン酸窒化膜８及び１０中の窒素によりラジカル窒化処理
時においてシリコン酸窒化膜８及び１０に導入される窒
素をブロックすることができる。このため、膜厚が最も
薄いシリコン酸窒化膜１０に多量の窒素を含有させてお
き、膜厚が最も厚いシリコン酸化膜６には窒素を含有さ
せず、その後ラジカル窒化処理を施すことにより、シリ
コン酸窒化膜１０とシリコン基板１との界面に窒素が到
達することを抑制しながら、シリコン酸化膜６に十分な
量の窒素を導入して誘電率を増加させ、実効的な膜厚を
減少させることができる。このため、例えば、シリコン
酸窒化膜１１をＩ／Ｏトランジスタのゲート絶縁膜に使
用し、シリコン酸窒化膜１２をＬＰトランジスタのゲー
ト絶縁膜に使用し、シリコン酸窒化膜１３をコアトラン
ジスタのゲート絶縁膜に使用することにより、各トラン
ジスタの性能を最適化することができる。なお、この場
合、コアトランジスタのゲート絶縁膜に使用されるシリ
コン酸窒化膜１３は、ゲートリーク電流を抑制するため
に１ｎｍ以上の膜厚を有することが好ましい。また、Ｉ
／Ｏトランジスタのゲート絶縁膜に使用されるシリコン
酸窒化膜１１は、耐圧性を確保するために５ｎｍ以上の
膜厚を有することが好ましい。
【００３８】次に、絶縁膜にラジカル窒化処理を行って
ゲート絶縁膜を形成する工程において、ラジカル窒化処
理を行う前の絶縁膜に酸化膜を使用する場合と酸窒化膜
を使用する場合におけるラジカル窒化挙動の違いについ
て詳細に説明する。図３は横軸にラジカル窒化時間をと
り縦軸にゲート絶縁膜の等価酸化膜の膜厚及びこのゲー
ト絶縁膜のゲートリーク電流値をとって、絶縁膜に酸化
膜を使用する場合と酸窒化膜を使用する場合のラジカル
窒化挙動の差異を示すグラフ図である。なお、絶縁膜の
等価酸化膜の膜厚とは、窒素導入による誘電率の変化を
考慮して、その絶縁膜の物理的な膜厚を酸化膜に換算し
た場合の等価膜厚であり、所謂電気膜厚である。線３２
は絶縁膜が酸窒化膜である場合のゲートリーク電流を示
し、線３３は絶縁膜が酸化膜である場合のゲートリーク
電流を示し、線３４は絶縁膜が酸窒化膜である場合の等
価酸化物の膜厚を示し、線３５は絶縁膜が酸化膜である
場合の等価酸化物の膜厚を示す。
【００３９】図３に示すように、絶縁膜が酸化膜である
場合、ラジカル窒化処理時間が長くなると、酸化膜と基
板との界面に窒素が到達し、物理膜厚が増加して線３３
に示すようにゲートリーク電流が低下すると共に、線３
５に示すように等価酸化膜の膜厚が増加してトランジス
タの高速性能が低下する。このため、ラジカル窒化処理
時間を長くできず、短く設定する必要がある。
【００４０】これに対して、絶縁膜が酸窒化膜である場
合、この酸窒化膜に導入されている窒素がラジカル窒化
により導入される窒素をブロックする効果があり、線３
５と比較して線３４が示すように、ラジカル窒化時間に
対する電気膜厚及び物理膜厚の増加が共に緩やかにな
る。このため、ラジカル窒化処理時間を長くすることが
できる。このため、膜厚が薄い絶縁膜を酸窒化膜により
形成し、膜厚が厚い絶縁膜を酸化膜により形成し、その
後ラジカル窒化処理を行えば、膜厚が厚い絶縁膜に十分
な量の窒素を導入することができる。これにより、１回
のラジカル窒化処理により、各絶縁膜において最適な窒
素濃度を得ることができる。
【００４１】また、一般に、シリコン酸窒化膜上にレジ
ストを塗布する工程と、このレジストを剥離する工程と
において、シリコン酸窒化膜は損傷を受ける。しかしな
がら、本実施例においては、最も薄いシリコン酸窒化膜
１０を最後に形成している。これにより、半導体装置の
製造工程においてシリコン酸窒化膜１０上にレジストが
形成されることがなく、従ってシリコン酸窒化膜１０に
損傷を与えることがない。このため、半導体装置の信頼
性を向上させることができる。
【００４２】また、本発明においては、ＭＰ（ＬＰ）ト
ランジスタのゲート絶縁膜をスケーリングして、ＭＰ
（ＬＰ）トランジスタのゲート絶縁膜とＨＰトランジス
タ（コアトランジスタ）のゲート絶縁膜を同じ膜厚にす
ることができる。図４は横軸にゲート絶縁膜の膜厚をと
り縦軸にトランジスタのオン電流及びゲートリーク電流
をとって、ＨＰトランジスタ及びＭＰトランジスタにお
いて許容されるゲート絶縁膜の膜厚の範囲を示すグラフ
図である。図４において、破線１４はゲート絶縁膜がシ
リコン酸化膜である従来のトランジスタにおけるゲート
絶縁膜の膜厚とオン電流との関係を示し、破線１６はこ
の従来のトランジスタにおけるゲート絶縁膜の膜厚とゲ
ートリーク電流との関係を示す。また、実線１５はゲー
ト絶縁膜を本発明によるシリコン酸窒化膜としたトラン
ジスタにおけるゲート絶縁膜の膜厚とオン電流との関係
を示し、実線１７はこのトランジスタにおけるゲート絶
縁膜の膜厚とゲートリーク電流との関係を示す。
【００４３】図４に示すように、ＨＰトランジスタのオ
ン電流（破線１４）はＩＯＮ，ＭＩ Ｎ（ＨＰ）以上でな
ければならないため、従来のトランジスタの構造では、
ＨＰトランジスタのゲート絶縁膜の膜厚は範囲１８にな
ければならない。また、ＭＰ（ＬＰ）トランジスタのゲ
ートリーク電流（破線１６）はＩｇ，ＭＡＸ（ＭＰ）以
下でなければならないため、従来のトランジスタの構造
では、ＭＰトランジスタのゲート絶縁膜の膜厚は範囲１
９になければならない。範囲１８と範囲１９とは重なら
ないため、ＨＰトランジスタのゲート絶縁膜の膜厚とＭ
Ｐトランジスタのゲート絶縁膜の膜厚は相互に独立に設
定せざるを得ない。このため、ＨＰトランジスタ及びＭ
Ｐ（ＬＰ）トランジスタにおいて、ゲート絶縁膜を共通
化することができない。
【００４４】これに対して、本発明のＨＰトランジスタ
のオン電流（実線１５）は、従来のＨＰトランジスタの
オン電流よりも大きいため、本発明のＨＰトランジスタ
のゲート絶縁膜の膜厚は範囲２０にあればよく、また、
本発明のＭＰトランジスタのゲートリーク電流（実線１
７）は、従来のＭＰトランジスタのゲートリーク電流よ
りも低いため、本発明のＭＰトランジスタのゲート絶縁
膜の膜厚は範囲２１にあればよい。図４に示すように、
範囲２０と範囲２１とは重なるため、膜厚が範囲２０及
び２１が重なる範囲にあるゲート絶縁膜を作製すれば、
このゲート絶縁膜をＨＰトランジスタ及びＭＰ（ＬＰ）
トランジスタの双方に使用することができる。即ち、本
発明においては、オン電流の確保とゲートリーク電流の
低減を両立できるゲート絶縁膜の膜厚が存在する。この
ため、ＨＰトランジスタとＭＰ（ＬＰ）トランジスタと
において、ゲート絶縁膜を共通化することができる。
【００４５】次に、本発明の第２の実施例について説明
する。図５（ａ）乃至（ｄ）及び図６（ａ）乃至（ｄ）
は、本実施例に係るラジカル窒化処理による半導体装置
の製造方法をその工程順に示す断面図である。先ず、図
５（ａ）に示すように、チャンバ（図示せず）内にシリ
コン基板１を配置する。シリコン基板１の表面には素子
分離溝２が形成され、シリコン基板１の表面を領域３乃
至５に分離している。次に、図５（ｂ）に示すように、
シリコン基板１に対して熱処理を行ってシリコン基板１
の表面を酸化させ、領域３乃至５上に膜厚が１乃至２ｎ
ｍ、窒素濃度が３乃至５原子％であるシリコン酸窒化膜
１０を形成する。シリコン酸窒化膜１０の形成は、圧力
が１．３乃至６．７ｋＰａ、温度が５００乃至７００℃
のＮＯ雰囲気中において１０乃至２０秒間の熱処理によ
り行う。
【００４６】次に、図５（ｃ）に示すように、シリコン
酸窒化膜１０上にシリコン窒化膜３６を形成し、領域４
上に開口部を有するレジスト３０を形成する。そして、
このレジスト３０をマスクとしてシリコン窒化膜３６及
びシリコン酸窒化膜１０をエッチングし、領域４上のシ
リコン窒化膜３６及びシリコン酸窒化膜１０を除去す
る。次に、図５（ｄ）に示すように、レジスト３０を除
去後、酸窒化処理を行う。この酸窒化処理は、圧力が
１．３乃至６．７ｋＰａ、温度が５００乃至７００℃の
ＮＯ雰囲気中において１０乃至３０秒間の処理を行った
後、圧力が６．７乃至２０ｋＰａ、温度が９００乃至１
０５０℃のＯ２雰囲気中において５０乃至１００秒間の
処理を行う。これにより、領域３及び５上のシリコン酸
窒化膜１０の膜厚及び窒素濃度を維持しつつ、領域４上
に膜厚が２乃至３ｎｍ、窒素濃度が１乃至３原子％のシ
リコン酸窒化膜８を形成する。
【００４７】次に、図６（ａ）に示すように、シリコン
窒化膜３６（図５（ｄ）参照）を除去し、改めてシリコ
ン窒化膜３７を形成後、領域３上に開口部を有するレジ
スト３１を形成する。その後、このレジスト３１をマス
クとしてシリコン窒化膜３７及びシリコン酸窒化膜１０
をエッチングし、領域３上のシリコン窒化膜３７及びシ
リコン酸窒化膜１０を除去する。次に、図６（ｂ）に示
すように、レジスト３１を除去後、熱処理を行う。この
熱処理の条件は、雰囲気ガスはＨ２ガスとＯ２ガスを
１：１で混合した圧力が１気圧の混合ガスとし、温度は
約７５０℃とし、時間は約２０分間とする。その後、シ
リコン窒化膜３７を除去する。これにより、図６（ｃ）
に示すように、シリコン酸窒化膜８及び１０の膜厚及び
窒素濃度を維持しつつ、領域３上に膜厚が５乃至７ｎｍ
であるシリコン酸化膜６が形成される。
【００４８】次に、図６（ｄ）に示すように、シリコン
酸化膜６並びにシリコン酸窒化膜８及び１０に対してラ
ジカル窒化処理を行う。図６（ｄ）において、Ｎ＊は窒
素ラジカルを示す。ラジカル窒化処理の方法は、前述の
第１の実施例に示したラジカル窒化処理方法と同一であ
る。
【００４９】この結果、前述の第１の実施例と同様に、
シリコン酸化膜６をラジカル窒化することにより、窒素
濃度が１０乃至１５原子％のシリコン酸窒化膜１１が形
成され、シリコン酸窒化膜８をラジカル窒化することに
より、窒素濃度が８乃至１２原子％のシリコン酸窒化膜
１２が形成され、シリコン酸窒化膜１０をラジカル窒化
処理することにより、窒素濃度が６乃至１０原子％のシ
リコン酸窒化膜１３が形成される。シリコン酸窒化膜１
１乃至１３は、夫々トランジスタのゲート絶縁膜として
機能する。その後、シリコン酸窒化膜１１乃至１３上に
おいてゲートポリ成長を行い、ゲート電極（図示せず）
を形成する。これにより、複数の種類のトランジスタを
有する半導体装置を製造することができる。このように
して製造した本実施例に係る半導体装置の構成は、前述
の第１の実施例に係る半導体装置の構成と同一である。
【００５０】なお、本実施例においては、図５（ｃ）に
示す工程において領域４上にのみ開口部を有するレジス
ト３０を形成し、図５（ｄ）に示す工程において領域４
上にのみシリコン酸窒化膜８を形成しているが、図５
（ｃ）に示す工程において領域３及び４上に開口部を有
するレジストを形成し、図５（ｄ）に示す工程において
領域３及び４上にシリコン酸窒化膜８を形成してもよ
い。
【００５１】本実施例においては、前述の第１の実施例
と同様に、ゲート絶縁膜としてシリコン酸窒化膜を使用
しているため、シリコン酸化膜を使用する場合と比較し
て誘電率を増加させることができる。このため、ゲート
絶縁膜の実効的な膜厚をスケーリングできると共に、物
理膜厚が増加するためゲートリーク電流を減少させるこ
とができる。
【００５２】また、シリコン酸窒化膜８及び１０中の窒
素によりラジカル窒化処理時においてシリコン酸窒化膜
８及び１０に導入される窒素をブロックすることができ
るため、シリコン酸窒化膜１０とシリコン基板１との界
面に窒素が到達することを抑制しながら、シリコン酸化
膜６に十分な量の窒素を導入して誘電率を増加させ、実
効的な膜厚を減少させることができる。これにより、各
トランジスタの性能を最適化することができる。
【００５３】更に、本実施例に係る半導体装置の製造方
法によれば、前述の第１の実施例と比較して、以下に示
すような効果がある。図５（ｂ）に示す工程において領
域５上に形成されたシリコン酸窒化膜１０は、図５
（ｄ）に示す工程における酸窒化処理時にはシリコン窒
化膜３６によって保護され、図６（ｂ）に示す工程にお
ける酸窒化処理時にはシリコン窒化膜３７によって保護
される。このため、これらの酸窒化処理によりシリコン
酸窒化膜８が窒化されることがない。同様に、図５
（ｄ）に示す工程において領域４上に形成されたシリコ
ン酸窒化膜８は、図６（ｂ）に示す工程における酸窒化
処理時にシリコン窒化膜３７レジスト３１によって保護
される。このため、この酸窒化処理によりシリコン酸窒
化膜１０が窒化されることがない。これにより、ラジカ
ル窒化処理時におけるシリコン酸窒化膜８及び１０の窒
素濃度を精密に制御することができる。この結果、ラジ
カル窒化処理により形成されるシリコン酸窒化膜１１乃
至１３の窒素濃度を精度よく制御することができる。
【００５４】しかしながら、本実施例の方法は前述の第
１の実施例と比較して、薄いシリコン酸窒化膜１０上に
シリコン窒化膜３６及び３７が形成され剥離されるた
め、シリコン酸窒化膜１０が損傷を受けやすく、半導体
装置の信頼性が若干低下する。従って、シリコン酸窒化
膜１１乃至１３の窒素濃度の精度よりも半導体装置の信
頼性を優先させる場合には、前述の第１の実施例方法に
より半導体装置を製造し、半導体装置の信頼性よりもシ
リコン酸窒化膜１１乃至１３の窒素濃度の精度を優先さ
せる場合には、第２の実施例方法により半導体装置を製
造することが好ましい。
【００５５】次に、本発明の第３の実施例について説明
する。図７（ａ）乃至（ｄ）及び図８（ａ）乃至（ｃ）
は、本実施例に係るラジカル窒化処理による半導体装置
の製造方法をその工程順に示す断面図である。先ず、図
７（ａ）に示すように、シリコン基板５１を用意する。
シリコン基板５１の表面は素子分離溝５２により領域５
３乃至５５に分離されている。次に、図７（ｂ）に示す
ように、シリコン基板５１の領域５３乃至５５上に、熱
酸化法により膜厚が５乃至７ｎｍのシリコン酸化膜５６
を形成する。このとき、雰囲気ガスはＨ２ガスとＯ２ガ
スを１：１で混合した圧力が１気圧の混合ガスとし、温
度は約７５０℃とし、処理時間は約２０分間とする。
【００５６】次に、図７（ｃ）に示すように、シリコン
酸化膜５６上に、領域５４上に開口部を有するレジスト
５７を形成し、このレジスト５７をマスクとしてシリコ
ン酸化膜５６をエッチングし、領域５４上のシリコン酸
化膜５６を除去する。次に、図７（ｄ）に示すように、
レジスト５７を除去し、シリコン酸化膜の形成を行う。
このシリコン酸化膜の形成は、圧力が６．７乃至２０ｋ
Ｐａ、温度が９００乃至１０５０℃のＯ２雰囲気中にお
いて５０乃至１００秒間の熱処理を行うか、又は、温度
が約７５０℃でありＨ２ガスとＯ２ガスを１：１で混合
した圧力が１気圧である混合ガス雰囲気中において約１
０分間の処理を行う。これにより、領域５４上に膜厚が
２乃至３ｎｍのシリコン酸化膜５８が形成される。
【００５７】次に、図８（ａ）に示すように、領域５５
上に開口部を有するレジスト５９を形成し、このレジス
ト５９をマスクとしてシリコン酸化膜５６をエッチング
し、領域５５上におけるシリコン酸化膜５６（図７
（ｄ）参照）を除去する。次に、図８（ｂ）に示すよう
に、レジスト５９を除去し、圧力が１．３乃至６．７ｋ
Ｐａ、温度が５００乃至７００℃のＯ２雰囲気中におい
て、１０乃至２０秒間の熱処理を行う。これにより、膜
厚が１乃至２ｎｍであるシリコン酸化膜６０を形成する
ことができる。
【００５８】次に、図８（ｃ）に示すように、シリコン
酸化膜５６、５８及び６０（図８（ｂ）参照）に対して
ラジカル窒化処理を行う。なお、図８（ｃ）において、
Ｎ＊は窒素ラジカルを示す。窒素ラジカルを形成する条
件は、雰囲気ガスをＨｅとＮ ２を１：１の割合で混合し
た混合ガスとし、温度を５００乃至６００℃、圧力を５
７０乃至４００Ｐａとし、この混合ガスに出力が３００
０Ｗのマイクロ波を印加する。これにより、窒素ラジカ
ルが形成され、シリコン酸化膜５６、５８及び６０をラ
ジカル窒化する。処理時間は８０乃至１５０秒間とす
る。これにより、シリコン酸化膜５６、５８及び６０は
表面側から窒化され、夫々シリコン酸窒化膜６１、６２
及び６３に変化する。シリコン酸窒化膜６１乃至６３
は、夫々上層部に形成されたラジカル窒化層６１ａ乃至
６３ａと、下層部に形成された非ラジカル窒化層６１ｂ
乃至６３ｂとから構成される。
【００５９】この結果、シリコン基板５１の領域５３上
には、膜厚が５乃至７ｎｍ、窒素濃度が４乃至８原子％
であるシリコン酸窒化膜６１が形成され、領域５４上に
は、膜厚が２乃至３ｎｍ、窒素濃度が６乃至１０原子％
であるシリコン酸窒化膜６２が形成され、領域５５上に
は、膜厚が１乃至２ｎｍ、窒素濃度が８乃至１２原子％
であるシリコン酸窒化膜６３が形成される。シリコン酸
窒化膜６１乃至６３はトランジスタのゲート絶縁膜とな
る。その後、シリコン酸窒化膜６１乃至６３上において
ゲートポリ成長を行い、ゲート電極を形成する。
【００６０】本実施例においては、シリコン酸化膜５
６、５８及び６０（図８（ｂ）参照）に対してラジカル
窒化処理を行う際に、最も薄いシリコン酸窒化膜６３に
おいて非ラジカル窒化層６３ｂが残留するように窒化す
る。シリコン酸化膜の膜厚が薄いほど、シリコン酸化膜
とシリコン基板との界面に窒素が到達するまでの処理時
間が短くなる。従って、最も薄いシリコン酸窒化膜６３
において非ラジカル窒化層６３ｂが残留すれば、シリコ
ン酸窒化膜６３よりも膜厚が厚いシリコン酸窒化膜６１
及び６２においても非ラジカル窒化層が残留し、シリコ
ン酸化膜とシリコン基板との界面において窒化膜が形成
されるという問題が発生しない。一方、シリコン酸窒化
膜６１及び６２においても、ラジカル窒化層６１ａ及び
６２ａにおいてはラジカル窒化処理により窒素が導入さ
れているため、誘電率が増加し、トランジスタの高速化
を図ることができる。
【００６１】また、本実施例においては、膜厚が最も薄
い絶縁膜（シリコン酸窒化膜６３）に窒素が十分に導入
されることにより、ソース・ドレイン形成後のアニール
処理によりゲート電極中の不純物元素がトランジスタの
チャネル領域に拡散するという問題を解決することがで
きる。以下、この効果について詳細に説明する。一般
に、ＭＯＳトランジスタの形成方法は以下のとおりであ
る。トランジスタのゲート絶縁膜を形成後、多結晶シリ
コン等により所定の形状をもつゲート電極を形成する。
その後、このゲート電極をマスクとして半導体基板の活
性領域に、ソース・ドレイン領域を形成するための不純
物としてボロン（Ｂ）又は砒素（Ａｓ）をイオン注入す
る。このとき、ゲート電極にも不純物が注入される。そ
の後、イオン注入されたソース・ドレイン領域の不純物
を活性化させるため、熱処理（アニール）を行う。この
アニールにおいて、ゲート電極にイオン注入された不純
物がゲート絶縁膜を突き抜けて拡散し、半導体基板にお
けるトランジスタのチャネル領域に到達する。この不純
物の拡散はゲート絶縁膜が薄くなるほど顕著になる。ゲ
ート電極中の不純物がチャネル領域に到達すると、トラ
ンジスタのしきい値電圧の変動及びリーク電流を引き起
こし、トランジスタの特性が変動する。しかしながら、
本実施例においては、ゲート絶縁膜に窒素が含まれてい
るため、このアニール時の不純物元素の拡散が抑制さ
れ、トランジスタの特性の変動を抑制することができ
る。また、本実施例においてはゲート絶縁膜の膜厚が厚
くなるほどその窒素濃度は減少するが、不純物の拡散は
ゲート絶縁膜の膜厚が増加するほど抑制されるため、問
題はない。
【００６２】なお、前述の第１乃至第３の実施例におい
ては、ゲート絶縁膜にシリコン酸窒化膜を使用する例を
示したが、本発明においては、ゲート絶縁膜はこれに限
定されず、ハフニウム及びアルミナ等、他の絶縁物質に
より形成されていてもよい。絶縁膜にラジカル窒化処理
を施すことによりこの絶縁膜の誘電率が増加する現象
は、シリコン酸化膜及びシリコン酸窒化膜に限らず、い
くつかの所謂高誘電率材料においても確認できた。特
に、ハフニウムは窒化されることにより、より高い誘電
率を得ることができた。
【００６３】
【発明の効果】以上詳述したように、本発明によれば、
複数の種類のトランジスタを有しこれらのトランジスタ
のゲート絶縁膜の膜厚が相互に異なる半導体装置におい
て、各ゲート絶縁膜の窒素濃度を最適化することができ
る。これにより、各トランジスタの特性、即ち高速性能
及びゲートリーク電流を最適化することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｄ）は、本発明の第１の実施例に
係るラジカル窒化処理による半導体装置の製造方法をそ
の工程順に示す断面図である。
【図２】（ａ）乃至（ｃ）は、本実施例に係るラジカル
窒化処理による半導体装置の製造方法をその工程順に示
す断面図であり、図１の次の工程を示す図である。
【図３】横軸にラジカル窒化時間をとり縦軸にゲート絶
縁膜の等価酸化膜の膜厚及びこのゲート絶縁膜のゲート
リーク電流値をとって、絶縁膜に酸化膜を使用する場合
と酸窒化膜を使用する場合のラジカル窒化挙動の差異を
示すグラフ図である。
【図４】横軸にゲート絶縁膜の膜厚をとり縦軸にトラン
ジスタのオン電流及びゲートリーク電流をとって、ＨＰ
トランジスタ及びＭＰトランジスタにおいて許容される
ゲート絶縁膜の膜厚の範囲を示すグラフ図である。
【図５】（ａ）乃至（ｄ）は、本発明の第２の実施例に
係るラジカル窒化処理による半導体装置の製造方法をそ
の工程順に示す断面図である。
【図６】（ａ）乃至（ｄ）は、本実施例に係るラジカル
窒化処理による半導体装置の製造方法をその工程順に示
す断面図であり、図５の次の工程を示す図である。
【図７】（ａ）乃至（ｄ）は、本発明の第３の実施例に
係るラジカル窒化処理による半導体装置の製造方法をそ
の工程順に示す断面図である。
【図８】（ａ）乃至（ｃ）は、本発明の第３の実施例に
係るラジカル窒化処理による半導体装置の製造方法をそ
の工程順に示す断面図であり、図７の次の工程を示す図
である。
【符号の説明】
１；シリコン基板 ２；素子分離溝 ３、４、５；領域 ６；シリコン酸化膜 ７、９；レジスト ８、１０；シリコン酸窒化膜 １１、１２、１３；シリコン酸窒化膜 １１ａ、１２ａ、１３ａ；ラジカル窒化層 １１ｂ、１２ｂ、１３ｂ；非ラジカル窒化層 １４；破線（従来のトランジスタにおけるオン電流） １５；実線（本発明のトランジスタにおけるオン電流） １６；破線（従来のトランジスタにおけるゲートリーク
電流） １７；実線（本発明のトランジスタにおけるゲートリー
ク電流） １８；従来のＨＰトランジスタのゲート絶縁膜の膜厚範
囲 １９；従来のＭＰトランジスタのゲート絶縁膜の膜厚範
囲 ２０；本発明のＨＰトランジスタのゲート絶縁膜の膜厚
範囲 ２１；本発明のＭＰトランジスタのゲート絶縁膜の膜厚
範囲 ３０、３１；レジスト ３２；線（絶縁膜が酸窒化膜である場合のゲートリーク
電流） ３３；線（絶縁膜が酸化膜である場合のゲートリーク電
流） ３４；線（絶縁膜が酸窒化膜である場合の等価酸化物の
膜厚） ３５；線（絶縁膜が酸化膜である場合の等価酸化物の膜
厚） ５１；シリコン基板 ５２；素子分離溝 ５３、５４、５５；領域 ５６；シリコン酸化膜 ５７、５９；レジスト ５８、６０；シリコン酸窒化膜 ６１、６２、６３；シリコン酸窒化膜 ６１ａ乃至６３ａ；ラジカル窒化層 ６１ｂ乃至６３ｂ；非ラジカル窒化層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F048 AA09 AB03 AC01 BA01 BB05 BB11 BB16 5F058 BA20 BC02 BC08 BD01 BD04 BD09 BD10 BF54 BF55 BF59 BF60 BF63 BH16 BJ01

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に膜厚及び窒素濃度が相互
    に異なる複数の種類の絶縁膜を形成する工程と、前記複
    数の種類の絶縁膜に対してラジカル窒化処理を行い複数
    の種類のゲート絶縁膜を形成する工程と、を有すること
    を特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記複数の種類の絶縁膜を形成する工程
    において、膜厚がより薄い絶縁膜の窒素濃度をより高く
    することを特徴とする請求項１に記載の半導体装置の製
    造方法。
  3. 【請求項３】 前記複数の種類のゲート絶縁膜を形成す
    る工程において、膜厚がより厚いゲート絶縁膜の窒素濃
    度をより高くすることを特徴とする請求項２に記載の半
    導体装置の製造方法。
  4. 【請求項４】 前記複数の種類の絶縁膜を形成する工程
    は、前記半導体基板の表面を複数の領域に分け、各領域
    を覆うように第１の絶縁膜を形成する工程と、２番目の
    領域上に形成された第１の絶縁膜を選択的に除去した
    後、前記２番目の領域上に前記第１の絶縁膜よりも膜厚
    が薄く窒素濃度が高い第２の絶縁膜を形成する工程とを
    有することを特徴とする請求項２又は３に記載の半導体
    装置の製造方法。
  5. 【請求項５】 前記第２の絶縁膜を形成後、ｎ（ｎは３
    以上の自然数）番目の領域上に形成された絶縁膜を除去
    した後、ｎ番目の領域上に従前の（ｎ−１）番目の領域
    上に形成した絶縁膜よりも膜厚が薄く窒素濃度が高い絶
    縁膜を形成する工程を有することを特徴とする請求項４
    に記載の半導体装置の製造方法。
  6. 【請求項６】 前記複数の種類の絶縁膜を形成する工程
    は、前記半導体基板の表面を複数の領域に分け、各領域
    を覆うように第１の絶縁膜を形成する工程と、２番目の
    領域上に形成された第１の絶縁膜を選択的に除去した
    後、前記２番目の領域上に前記第１の絶縁膜よりも膜厚
    が厚く窒素濃度が低い第２の絶縁膜を形成する工程とを
    有することを特徴とする請求項２又は３に記載の半導体
    装置の製造方法。
  7. 【請求項７】 前記第２の絶縁膜を形成後、ｎ（ｎは３
    以上の自然数）番目の領域上に形成された絶縁膜を除去
    した後、ｎ番目の領域上に従前の（ｎ−１）番目の領域
    上に形成した絶縁膜よりも膜厚が厚く窒素濃度が低い絶
    縁膜を形成する工程を有することを特徴とする請求項６
    に記載の半導体装置の製造方法。
  8. 【請求項８】 ｎ番目の領域上に絶縁膜を形成する際、
    （ｎ−１）以下の番目の領域に形成した絶縁膜の表面上
    に保護膜を形成してこの領域上にｎ番目の領域上に形成
    する絶縁膜が形成されないようにすることを特徴とする
    請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記半導体基板がシリコン基板であり、
    前記絶縁膜を形成する工程は前記シリコン基板の表層部
    を酸化又は酸窒化してシリコン酸化膜又はシリコン酸窒
    化膜を形成する工程であることを特徴とする請求項１乃
    至８のいずれか１項に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記半導体基板がシリコン基板であ
    り、前記絶縁膜の種類は３種類であり、前記３種類の絶
    縁膜を形成する工程は、前記シリコン基板の表面に酸化
    処理又は酸窒化処理を施し前記シリコン基板の表面にお
    ける第１乃至第３の領域を覆うように第１のシリコン酸
    化又は酸窒化膜を形成する工程と、前記第１及び第３の
    領域上を覆うと共に前記第２の領域上に開口部を有する
    第１のレジストを形成する工程と、前記第１のレジスト
    をマスクとして前記第１のシリコン酸化又は酸窒化膜を
    エッチングし前記第２の領域上に形成された前記第１の
    シリコン酸化又は酸窒化膜を除去する工程と、前記第１
    のレジストを除去する工程と、前記シリコン基板の表面
    に酸窒化処理を施し前記第２の領域上に前記第１のシリ
    コン酸化又は酸窒化膜よりも膜厚が薄く窒素濃度が高い
    第２のシリコン酸窒化膜を形成する工程と、前記第１及
    び第２の領域上を覆うと共に前記第３の領域上に開口部
    を有する第２のレジストを形成する工程と、前記第２の
    レジストをマスクとして前記第１のシリコン酸化又は酸
    窒化膜をエッチングし前記第３の領域上に形成された前
    記第１のシリコン酸化又は酸窒化膜を除去する工程と、
    前記第２のレジストを除去する工程と、前記シリコン基
    板の表面に酸窒化処理を施し前記第３の領域上に前記第
    ２のシリコン酸窒化膜よりも膜厚が薄く窒素濃度が高い
    第３のシリコン酸窒化膜を形成する工程と、を有するこ
    とを特徴とする請求項１に記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記第１のシリコン酸化又は酸窒化膜
    は、膜厚が５乃至７ｎｍであるシリコン酸化膜であり、
    前記第２のシリコン酸窒化膜は、膜厚が２乃至３ｎｍ、
    窒素濃度が１乃至３原子％であり、前記第３のシリコン
    酸窒化膜は、膜厚が１乃至２ｎｍ、窒素濃度が３乃至５
    原子％であることを特徴とする請求項１０に記載の半導
    体装置の製造方法。
  12. 【請求項１２】 前記半導体基板がシリコン基板であ
    り、前記絶縁膜の種類は３種類であり、前記３種類の絶
    縁膜を形成する工程は、前記シリコン基板の表面に酸窒
    化処理を施し前記シリコン基板の表面における第１乃至
    第３の領域を覆うように第１のシリコン酸窒化膜を形成
    する工程と、前記第１のシリコン酸窒化膜上に第１のシ
    リコン窒化膜を形成する工程と、前記第１及び第３の領
    域上を覆うと共に前記第２の領域上に開口部を有する第
    １のレジストを形成する工程と、前記第１のレジストを
    マスクとして前記第１のシリコン窒化膜及び前記第１の
    シリコン酸窒化膜をエッチングし前記第２の領域上に形
    成された前記第１のシリコン窒化膜及び前記第１のシリ
    コン酸窒化膜を除去する工程と、前記第１のレジストを
    除去する工程と、前記シリコン基板の表面に酸窒化処理
    を施し前記第２の領域上に前記第１のシリコン酸窒化膜
    よりも膜厚が厚く窒素濃度が低い第２のシリコン酸窒化
    膜を形成する工程と、前記第１のシリコン窒化膜を除去
    する工程と、前記第１及び第２のシリコン酸窒化膜上に
    第２のシリコン窒化膜を形成する工程と、前記第１及び
    第２の領域上を覆うと共に前記第３の領域上に開口部を
    有する第２のレジストを形成する工程と、前記第２のレ
    ジストをマスクとして前記第２のシリコン窒化膜及び前
    記第１のシリコン酸窒化膜をエッチングし前記第３の領
    域上に形成された前記第２のシリコン窒化膜及び前記第
    １のシリコン酸窒化膜を除去する工程と、前記第２のレ
    ジストを除去する工程と、前記シリコン基板の表面に酸
    化処理又は酸窒化処理を施し前記第３の領域上に前記第
    ２のシリコン酸窒化膜よりも膜厚が厚く窒素濃度が低い
    第３のシリコン酸化又は酸窒化膜を形成する工程と、前
    記第２のシリコン窒化膜を除去する工程と、を有するこ
    とを特徴とする請求項１に記載の半導体装置の製造方
    法。
  13. 【請求項１３】 前記第１のシリコン酸窒化膜は、膜厚
    が１乃至２ｎｍ、窒素濃度が３乃至５原子％であり、前
    記第２のシリコン酸窒化膜は、膜厚が２乃至３ｎｍ、窒
    素濃度が１乃至３原子％であり、前記第３のシリコン酸
    化又は酸窒化膜は、膜厚が５乃至７ｎｍであるシリコン
    酸化膜であることを特徴とする請求項１２に記載の半導
    体装置の製造方法。
  14. 【請求項１４】 半導体基板上に膜厚が相互に異なる複
    数の種類の絶縁膜を形成する工程と、最も膜厚が薄い前
    記前記絶縁膜と前記半導体基板との界面に窒素が到達し
    ないように前記複数の種類の絶縁膜に対してラジカル窒
    化処理を行い複数の種類のゲート絶縁膜を形成する工程
    と、を有することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 前記半導体基板がシリコン基板であ
    り、前記絶縁膜を形成する工程は前記シリコン基板の表
    層部を酸化してシリコン酸化膜を形成する工程であるこ
    とを特徴とする請求項１４に記載の半導体装置の製造方
    法。
  16. 【請求項１６】 前記半導体基板がシリコン基板であ
    り、前記絶縁膜の種類は３種類であり、前記３種類の絶
    縁膜を形成する工程は、前記シリコン基板の表面に酸化
    処理を施し前記シリコン基板の表面における第１乃至第
    ３の領域を覆うように第１のシリコン酸化膜を形成する
    工程と、前記第１及び第３の領域上を覆うと共に前記第
    ２の領域上に開口部を有する第１のレジストを形成する
    工程と、前記第１のレジストをマスクとして前記第１の
    シリコン酸化膜をエッチングし前記第２の領域上に形成
    された前記第１のシリコン酸化膜を除去する工程と、前
    記第１のレジストを除去する工程と、前記シリコン基板
    の表面に酸化処理を施し前記第２の領域上に前記第１の
    シリコン酸化膜よりも膜厚が薄い第２のシリコン酸化膜
    を形成する工程と、前記第１及び第２の領域上を覆うと
    共に前記第３の領域上に開口部を有する第２のレジスト
    を形成する工程と、前記第２のレジストをマスクとして
    前記第１のシリコン酸化膜をエッチングし前記第３の領
    域上に形成された前記第１のシリコン酸化膜を除去する
    工程と、前記第２のレジストを除去する工程と、前記シ
    リコン基板の表面に酸化処理を施し前記第３の領域上に
    前記第２のシリコン酸化膜よりも膜厚が薄い第３のシリ
    コン酸化膜を形成する工程と、を有することを特徴とす
    る請求項１５に記載の半導体装置の製造方法。
  17. 【請求項１７】 前記第１のシリコン酸化膜は膜厚が５
    乃至７ｎｍであり、前記第２のシリコン酸化膜は膜厚が
    ２乃至３ｎｍであり、前記第３のシリコン酸化膜は膜厚
    が１乃至２ｎｍであることを特徴とする請求項１６に記
    載の半導体装置の製造方法。
  18. 【請求項１８】 前記絶縁膜が、アルミナ又はハフニウ
    ムからなることを特徴とする請求項１乃至８又は１４の
    いずれか１項に記載の半導体装置の製造方法。
  19. 【請求項１９】 前記ラジカル窒化処理を行う工程は、
    第１のチャンバ内において窒素ラジカルを形成する工程
    と、前記窒素ラジカルを前記第１のチャンバに連結され
    前記半導体基板が配置された第２のチャンバ内に導入す
    る工程と、前記第２のチャンバ内において前記半導体基
    板上に形成された前記絶縁膜に前記窒素ラジカルを接触
    させる工程と、を有することを特徴とする請求項１乃至
    １８のいずれか１項に記載の半導体装置の製造方法。
  20. 【請求項２０】 前記窒素ラジカルの形成は、ヘリウム
    と窒素との混合ガス又はアンモニアをプラズマ化するこ
    とにより行われることを特徴とする請求項１９に記載の
    半導体装置の製造方法。
  21. 【請求項２１】 半導体基板と、この半導体基板上に形
    成され、膜厚及び窒素濃度が相互に異なるゲート絶縁膜
    を具備した複数の種類のトランジスタと、を有し、前記
    ゲート絶縁膜は、より膜厚が厚いゲート絶縁膜の窒素濃
    度がより高いことを特徴とする半導体装置。
  22. 【請求項２２】 前記ゲート絶縁膜は膜厚及び窒素濃度
    が相互に異なる複数の種類の絶縁膜を形成し、この複数
    の種類の絶縁膜に対してラジカル窒化処理を行うことに
    より形成されていることを特徴とする請求項２１に記載
    の半導体装置。
  23. 【請求項２３】 前記ゲート絶縁膜の種類が３種類であ
    り、１のゲート絶縁膜は膜厚が５乃至７ｎｍ、窒素濃度
    が１０乃至１５原子％であり、他のゲート絶縁膜は膜厚
    が２乃至３ｎｍ、窒素濃度が８乃至１２原子％であり、
    更に他のゲート絶縁膜は膜厚が１乃至２ｎｍ、窒素濃度
    が６乃至１０原子％であることを特徴とする請求項２１
    又は２２に記載の半導体装置。
  24. 【請求項２４】 半導体基板と、この半導体基板上に形
    成され、膜厚及び窒素濃度が相互に異なるゲート絶縁膜
    を具備した複数の種類のトランジスタと、を有し、前記
    ゲート絶縁膜は、膜厚が相互に異なる複数の種類の絶縁
    膜を形成し、この複数の種類の絶縁膜に対して、この絶
    縁膜と前記半導体基板との界面まで窒素が到達しないよ
    うにラジカル窒化処理を行うことにより形成されてお
    り、前記半導体基板と接する側に非ラジカル窒化層を有
    することを特徴とする半導体装置。
  25. 【請求項２５】 前記ゲート絶縁膜がシリコン酸窒化
    物、ハフニウム窒化物又はアルミナ窒化物から形成され
    ていることを特徴とする請求項２１乃至２４のいずれか
    １項に記載の半導体装置。
JP2001177095A 2001-06-12 2001-06-12 半導体装置及びその製造方法 Pending JP2002368122A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001177095A JP2002368122A (ja) 2001-06-12 2001-06-12 半導体装置及びその製造方法
US10/166,189 US6756635B2 (en) 2001-06-12 2002-06-10 Semiconductor substrate including multiple nitrided gate insulating films
KR1020020033038A KR20030006993A (ko) 2001-06-12 2002-06-12 반도체장치와 그 제조방법
TW091112854A TW550706B (en) 2001-06-12 2002-06-12 Semiconductor device and method for manufacturing the same
US10/463,952 US20030214001A1 (en) 2001-06-12 2003-06-18 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001177095A JP2002368122A (ja) 2001-06-12 2001-06-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002368122A true JP2002368122A (ja) 2002-12-20

Family

ID=19017991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001177095A Pending JP2002368122A (ja) 2001-06-12 2001-06-12 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US6756635B2 (ja)
JP (1) JP2002368122A (ja)
KR (1) KR20030006993A (ja)
TW (1) TW550706B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140514A (ja) * 2005-12-19 2006-06-01 Fujitsu Ltd 半導体装置及びその製造方法
JP2007042946A (ja) * 2005-08-04 2007-02-15 Fujitsu Ltd 半導体装置とその製造方法
KR100891248B1 (ko) 2002-12-27 2009-04-01 주식회사 하이닉스반도체 삼중 게이트 산화막 형성 방법
JP2010212716A (ja) * 2001-07-18 2010-09-24 Panasonic Corp 半導体装置及びその製造方法
WO2010150332A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6949479B2 (en) * 2001-06-13 2005-09-27 Micron Technology, Inc. Methods of forming transistor devices
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
KR100466209B1 (ko) * 2002-07-08 2005-01-13 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100442885B1 (ko) * 2002-11-01 2004-08-02 삼성전자주식회사 반도체 소자의 다중 두께 게이트 유전층 제조 방법
JP4489368B2 (ja) * 2003-03-24 2010-06-23 株式会社日立製作所 半導体装置およびその製造方法
JP4190940B2 (ja) * 2003-05-13 2008-12-03 エルピーダメモリ株式会社 半導体装置の製造方法
US20050074947A1 (en) * 2003-09-18 2005-04-07 Kim Hak Dong Methods for fabricating semiconductor devices
JP2005183783A (ja) * 2003-12-22 2005-07-07 Seiko Epson Corp 半導体装置の製造方法
KR100521452B1 (ko) * 2004-07-28 2005-10-12 동부아남반도체 주식회사 반도체 장치의 질화산화막 형성방법
JP4477981B2 (ja) * 2004-10-07 2010-06-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR101039027B1 (ko) * 2004-12-13 2011-06-07 삼성전자주식회사 레벨 시프터 및 이를 포함하는 표시 장치
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
JP2006229195A (ja) * 2005-01-24 2006-08-31 Renesas Technology Corp 半導体不揮発性記憶装置及びその製造方法
DE102005020058B4 (de) * 2005-04-29 2011-07-07 Globalfoundries Inc. Herstellungsverfahren für ein Halbleiterbauelement mit Gatedielektrika mit unterschiedlichen Blockiereigenschaften
WO2006118787A1 (en) * 2005-04-29 2006-11-09 Advanced Micro Devices, Inc. A semiconductor device having a gate dielectric of different blocking characteristics
US7011980B1 (en) 2005-05-09 2006-03-14 International Business Machines Corporation Method and structures for measuring gate tunneling leakage parameters of field effect transistors
JP2006332400A (ja) * 2005-05-27 2006-12-07 Nec Corp 薄膜半導体装置およびその製造方法
US7432139B2 (en) * 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
KR100769136B1 (ko) * 2005-08-31 2007-10-22 동부일렉트로닉스 주식회사 반도체 장치의 게이트 유전막 형성 방법
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
JP2007148952A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
US20070164366A1 (en) * 2006-01-13 2007-07-19 Texas Instruments Incorporated Mitigation of gate oxide thinning in dual gate CMOS process technology
US7459390B2 (en) * 2006-03-20 2008-12-02 Texas Instruments Incorporated Method for forming ultra thin low leakage multi gate devices
US7670913B2 (en) * 2006-03-20 2010-03-02 Texas Instruments Incorporated Method for forming ultra-thin low leakage multiple gate devices using a masking layer over the semiconductor substrate
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
JP4687671B2 (ja) * 2007-03-16 2011-05-25 セイコーエプソン株式会社 半導体装置の製造方法
US7638396B2 (en) * 2007-03-20 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating a semiconductor device
US7944004B2 (en) * 2009-03-26 2011-05-17 Kabushiki Kaisha Toshiba Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof
FR2965660A1 (fr) * 2010-10-04 2012-04-06 St Microelectronics Crolles 2 Procédé de fabrication d'au moins trois transistors présentant trois tensions de seuil différentes
US8329525B2 (en) * 2010-10-04 2012-12-11 Stmicroelectronics, Inc. Method for fabricating at least three metal-oxide semiconductor transistors having different threshold voltages
US9059022B2 (en) 2012-12-28 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US10062693B2 (en) * 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
CN108630605B (zh) * 2017-03-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN114446879A (zh) * 2020-11-02 2022-05-06 上海华力集成电路制造有限公司 整合不同厚度的栅介质层的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140392A (ja) 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
US5969397A (en) * 1996-11-26 1999-10-19 Texas Instruments Incorporated Low defect density composite dielectric
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP4212178B2 (ja) * 1999-03-12 2009-01-21 株式会社東芝 半導体集積回路の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212716A (ja) * 2001-07-18 2010-09-24 Panasonic Corp 半導体装置及びその製造方法
KR100891248B1 (ko) 2002-12-27 2009-04-01 주식회사 하이닉스반도체 삼중 게이트 산화막 형성 방법
JP2007042946A (ja) * 2005-08-04 2007-02-15 Fujitsu Ltd 半導体装置とその製造方法
JP2006140514A (ja) * 2005-12-19 2006-06-01 Fujitsu Ltd 半導体装置及びその製造方法
WO2010150332A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
JP2011009313A (ja) * 2009-06-24 2011-01-13 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20030214001A1 (en) 2003-11-20
TW550706B (en) 2003-09-01
KR20030006993A (ko) 2003-01-23
US20020185693A1 (en) 2002-12-12
US6756635B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
JP2002368122A (ja) 半導体装置及びその製造方法
US7560792B2 (en) Reliable high voltage gate dielectric layers using a dual nitridation process
JP4317523B2 (ja) 半導体装置及びこれの製造方法
US6881657B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5174083B2 (ja) 半導体装置の製造方法
US6734069B2 (en) Method of forming a high dielectric constant insulating film and method of producing semiconductor device using the same
US6759302B1 (en) Method of generating multiple oxides by plasma nitridation on oxide
JP2004022902A (ja) 半導体装置の製造方法
JP2007194431A (ja) 半導体装置の製造方法及び製造装置
JP2002009169A (ja) 半導体装置とその製造方法
US20040070046A1 (en) Reliable dual gate dielectrics for MOS transistors
US7306985B2 (en) Method for manufacturing semiconductor device including heat treating with a flash lamp
JP2003133550A (ja) 半導体装置及びその製造方法
KR100444918B1 (ko) 반도체 장치의 제조 방법
JP2004207560A (ja) 半導体装置およびその製造方法
JP4639000B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
KR20040073968A (ko) 반도체장치의 제조방법
KR100390237B1 (ko) 반도체소자의 제조방법
JP2004031494A (ja) 電界効果型トランジスタの製造方法
JP4532925B2 (ja) 半導体装置の製造方法及び半導体装置
US20230006071A1 (en) Semiconductor structure and forming method thereof
JP2006066923A (ja) 半導体装置
JPH10242461A (ja) 半導体装置およびその製造方法
KR20030050680A (ko) 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
JP2005222977A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612