JP2004031494A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004031494A JP2004031494A JP2002182909A JP2002182909A JP2004031494A JP 2004031494 A JP2004031494 A JP 2004031494A JP 2002182909 A JP2002182909 A JP 2002182909A JP 2002182909 A JP2002182909 A JP 2002182909A JP 2004031494 A JP2004031494 A JP 2004031494A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film layer
- silicon nitride
- nitride film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 149
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 148
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 131
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 131
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 66
- 239000010703 silicon Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000010438 heat treatment Methods 0.000 claims abstract description 47
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 38
- 239000007789 gas Substances 0.000 claims abstract description 25
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 32
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 23
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 16
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- -1 nitrogen ions Chemical class 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229960001730 nitrous oxide Drugs 0.000 claims description 6
- 235000013842 nitrous oxide Nutrition 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims 8
- 238000005204 segregation Methods 0.000 abstract description 22
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 169
- 239000010410 layer Substances 0.000 description 63
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】前処理工程で、シリコン基板10の能動領域12上に窒素成分を含むシリコン酸化膜13が形成される。非酸化性ガス雰囲気下で熱処理を施す偏析工程で、シリコン基板10とシリコン酸化膜13との界面にシリコン窒化膜層14が偏析される。その後、シリコン窒化膜層14上の不要なシリコン酸化膜13が除去され、露出したシリコン窒化膜層14を透過させつつ、熱拡散によりその下にシリコン酸化膜層15が形成される。その後、シリコン窒化膜層14およびシリコン酸化膜層15からなるゲート絶縁膜上にゲート電極16が形成される。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、多層ゲート絶縁膜を有する電界効果型トランジスタの製造方法に関し、特に、ゲート絶縁膜を薄くして電界効果型トランジスタを小型化でき、かつ動作特性が良好な電界効果型トランジスタを構成できる製造方法に関するものである。
【0002】
【従来の技術】
近年、高集積化高性能化が進むシステムLSIにおいては、電界効果型トランジスタにおけるゲート絶縁膜の薄膜化が進んでいる。このようなゲート絶縁膜には、酸化膜中に窒素を含有させたものが用いられている。これは、ゲート絶縁膜の薄膜化に伴い、ゲート電極の不純物が酸化膜中を拡散して電界効果型トランジスタの性能を劣化させることを窒素原子によって防止するためである。
このような電界効果型トランジスタのゲート絶縁膜を形成するための従来の製造方法として以下のようなものがあった。
【0003】
第1の方法として、シリコン基板上の電界効果型トランジスタを形成する領域を一酸化窒素(NO)や二酸化窒素(N2O)等の窒素原子を含むガス雰囲気中で熱処理することにより、そこにSiON膜を形成する方法があった。これは、広く用いられている方法である。
また、第2の方法として、シリコン基板上の電界効果型トランジスタを形成する領域をまず酸素ガス雰囲気中で熱処理して酸化膜を形成し、次に窒素含有ガス雰囲気中で熱処理することにより、その酸化膜中にSiONを生成する方法も考えられる。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術には、次のような課題があった。
すなわち、酸化膜中に存在する窒素原子は、ゲート電極に含まれている不純物の拡散を抑制する一方で、電界効果型トランジスタの動作も妨げることが明らかとなってきた。これは、SiO2とは異なり、SiONが規則正しい結晶構造を形成せず、キャリアの導通を妨げるためと考えられる。このような不具合は、ゲート絶縁膜の薄膜化が進むに従って著しくなった。このため、ゲート絶縁膜においては、その上層部分にのみ窒素原子を含有させて下層部分は酸化膜とすることが望まれていた。ところが、上述した第1の従来方法では、これをなし得なかった。
また、上述した第2の従来方法を用いて上層部分にのみ窒素原子を含ませようとしても第1の従来方法と同様の結果となった。これは偏析と呼ばれる現象により、窒素原子が酸化膜中に熱拡散していくためである。この現象もゲート絶縁膜の薄膜化に伴い、顕著となった。
【0005】
【課題を解決するための手段】
本発明は以上の点を解決するためになされたもので、特に、薄膜構造の電界効果型トランジスタについて、上層部分に窒素原子を含有させ、下層部分は純粋な酸化膜とした多層構造のゲート絶縁膜を有するような電界効果型トランジスタの製造方法を提供したものである。そのために、次の構成を採用する。
【0006】
〈構成〉
シリコン基板の能動領域上にゲート絶縁膜を有する電界効果型トランジスタの製造方法において、以下のような工程から成るゲート絶縁膜形成工程を有する。第1の工程として、前記能動領域上に窒素含有シリコン酸化膜を形成する前処理工程を有する。
第2の工程として、前記窒素含有シリコン酸化膜に対して、非酸化性ガス雰囲気下で熱処理をすることによって、前記窒素含有シリコン酸化膜中の窒素原子を偏析させ、前記窒素含有シリコン酸化膜と前記シリコン基板との界面にシリコン窒化膜を形成する偏析工程を有する。
第3の工程として、前記窒素含有シリコン酸化膜を除去した後、酸化性ガス雰囲気下で熱処理をすることによって、前記シリコン窒化膜と前記シリコン基板との界面にシリコン酸化膜を形成する拡散工程を有する。
【0007】
また、前記シリコン窒化膜を形成する偏析工程の前にパターンニングの工程を追加することにより、特定の領域には窒化膜を形成しないようにして、それに続く前記シリコン酸化膜を形成する拡散工程を行う。
【0008】
〈作用〉
本発明に係る前記製造方法では、前記窒素含有シリコン酸化膜を形成する前処理の工程で前記能動領域上に形成された窒素成分を含むシリコン酸化膜と前記シリコン基板との界面には、前記前処理後の前記偏析工程により、シリコン窒化膜層が偏析される。シリコン窒化膜層上の不要なシリコン酸化膜は除去され、露出したシリコン窒化膜層を透過させつつ、酸素原子が拡散され、シリコン窒化膜層下の前記シリコン基板内に酸化膜層が形成される。これにより、前記シリコン窒化膜層および前記酸化膜層からなる積層構造を有するゲート絶縁膜が形成され、該ゲート絶縁膜上にゲートが形成される。
【0009】
また、前記偏析工程は、急速加熱アニーリング法(RTA)によるアニーリング処理を採用することができる。この急速加熱アニーリング法を採用することにより、前記シリコン酸化膜と前記シリコン基板との界面に、シリコン窒化膜層をより効率的に偏析させることができる。
【0010】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例1〉
図1は、本発明に係る電界効果型トランジスタの製造方法の具体例1を示す製造工程図である。
図1に示す例では、シリコン基板として、例えばp型のシリコン基板が用いられている。
【0011】
図1(a)に示されているように、p型シリコン基板10の表面には、例えば従来よく知られたLOCOS法を用いて形成された約50nm〜300nmの厚さ寸法を有するフィールド酸化膜からなる素子分離領域11により、素子形成領域である能動領域12が区画される。
能動領域12の形成後、シリコン基板10は、例えば一酸化二窒素ガス(N2O)雰囲気下で、第1の熱処理すなわち第1のアニーリング処理を受ける。この熱処理にはRTA(急速加熱アニーリング)法を用いることが望ましく、例えば700℃〜1200℃でのRTA法を用いた前処理により、シリコン基板10の能動領域12上には、図1(b)に示されているように、窒素成分を含む例えば1nm〜20nmの厚さ寸法を有するシリコン酸化膜13が形成される。
【0012】
シリコン酸化膜13の形成後、例えば窒素ガス(N2)のような非酸化性ガス雰囲気下で、シリコン基板10は、前処理である前記第1の熱処理後の第2の熱処理を受ける。この第2の熱処理すなわち第2のアニーリング処理は、前処理におけると同様な例えば700℃〜1200℃でのRTA法を用いることができる。この第2の熱処理により、図1(c)に示されているように、シリコン基板10とシリコン酸化膜13との間には、該シリコン酸化膜中の窒素原子の偏析すなわちパイルアップにより、例えば0.1nm〜5nmの厚さ寸法を有するシリコン窒化膜層14が形成される。
【0013】
この窒素原子の偏析によるシリコン窒化膜層の偏析現象は、例えばSSDM(応用物理学会、固体素子および材料)1998年、第106および107頁に記載されている。
シリコン窒化膜層14の偏析工程として、RTA法以外の熱処理を採用することができる。しかしながら、窒素原子の効果的な偏析により、シリコン窒化膜層14を効率的に形成する上で、すなわち効果的にシリコン窒化膜層14を偏析させる上で、前記したRTA法を用いることが望ましい。
【0014】
シリコン窒化膜層14の形成後、該シリコン窒化膜層14上の不要なシリコン酸化膜13が、図1(d)に示されているように、除去される。このシリコン酸化膜13の除去には、例えば濃度が0.1%〜10%のフッ化水素酸溶液を用いたエッチング処理を用いることができる。
シリコン酸化膜13の除去によって能動領域12上で露出するシリコン窒化膜層14下のシリコン基板内には、図1(e)に示されているように、シリコン酸化膜層(SiO2)15が形成される。
シリコン酸化膜層15は、酸素ガス雰囲気下で、例えば700〜1200℃での熱処理により、例えば0.1nm〜10nmの厚さ寸法に形成される。
【0015】
前記したシリコン酸化膜層15の形成処理では、能動領域12が酸素の透過を抑制するシリコン窒化膜層14で覆われていることから、シリコン窒化膜層14下でのシリコン酸化膜の成長が効果的に制御される。従って、膜厚が薄い多層ゲート絶縁膜の形成が容易となる。
以上の工程により、シリコン基板10の能動領域12上には、シリコン窒化膜層14およびシリコン酸化膜層15からなる積層構造を有するゲート絶縁膜(14および15)が形成される。
このゲート絶縁膜(14および15)上には、例えば従来よく知られたスパッタ法によりゲート電極材料となる窒化チタン(TiN)が形成された後、この窒化チタン膜へのフォトリソグラフィおよびエッチング処理により、図1(f)に示すようなゲート電極16が形成される。
【0016】
このゲート電極16をマスクとして、例えばリンがイオン注入法により、選択的に能動領域12に注入され、シリコン基板10が熱処理を受けることにより、その能動領域12に、一対の拡散領域からなる従来よく知られたソース・ドレイン領域17および17が形成される。
その後、シリコン基板10上には、図1(g)に示されているように、ゲート電極16を埋設すべく、例えばCVD法により、例えば酸化シリコンからなる層間絶縁膜18が形成される。この層間絶縁膜18には、従来よく知られているように、例えばフォトリソエッチング技術を用いて、ソース・ドレイン領域17および17に開放するコンタクト孔19が形成される。層間絶縁膜18上には、コンタクト孔19を充填すべく、例えばスパッタ法により、アルミニゥムのような金属材料が堆積され、この堆積された不要な金属材料がフォトリソエッチング技術により、除去されることにより、各ソース・ドレイン領域17および17に至る配線20が形成され、これにより、電界効果型トランジスタ1が形成される。
【0017】
尚、上述した実施例では、熱処理により窒素が混入したシリコン酸化膜13を形成する場合について説明したが、これに限らず、イオン注入法を用いることができる。すなわち、前述した前処理の工程において、能動領域12に、その表面から、窒素イオンを例えば10kV〜100kVの加速電圧で注入する。そして、能動領域12の表面のほぼ全域に窒素成分が導入されたシリコン基板10を、一酸化二窒素ガス雰囲気下で、熱処理する。この熱処理には、前記したと同様な例えば700℃〜1200℃のRTA法を用いることが望ましい。この第1の熱処理を含む前処理工程により、能動領域12には、図1(b)に示したと同様な窒素成分を含むシリコン酸化膜13が形成される。
【0018】
以上詳細に説明したように、本発明に係る具体例1による電界効果型トランジスタの製造方法では、シリコン窒化膜層14は、シリコン酸化膜13とシリコン基板10との間への窒素原子の偏析により形成され、シリコン酸化膜層15は、シリコン酸化膜13を取り除いた後のシリコン窒化膜層14を透過した酸素の拡散により形成されることから、上層部分がシリコン窒化膜層14であり、下層部分がシリコン酸化膜層15である多層構造のゲート絶縁膜を形成することができる。よって、上層部分のシリコン窒化膜層14によって、下層部分のシリコン酸化膜層15に対するゲート電極16からの不純物の侵入を防止するとともに、下層部分のシリコン酸化膜層15とシリコン基板10との界面でのキャリアの導通により、電界効果型トランジスタの動作を良好に保つことができる。
【0019】
また、偏析により、シリコン窒化膜層14について、例えば0.1nm程度と言う極めて薄い厚さ寸法に適正に制御することができるとともに、シリコン窒化膜層14による酸素原子の拡散の抑制により、シリコン酸化膜層15についても、同様に、例えば0.1nm程度と言う極めて薄い厚さ寸法に適正に制御することができる。よって、ゲート絶縁膜の厚さ寸法の均一化を容易に行うことができる。
さらに、窒素成分を含むシリコン酸化膜13の形成に、イオン注入法を用いることにより、より効果的にシリコン酸化膜13に窒素成分を導入することができることから、このイオン注入を含む前処理工程後の偏析工程すなわち前記第2の熱処理で、効果的にシリコン窒化膜層14を偏析させることが可能となる。
従って、偏析のための熱処理温度の低減化および熱処理時間の短縮化が可能となり、これによりシリコン基板10が高熱処理を受けることによる転位の発生および増大等の熱処理損傷を防止することができ、この熱処理損傷による電界効果型トランジスタ1の性能の低減を防止し、性能の向上を図ることができる。
【0020】
前記したところでは、前処理のためのガス雰囲気として、一酸化二窒素(N2O)ガスを用いたが、これに代えて例えば一酸化窒素(NO)のようなN原子を含むガス雰囲気を適宜選択することができる。また、前処理のための熱処理は、RTA法に代えて、通常の加熱炉等を用いたアニーリング処理を採用することができる。
さらに、偏析工程のためのガス雰囲気には、前記した窒素ガスに限らず、アルゴン等の不活性ガスを用いることができ、さらに偏析工程では、前処理におけると同様に、RTA法に代えて、通常の加熱炉等を用いたアニーリング処理を採用することができる。
【0021】
この偏析工程で加熱炉を用いたアニーリング処理を採用する場合、大気圧あるいは減圧下でのガス雰囲気を採用することができるが、効率的な窒素の偏析を得る上で、高圧雰囲気を採用することが望ましい。
【0022】
〈具体例2〉
図2は、本発明に係る電界効果型トランジスタの製造方法の具体例2を示す製造工程図である。
具体例2は、具体例1において詳述した本発明をシステムLSIの製造方法として実施するものである。
システムLSIにおいては、同一チップ上に多種多様な回路が存在し、それに伴い、多種多様な電界効果型トランジスタの形成が必要となる。そのような回路の中で、コア回路部(主演算回路部)とI/O回路部(入出力回路部)は、システム上の主な構成要素となっている。ところで、コア回路部とI/O回路部とでは一般に動作電圧が異なる。これはI/O回路部がLSIの外部のI/O装置の動作を制御する部分である一方、コア回路部は外部から制約を受けることはないからである。
【0023】
電界効果型トランジスタは一般にゲート絶縁膜を薄膜化するほど高性能のものとなる。しかし、ゲート絶縁膜の一定の絶縁耐圧を超えて動作することはできないため、薄膜化するほど動作電圧を下げなければならない。ところが、システムLSIでは、上述したI/O回路部のように外部からの要求により動作電圧を下げることができない部分がある。このように、システムLSI上では、高い動作電圧の電界効果型トランジスタと低い動作電圧の電界効果型トランジスタとが共存することとなり、高性能化に伴って薄膜化が進む一方で、ゲート絶縁膜の薄膜化に制限を加えなければならない部分が存在する。以上の事情により、同一チップ上に多種類の膜厚のゲート絶縁膜を有する電界効果型トランジスタが必要となる。
【0024】
ところが、前述した具体例1に具現化された技術だけでは、ゲート絶縁膜を超薄膜化させた電界効果型トランジスタを形成したチップ上に一定以上の膜厚のゲート絶縁膜を有する電界効果型トランジスタを形成できない。
そこで、以下の図2に示す具体例2でこれを可能とした。
図2に示す例では、シリコン基板として、例えばn型のシリコン基板が用いられている。
【0025】
図2(a)に示されているように、n型シリコン基板21の表面には、LOCOS法を用いて形成された素子分離領域22により、素子形成領域である能動領域が区画されており、図示の例では、左方がコア回路部が形成される領域となり、右方がI/O回路部が形成される領域となっている。
これらの能動領域の形成後、シリコン基板21は、酸素雰囲気下で熱処理され、これらの能動領域には、例えば0.1〜10nmのシリコン酸化膜が形成される。その後、例えば一酸化窒素ガス(NO)雰囲気下で、例えば700℃〜1200℃の温度での例えば10秒〜100分の熱処理により、シリコン基板21の能動領域上には、図2(b)に示されているように、窒素成分を含む例えば1nm〜20nmの厚さ寸法を有するシリコン酸化膜23a、23bが形成される。
【0026】
その後、例えば窒素ガス(N2)のような非酸化性ガス雰囲気下で、シリコン基板21は、例えば700℃〜1200℃の温度で熱処理される。これにより、図2(c)に示されているように、シリコン基板21とシリコン酸化膜23a、23bとの間には、該シリコン酸化膜中の窒素原子の偏析により、例えば0.1nm〜5nmの厚さ寸法を有するシリコン窒化膜層24a、24bが形成される。その後、該シリコン窒化膜層24a、24b上の不要なシリコン酸化膜23a、23bが、図2(d)に示されているように、例えば濃度が0.1%〜10%のフッ化水素酸溶液を用いたエッチング処理により除去される。
【0027】
ここで、本具体例の特徴として、図2(e)に示されているように、コア回路部が形成される能動領域にホトリソ技術によりレジスト保護膜25が形成された後、エッチング技術によりI/O回路部が形成される領域のシリコン窒化膜24bが例えば濃度1〜100%のリン酸溶液によるエッチングで除去される。その後、レジスト保護膜25が除去される。
その後、図2(f)に示されているように、酸素ガス雰囲気下で、例えば700〜1200℃での熱処理により、シリコン基板21内には、シリコン酸化膜層(SiO2)26が形成される。このとき、この形成と同時に、具体例1と同様に、シリコン窒化膜層24a下のシリコン基板21内には、シリコン酸化膜層(SiO2)27が形成される。シリコン酸化膜層27は、具体例1で説明したように、シリコン窒化膜層24aによる拡散抑制作用により、例えば0.1nm〜10nmの厚さ寸法に形成される。
【0028】
以上の工程により、シリコン基板21の能動領域上には、シリコン窒化膜層24aおよびシリコン酸化膜層27からなる積層構造を有するゲート絶縁膜(24aおよび27)が形成されるとともに、これよりも厚いシリコン酸化膜26からなる単層のゲート絶縁膜が形成される。
これらのゲート絶縁膜上には、例えば従来よく知られたスパッタ法によりゲート電極材料となる窒化チタン(TiN)が形成された後、この窒化チタン膜へのフォトリソグラフィおよびエッチング処理により、図2(g)に示すようなゲート電極28a、28bがそれぞれ形成される。
【0029】
これらのゲート電極28a、28bをマスクとして、例えばホウ素がイオン注入法により、選択的に能動領域に注入され、シリコン基板21が熱処理を受けることにより、それらの能動領域に、それぞれ一対の拡散領域からなるソース・ドレイン領域29a、29aおよび29b、29bが形成される。これにより、それぞれp型の電界効果型トランジスタ2、3が形成される。
尚、その後、シリコン基板21上には、図1(g)に示して説明したのと同様に、ゲート電極28a、28bを埋設すべく、層間絶縁膜が形成され、その層間絶縁膜には、ソース・ドレイン領域29a、29aおよび29b、29bに開放するコンタクト孔が形成され、層間絶縁膜上には、そのコンタクト孔を充填すべく、アルミニゥム等が堆積され、フォトリソエッチング技術により、各ソース・ドレイン領域29a、29aおよび29b、29bに至る配線が形成される。
【0030】
以上詳細に説明したように、本発明に係る具体例2による電界効果型トランジスタの製造方法では、コア回路部に形成される電界効果型トランジスタ2は具体例1による電界効果型トランジスタ1と全く同様に超薄膜で高性能のものにすることができる。これとともに、本具体例では、I/O回路部に形成される電界効果型トランジスタ3を動作電圧が高いものとすることができる。また、シリコン酸化膜26は一定以上の厚さを有するものであり、ゲート電極28bから侵入する不純物による動作特性の劣化を生じにくい。よって、このような不純物の侵入を阻止する窒素原子の含有を必要としない。これに対応して、本具体例では、電界効果型トランジスタ3のシリコン酸化膜26からなるゲート絶縁膜には不必要な窒素原子が導入されることなく、電界効果型トランジスタ3についても動作特性を高いものとすることができる。さらに、シリコン窒化膜24aの厚さを偏析により自在に制御することによって、その後の拡散処理によるシリコン酸化膜27の形成される厚さを制御し、これとシリコン酸化膜26の厚さとの差を自在に制御することができる。
【0031】
〈具体例3〉
図3は、本発明に係る電界効果型トランジスタの製造方法の具体例3を示す製造工程図である。
具体例3は、具体例1において詳述した本発明をp型およびn型の混在した電界効果型トランジスタの製造方法として実施するものである。
電界効果型トランジスタの動作特性を劣化させる程度は、不純物の種類によって異なり、ホウ素の場合にその程度が大きく、リンの場合にはその程度が小さい。よって、n型電界効果型トランジスタでは、ゲート絶縁膜に窒素原子を含有させる必要性があまり高くなく、p型電界効果型トランジスタのゲート絶縁膜にだけ窒素原子を含有させる必要性が高い。
しかし、前述した具体例1の技術だけでは、このような必要性の違いに対応し得なかった。
そこで、以下の図3に示す具体例3でこれを可能とした。
【0032】
図3(a)に示されているように、シリコン基板31の表面には、LOCOS法を用いて形成された素子分離領域32により、素子形成領域である能動領域が区画されており、図示の例では、この能動領域の左方がp型電界効果型トランジスタが形成される領域となり、右方がn型電界効果型トランジスタが形成される領域となっている。
この能動領域の形成後、シリコン基板31は、前述した各具体例と同様に、酸素雰囲気下で熱処理され、この能動領域に、例えば0.1〜10nmのシリコン酸化膜が形成された後、一酸化窒素ガス(NO)雰囲気下での熱処理により、図3(b)に示されているように、窒素成分を含む例えば1nm〜20nmの厚さ寸法を有するシリコン酸化膜33が形成される。
【0033】
その後、例えば窒素ガス(N2)のような非酸化性ガス雰囲気下で、シリコン基板31は、例えば700℃〜1200℃の温度で熱処理される。これにより、図3(c)に示されているように、シリコン基板31とシリコン酸化膜33との間には、該シリコン酸化膜中の窒素原子の偏析により、例えば0.1nm〜5nmの厚さ寸法を有するシリコン窒化膜層34が形成される。
その後、該シリコン窒化膜層34上の不要なシリコン酸化膜33が、図3(d)に示されているように、例えば濃度が0.1%〜10%のフッ化水素酸溶液を用いたエッチング処理により除去される。
【0034】
ここで、本具体例の特徴として、図3(e)に示されているように、p型電界効果型トランジスタが形成される能動領域にホトリソ技術によりレジスト保護膜35が形成された後、エッチング技術によりn型電界効果型トランジスタが形成される領域のシリコン窒化膜34が例えば濃度1〜100%のリン酸溶液によるエッチングで除去される。その後、レジスト保護膜35が除去される。
その後、図3(f)に示されているように、酸素ガス雰囲気下で、例えば700〜1200℃での熱処理により、シリコン基板31内には、シリコン酸化膜層(SiO2)36が例えば0.1nm〜10nmの厚さ寸法に形成される。このとき、この形成と同時に、具体例1と同様に、シリコン窒化膜層34下のシリコン基板31内には、シリコン酸化膜層(SiO2)37が具体例1で説明したように、シリコン窒化膜層34による拡散抑制作用により抑制されつつ、わずかに形成される。
【0035】
以上の工程により、シリコン基板31の能動領域上には、シリコン窒化膜層34およびシリコン酸化膜層37からなる積層構造を有するゲート絶縁膜(34および37)が形成されるとともに、シリコン酸化膜36からなる単層のゲート絶縁膜が形成される。
これらのゲート絶縁膜上には、それぞれゲート電極38a、38bが、図3(g)に示すように形成される。
【0036】
これらのゲート電極38a、38bをマスクとして、イオン注入法により選択的に、ゲート電極38a側ではホウ素が注入され、ゲート電極38b側ではリンが注入される。そして、シリコン基板31が熱処理を受けることにより、各能動領域に、それぞれ一対の拡散領域からなるソース・ドレイン領域39a、39aおよび39b、39bが形成される。これにより、それぞれp型の電界効果型トランジスタ4およびn型の電界効果型トランジスタ5が形成される。
尚、その後の処理は前述した各具体例と同様である。
以上詳細に説明したように、本具体例によれば、ゲート絶縁膜への窒素原子の添加をp型の電界効果型トランジスタ4についてのみ行うことができる。これにより、n型の電界効果型トランジスタ5については、動作特性の劣化を防ぐことができる。
【0037】
〈具体例4〉
図4は、本発明に係る電界効果型トランジスタの製造方法の具体例4を示す製造工程図である。
電界効果型トランジスタでは、その動作において、ゲート絶縁膜の中央部分よりもその両側のソース・ドレイン領域付近での電界が低くなる。よって、この部分には窒素原子が多く存在しても動作特性への影響が少ない。そのため、この部分の窒素濃度を高めて不純物の侵入を効果的に抑制することができる。
そこで、具体例4は、具体例2において詳述した製造工程にさらに次の工程を加えたものである。
【0038】
図4(a)に示すように、具体例2における図2(g)の工程の後に、イオン注入技術により各ゲート電極28a、28bに対して斜め方向から窒素イオン原子を例えば1KeV〜100KeVの加速電圧で例えば1cm2当たり10の12乗から16乗個のドーズ量で導入する。その後、例えば窒素ガス等の非酸化性雰囲気下で例えば700〜1200℃の温度での熱処理により導入された窒素原子をシリコン酸化膜26、27中に偏析させる。これにより、図4(b)に示すように、各ゲート電極28a、28b直下の酸化膜中よりも高濃度の窒素濃度を有するゲート絶縁膜領域30を形成する。
尚、上述したイオン注入は、レジスト保護膜等によるマスクで特定の回路が形成される領域に限定することができる。また、イオン注入の工程は、ゲート電極加工形成後であればよく、拡散層の形成前でもよい。
本具体例によれば、ゲート絶縁膜領域30の形成によってソース・ドレイン領域29a、29b付近だけ窒素濃度を高くすることによって、不純物の侵入を効果的に抑制することができる。
本具体例は、具体例2を改良する場合について述べたが、具体例1および3についても本具体例と同様の改良ができることは明らかである。
【0039】
尚、上述した各具体例では、熱酸化膜を用いる場合について説明したが、これに限らず、Al2O3(アルミナ)、TiO2、ZrO2、(Ba,Sr)TiO3、Pb(Zr,Ti)O3等のあらゆる高誘電率酸化膜に適用することが可能である。また、具体例1と具体例2の素子を混在させることも可能であることはもちろんである。
【0040】
【発明の効果】
本発明によれば、前記したように、シリコン基板の能動領域上に形成された窒素成分を含むシリコン酸化膜と前記シリコン基板との界面に、シリコン窒化膜層を偏析させ、該シリコン窒化膜上の不要なシリコン酸化膜を除去した後、露出するシリコン窒化膜層下にシリコン酸化膜層を形成することにより、不純物の侵入を防止し、かつ動作特性を良好にできる超薄膜の2層構造を有するゲート絶縁膜を形成することができ、これにより、超小型で高性能の電界効果型トランジスタを製造することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る電界効果型トランジスタの製造方法の具体例1を示す製造工程図である。
【図2】本発明に係る電界効果型トランジスタの製造方法の具体例2を示す製造工程図である。
【図3】本発明に係る電界効果型トランジスタの製造方法の具体例3を示す製造工程図である。
【図4】本発明に係る電界効果型トランジスタの製造方法の具体例4を示す製造工程図である。
【符号の説明】
1 電界効果型トランジスタ
10 シリコン基板
12 能動領域
13 シリコン酸化膜
14 シリコン窒化膜層
15 シリコン酸化膜層
16 ゲート電極
Claims (20)
- シリコン基板の能動領域上にゲート絶縁膜を有する電界効果型トランジスタの製造方法であって、前記ゲート絶縁膜の形成工程は、
前記能動領域上に窒素含有シリコン酸化膜を形成する工程と、
前記窒素含有シリコン酸化膜に対して、非酸化性ガス雰囲気下で熱処理をすることによって、前記窒素含有シリコン酸化膜中の窒素原子を偏析させ、前記窒素含有シリコン酸化膜と前記シリコン基板との界面にシリコン窒化膜を形成する工程と、
前記窒素含有シリコン酸化膜を除去した後、酸化性ガス雰囲気下で熱処理をすることによって、前記シリコン窒化膜と前記シリコン基板との界面にシリコン酸化膜を形成する工程と
を有することを特徴とする電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、一酸化二窒素ガス雰囲気下で熱処理をすることによって行われることを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
- 前記窒素含有シリコン酸化膜を形成する工程は、酸化窒素ガス雰囲気下でのアニーリング処理からなる請求項1記載の電界効果型トランジスタの製造方法。
- 前記窒素含有シリコン酸化膜を形成する工程は、前記能動領域への窒素成分の導入のための窒素イオン注入ステップと、シリコン酸化膜の形成のための熱処理ステップとからなる請求項1記載の電界効果型トランジスタの製造方法。
- 前記シリコン窒化膜を形成する工程は、急速加熱アニーリング法(RTA)によるアニーリング処理からなる請求項1記載の電界効果型トランジスタの製造方法。
- 前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域には該シリコン窒化膜層を透過させつつ、シリコン酸化膜層を形成する一方、シリコン窒化膜層がない能動領域には前記シリコン窒化膜層の下に形成されるシリコン酸化膜層よりも厚いシリコン酸化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程では、前記シリコン基板の複数の能動領域上に窒素成分を含むシリコン酸化膜を形成し、
前記シリコン窒化膜を形成する工程では、前記複数の能動領域におけるシリコン基板と前記シリコン酸化膜との界面にシリコン窒化膜層を偏析させ、
偏析したシリコン窒化膜層を露出させるべく該シリコン窒化膜層上の不要なシリコン酸化膜を除去した後、
露出したシリコン窒化膜層を必要とする能動領域を保護膜で被覆し、不要なシリコン窒化膜層をエッチングにより除去し、その後に前記保護膜を除去する工程を設け、
当該工程によって、前記複数の能動領域のうちの一部の能動領域にだけシリコン窒化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、酸化窒素ガス雰囲気下でのアニーリング処理からなり、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域には該シリコン窒化膜層を透過させつつ、シリコン酸化膜層を形成する一方、シリコン窒化膜層がない能動領域には前記シリコン窒化膜層の下に形成されるシリコン酸化膜層よりも厚いシリコン酸化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、前記能動領域への窒素成分の導入のための窒素イオン注入ステップと、シリコン酸化膜の形成のための熱処理ステップとからなり、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域には該シリコン窒化膜層を透過させつつ、シリコン酸化膜層を形成する一方、シリコン窒化膜層がない能動領域には前記シリコン窒化膜層の下に形成されるシリコン酸化膜層よりも厚いシリコン酸化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記シリコン窒化膜を形成する工程は、急速加熱アニーリング法(RTA)によるアニーリング処理からなり、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域には該シリコン窒化膜層を透過させつつ、シリコン酸化膜層を形成する一方、シリコン窒化膜層がない能動領域には前記シリコン窒化膜層の下に形成されるシリコン酸化膜層よりも厚いシリコン酸化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、一酸化二窒素ガス雰囲気下で熱処理をすることによって行われ、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域には該シリコン窒化膜層を透過させつつ、シリコン酸化膜層を形成する一方、シリコン窒化膜層がない能動領域には前記シリコン窒化膜層の下に形成されるシリコン酸化膜層よりも厚いシリコン酸化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域に該シリコン窒化膜層を透過させてシリコン酸化膜層を形成しつつ、シリコン窒化膜層がない能動領域に前記シリコン窒化膜層と同等の厚さのシリコン酸化膜層を形成し、
これらのシリコン窒化膜層とシリコン酸化膜層とにそれぞれゲートを形成した後、
シリコン窒化膜層側にはp型の電界効果型トランジスタを形成し、シリコン酸化膜層側にはn型の電界効果型トランジスタを形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程では、前記シリコン基板の複数の能動領域上に窒素成分を含むシリコン酸化膜を形成し、
前記シリコン窒化膜を形成する工程では、前記複数の能動領域におけるシリコン基板と前記シリコン酸化膜との界面にシリコン窒化膜層を偏析させ、
偏析したシリコン窒化膜層を露出させるべく該シリコン窒化膜層上の不要なシリコン酸化膜を除去した後、
露出したシリコン窒化膜層を必要とする能動領域を保護膜で被覆し、不要なシリコン窒化膜層をエッチングにより除去し、その後に前記保護膜を除去する工程を設け、
当該工程によって、前記複数の能動領域のうちの一部の能動領域にだけシリコン窒化膜層を形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、酸化窒素ガス雰囲気下でのアニーリング処理からなり、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域に該シリコン窒化膜層を透過させてシリコン酸化膜層を形成しつつ、シリコン窒化膜層がない能動領域に前記シリコン窒化膜層と同等の厚さのシリコン酸化膜層を形成し、
これらのシリコン窒化膜層とシリコン酸化膜層とにそれぞれゲートを形成した後、
シリコン窒化膜層側にはp型の電界効果型トランジスタを形成し、シリコン酸化膜層側にはn型の電界効果型トランジスタを形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、前記能動領域への窒素成分の導入のための窒素イオン注入ステップと、シリコン酸化膜の形成のための熱処理ステップとからなり、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域に該シリコン窒化膜層を透過させてシリコン酸化膜層を形成しつつ、シリコン窒化膜層がない能動領域に前記シリコン窒化膜層と同等の厚さのシリコン酸化膜層を形成し、
これらのシリコン窒化膜層とシリコン酸化膜層とにそれぞれゲートを形成した後、
シリコン窒化膜層側にはp型の電界効果型トランジスタを形成し、シリコン酸化膜層側にはn型の電界効果型トランジスタを形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記シリコン窒化膜を形成する工程は、急速加熱アニーリング法(RTA)によるアニーリング処理からなり、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域に該シリコン窒化膜層を透過させてシリコン酸化膜層を形成しつつ、シリコン窒化膜層がない能動領域に前記シリコン窒化膜層と同等の厚さのシリコン酸化膜層を形成し、
これらのシリコン窒化膜層とシリコン酸化膜層とにそれぞれゲートを形成した後、
シリコン窒化膜層側にはp型の電界効果型トランジスタを形成し、シリコン酸化膜層側にはn型の電界効果型トランジスタを形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記窒素含有シリコン酸化膜を形成する工程は、一酸化二窒素ガス雰囲気下で熱処理をすることによって行われ、
前記窒素含有シリコン酸化膜を形成する工程およびシリコン窒化膜を形成する工程では、前記シリコン基板の複数の能動領域のうちの一部の能動領域に前記シリコン窒化膜層を偏析させ、
前記シリコン酸化膜を形成する工程によって、シリコン窒化膜層がある能動領域に該シリコン窒化膜層を透過させてシリコン酸化膜層を形成しつつ、シリコン窒化膜層がない能動領域に前記シリコン窒化膜層と同等の厚さのシリコン酸化膜層を形成し、
これらのシリコン窒化膜層とシリコン酸化膜層とにそれぞれゲートを形成した後、
シリコン窒化膜層側にはp型の電界効果型トランジスタを形成し、シリコン酸化膜層側にはn型の電界効果型トランジスタを形成することを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記ゲート絶縁膜上にゲートを形成した後、当該ゲート絶縁膜に窒素イオン原子を注入する工程と、
前記窒素イオン原子を酸化膜中に偏析させるべく熱処理を施して窒素イオン濃度を高める工程とを追加したことを特徴とする請求項1記載の電界効果型トランジスタの製造方法。 - 前記ゲート絶縁膜上にゲートを形成した後、当該ゲート絶縁膜に窒素イオン原子を注入する工程と、
前記窒素イオン原子を酸化膜中に偏析させるべく熱処理を施して窒素イオン濃度を高める工程とを追加し、
前記窒素イオン濃度を高める工程は、急速加熱アニーリング法(RTA)によるアニーリング処理からなる請求項1記載の製造方法。 - 前記ゲート絶縁膜上にゲートを形成した後、特定の回路が形成される領域についての当該ゲート絶縁膜に窒素イオン原子を注入する工程と、
前記窒素イオン原子を酸化膜中に偏析させるべく熱処理を施して窒素イオン濃度を高める工程とを追加したことを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182909A JP3538679B2 (ja) | 2002-06-24 | 2002-06-24 | 電界効果型トランジスタの製造方法 |
US10/411,098 US6936503B2 (en) | 2002-06-24 | 2003-04-11 | Method for manufacturing a MOS transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182909A JP3538679B2 (ja) | 2002-06-24 | 2002-06-24 | 電界効果型トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004031494A true JP2004031494A (ja) | 2004-01-29 |
JP3538679B2 JP3538679B2 (ja) | 2004-06-14 |
Family
ID=29728335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002182909A Expired - Fee Related JP3538679B2 (ja) | 2002-06-24 | 2002-06-24 | 電界効果型トランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6936503B2 (ja) |
JP (1) | JP3538679B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070090493A1 (en) * | 2005-10-11 | 2007-04-26 | Promos Technologies Inc. | Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby |
KR100898452B1 (ko) * | 2007-09-27 | 2009-05-21 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
US8354719B2 (en) * | 2010-02-18 | 2013-01-15 | GlobalFoundries, Inc. | Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods |
US20120276730A1 (en) * | 2011-04-27 | 2012-11-01 | Nanya Technology Corporation | Methods for fabricating a gate dielectric layer and for fabricating a gate structure |
US10181397B2 (en) | 2015-09-30 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and method for forming the same |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
EP0617461B1 (en) * | 1993-03-24 | 1997-09-10 | AT&T Corp. | Oxynitride dielectric process for IC manufacture |
US5464792A (en) * | 1993-06-07 | 1995-11-07 | Motorola, Inc. | Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device |
JP2871530B2 (ja) * | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
US6363085B1 (en) * | 1998-03-23 | 2002-03-26 | Multivideo Labs, Inc. | Universal serial bus repeater |
US6245616B1 (en) * | 1999-01-06 | 2001-06-12 | International Business Machines Corporation | Method of forming oxynitride gate dielectric |
US6399519B1 (en) * | 1999-12-07 | 2002-06-04 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride |
US6150286A (en) * | 2000-01-03 | 2000-11-21 | Advanced Micro Devices, Inc. | Method of making an ultra thin silicon nitride film |
JP3383632B2 (ja) * | 2000-02-23 | 2003-03-04 | 沖電気工業株式会社 | Mosトランジスタの製造方法 |
JP2001274260A (ja) | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6362085B1 (en) * | 2000-07-19 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Method for reducing gate oxide effective thickness and leakage current |
KR100380278B1 (ko) * | 2000-09-29 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체장치 및 그 제조방법 |
US6569781B1 (en) * | 2002-01-22 | 2003-05-27 | International Business Machines Corporation | Method of forming an ultra-thin oxide layer on a silicon substrate by implantation of nitrogen through a sacrificial layer and subsequent annealing prior to oxide formation |
US20040023454A1 (en) * | 2002-08-05 | 2004-02-05 | June-Min Yao | Method for utilizing re-oxidation of nitride layer to form super thin nitride gate oxide layer |
US6727134B1 (en) * | 2002-11-05 | 2004-04-27 | Taiwan Semiconductor Manufacturing Company | Method of forming a nitride gate dielectric layer for advanced CMOS devices |
US6716695B1 (en) * | 2002-12-20 | 2004-04-06 | Texas Instruments Incorporated | Semiconductor with a nitrided silicon gate oxide and method |
US20040147136A1 (en) * | 2003-01-29 | 2004-07-29 | Macronix International Co., Ltd. | Method for making the gate dielectric layer by oxygen radicals and hydroxyl radicals mixture |
-
2002
- 2002-06-24 JP JP2002182909A patent/JP3538679B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-11 US US10/411,098 patent/US6936503B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030235965A1 (en) | 2003-12-25 |
US6936503B2 (en) | 2005-08-30 |
JP3538679B2 (ja) | 2004-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002368122A (ja) | 半導体装置及びその製造方法 | |
JP2005210123A (ja) | ゲート酸化膜の選択的窒化 | |
JP2000101069A (ja) | 半導体素子及びその製造方法 | |
JP2002314074A (ja) | 絶縁膜の形成方法及び半導体装置の製造方法 | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
JP2000133700A (ja) | 半導体装置およびその製造方法 | |
JP3102223B2 (ja) | シリコン基板の酸化方法 | |
JP4040602B2 (ja) | 半導体装置 | |
JP3538679B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
KR100444918B1 (ko) | 반도체 장치의 제조 방법 | |
JPH1167682A (ja) | 半導体装置の製造方法 | |
JP3336604B2 (ja) | 半導体装置の製造方法 | |
JPH023244A (ja) | 半導体装置の製造方法 | |
JP2001036078A (ja) | Mos型トランジスタ及びその製造方法 | |
JP3182833B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR100390237B1 (ko) | 반도체소자의 제조방법 | |
JP2746100B2 (ja) | 半導体装置の製造方法 | |
JPH10256537A (ja) | 半導体装置およびその製造方法 | |
JPH0878411A (ja) | 半導体装置およびその製造方法 | |
JP2005252052A (ja) | 半導体装置及びその製造方法 | |
JP2763225B2 (ja) | 半導体装置の製造方法 | |
JPH06302779A (ja) | 半導体装置及びその製造方法 | |
KR100871356B1 (ko) | 반도체소자의 보론 침투 방지방법 | |
KR100713325B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |