JP2005210123A - ゲート酸化膜の選択的窒化 - Google Patents
ゲート酸化膜の選択的窒化 Download PDFInfo
- Publication number
- JP2005210123A JP2005210123A JP2005011499A JP2005011499A JP2005210123A JP 2005210123 A JP2005210123 A JP 2005210123A JP 2005011499 A JP2005011499 A JP 2005011499A JP 2005011499 A JP2005011499 A JP 2005011499A JP 2005210123 A JP2005210123 A JP 2005210123A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- gate
- dielectric layer
- semiconductor structure
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Abstract
【解決手段】導入される窒素の量は、ゲート漏れおよびドーパントの侵入を低減させまたはこれらを防ぐのには十分だが、デバイス性能をあまり低下させない量である。pFETのゲート誘電体にはnFETのゲート誘電体よりも低い濃度の窒素が導入される。窒化は、急速熱窒化(RTN)、炉窒化、リモート・プラズマ窒化(RPN)、デカップルド・プラズマ窒化(DPN)、ウェル注入またはポリシリコン注入、あるいはこれらの組合せを含むさまざまな技法によって選択的に実施することができる。
【選択図】図6
Description
120 ゲート誘電層
220 領域
230 領域
310 酸窒化層
320 領域
330 領域
410 フォトレジスト・マスク
610 窒化膜
710 酸窒化層
720 酸窒化層
810 厚い領域
820 薄い領域
830 薄い領域
850 誘電層
910 領域
920 領域
930 マスク
1110 犠牲酸化層
1120 トレンチ分離
1130 フォトレジスト・マスク
1140 pウェル
1150 nウェル
1230 マスク
1310 ゲート酸化層
1410 ポリ層
1420 ゲート誘電層
1430 フォトレジスト・マスク
Claims (30)
- 第1の能動デバイスの第1のフィーチャおよび第2の能動デバイスの第2のフィーチャを形成するステップと、
前記第1の能動デバイスの前記第1のフィーチャに第1の量の窒素を導入するステップと、
前記第2の能動デバイスの前記第2のフィーチャに、前記第1の量とは異なる第2の量の窒素を導入するステップと
を含む半導体構造の製造方法。 - 前記半導体構造が、上面を有する基板と前記基板上の誘電層とを含み、
前記第1のフィーチャが前記誘電層の第1の部分であり、
前記第2のフィーチャが前記誘電層の第2の部分である、
請求項1に記載の半導体構造の製造方法。 - 前記第2の能動デバイスの前記第2のフィーチャに第2の量の窒素を導入する前記ステップが、
前記第2の能動デバイスに対応する部分の前記誘電層を除去して、前記基板の前記上面の一部を露出させること、
前記基板の前記上面の前記露出部分上に窒化膜を形成すること、および
前記窒化膜を酸化して、前記誘電層の前記第1の部分に導入された前記第1の窒素量よりも少ない量の窒素を有する前記誘電層の酸窒化部分を形成すること
を含む、請求項2に記載の半導体構造の製造方法。 - 前記半導体構造が第1のウェルおよび第2のウェルを有する基板を含み、
前記第1のフィーチャが前記第1のウェルであり、
前記第2のフィーチャが前記第2のウェルである、
請求項1に記載の半導体構造の製造方法。 - 前記第1の能動デバイスの前記第1のフィーチャに第1の量の窒素を導入する前記ステップが、前記第1のウェルに第1の量の窒素を注入することを含み、
前記第2の能動デバイスの前記第2のフィーチャに第2の量の窒素を導入する前記ステップが、前記第2のウェルに第2の量の窒素を注入することを含む、
請求項4に記載の半導体構造の製造方法。 - 前記第1のウェルおよび前記第2のウェルに隣接した前記基板表面に誘電層を形成するステップをさらに含み、前記誘電層の第1の部分が前記第1のウェルに対応し、前記誘電層の第2の部分が前記第2のウェルに対応し、
注入された前記第1の窒素量が、注入された前記第2の窒素量よりも大きく、前記第1の窒素量の一部が前記誘電層の前記第1の部分に拡散し、前記第2の窒素量の一部が前記誘電層の前記第2の部分に拡散する、
請求項5に記載の半導体構造の製造方法。 - 前記半導体構造が、基板と、第1のゲートと、前記第1のゲートと前記基板の間の第1のゲート誘電層と、第2のゲートと、前記第2のゲートと前記基板の間の第2のゲート誘電層とを含み、
前記第1のフィーチャが前記第1のゲートであり、
前記第2のフィーチャが前記第2のゲートである、
請求項1に記載の半導体構造の製造方法。 - 前記第1の能動デバイスの前記第1のフィーチャに第1の量の窒素を導入する前記ステップが、前記第1のゲートに第1の量の窒素を注入することを含み、
前記第2の能動デバイスの前記第2のフィーチャに第2の量の窒素を導入する前記ステップが、前記第2のゲートに第2の量の窒素を注入することを含み、
注入された前記第1の窒素量が、注入された前記第2の窒素量よりも大きく、前記第1の窒素量の一部が前記第1のゲートから前記第1のゲート誘電層に拡散し、前記第2の窒素量の一部が前記第2のゲートから前記第2のゲート誘電層に拡散する、
請求項7に記載の半導体構造の製造方法。 - 第1の誘電ゲートに対応する第1の部分と第2の誘電ゲートに対応する第2の部分とを有する誘電層を半導体基板上に形成するステップと、
前記誘電層の前記第1の部分に第1の濃度の窒素を導入するステップと、
前記誘電層の前記第2の部分に、前記第1の濃度とは異なる第2の濃度の窒素を導入するステップと
を含む半導体構造の製造方法。 - 前記誘電層の前記第1の部分が、ドーパント拡散および電流漏れを受けやすい第1の厚さを有し、
前記誘電層の前記第2の部分が、ドーパント拡散および電流漏れを受けやすい第2の厚さを有する、
請求項9に記載の半導体構造の製造方法。 - 前記第2の窒素濃度が前記第1の窒素濃度よりも低い、請求項9に記載の半導体構造の製造方法。
- 前記誘電層の前記第1の部分に第1の量の窒素を導入する前記ステップが、
急速熱窒化、炉窒化、リモート・プラズマ窒化、デカップルド・プラズマ窒化、ウェル注入、またはポリシリコン注入のうちの1つのステップを含み、
前記誘電層の前記第2の部分に第2の量の窒素を導入する前記ステップが、
急速熱窒化、炉窒化、リモート・プラズマ窒化、デカップルド・プラズマ窒化、ウェル注入、またはポリシリコン注入のうちの1つのステップを含む、
請求項9に記載の半導体構造の製造方法。 - 前記第1の窒素濃度が、前記第1の誘電ゲートにおけるゲート漏れおよびドーパント侵入を十分に防ぐが、前記誘電層の前記第1の部分におけるしきい電圧シフトを引き起こさない濃度であり、
前記第2の窒素濃度が、前記第2の誘電ゲートにおけるゲート漏れおよびドーパント侵入を十分に防ぐが、前記誘電層の前記第2の部分におけるしきい電圧シフトを引き起こさない濃度である、
請求項9に記載の半導体構造の製造方法。 - 半導体基板と、
第1の窒素濃度を有する第1の誘電ゲートを有する、前記基板上に形成された第1の能動デバイスと、
前記第1の窒素濃度とは異なる第2の窒素濃度を有する第2の誘電ゲートを有する、前記基板上に形成された第2の能動デバイスと
を含む半導体構造。 - 前記第1の誘電ゲートが、ドーパント拡散および電流漏れを受けやすい第1の厚さを有し、
前記第2の誘電ゲートが、ドーパント拡散および電流漏れを受けやすい第2の厚さを有する、
請求項14に記載の半導体構造。 - 前記第2の窒素濃度が前記第1の窒素濃度よりも低い、請求項15に記載の半導体構造。
- 前記第2の能動デバイスがpチャネル電界効果トランジスタであり、前記第1の能動デバイスがnチャネル電界効果トランジスタである、請求項16に記載の半導体構造。
- 前記第1の誘電ゲートが、ドーパント拡散または電流漏れを受けやすい第1の厚さを有し、
前記第2の誘電ゲートが、ドーパント拡散も電流漏れも受けにくい第2の厚さを有する、
請求項14に記載の半導体構造。 - 前記第2の窒素濃度が前記第1の窒素濃度よりも低い、請求項18に記載の半導体構造。
- 前記第1の厚さおよび前記第2の厚さが50オングストローム未満である、請求項15に記載の半導体構造。
- 前記第1の厚さが50オングストローム未満であり、
前記第2の厚さが50オングストローム以上である、
請求項18に記載の半導体構造。 - 前記第1の濃度の窒素および前記第2の濃度の窒素が、
急速熱窒化、炉窒化、リモート・プラズマ窒化、デカップルド・プラズマ窒化、ウェル注入、およびポリシリコン注入のうちの1つを含む1つまたは複数のプロセスによって選択的に導入された、
請求項14に記載の半導体構造。 - 前記第1の窒素濃度が8×1014から1×1022原子/cm3である、請求項14に記載の半導体構造。
- 前記第1の窒素濃度が、前記第1の誘電ゲートにおけるゲート漏れおよびドーパント侵入を十分に防ぐが、前記第1の誘電ゲートにおけるしきい電圧シフトを引き起こさない濃度である、請求項14に記載の半導体構造。
- 前記第2の窒素濃度が1×1013から1×1015原子/cm3である、請求項24に記載の半導体構造。
- 前記第2の窒素濃度が、前記第2の誘電ゲートにおけるゲート漏れおよびドーパント侵入を十分に防ぐが、前記第2の誘電ゲートにおけるしきい電圧シフトを引き起こさない濃度である、請求項14に記載の半導体構造。
- 第1の窒素濃度を有する第1の窒素含有層を基板表面に形成するステップと、
前記第1の窒素濃度よりも低い第2の窒素濃度を有する第2の窒素含有層を基板表面に形成するステップと、
前記第1および第2の窒素含有層を酸化して、前記第1の窒素含有層に対応し第1の厚さを有する第1の部分と、前記第2の窒素含有層に対応し前記第1の厚さよりも厚い第2の厚さを有する第2の部分とを有する誘電層を形成するステップと
を含む半導体構造の製造方法。 - 前記第2の厚さが50オングストローム未満である、請求項27に記載の半導体構造の製造方法。
- 前記誘電層の前記第1の部分がnチャネル電界効果トランジスタに対応し、前記誘電層の前記第2の部分がpチャネル電界効果トランジスタに対応する、請求項27に記載の半導体構造の製造方法。
- 前記誘電層が酸窒化物誘電材料からなる、請求項27に記載の半導体構造の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/707,897 US7138691B2 (en) | 2004-01-22 | 2004-01-22 | Selective nitridation of gate oxides |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005210123A true JP2005210123A (ja) | 2005-08-04 |
JP4317523B2 JP4317523B2 (ja) | 2009-08-19 |
Family
ID=34794561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005011499A Expired - Fee Related JP4317523B2 (ja) | 2004-01-22 | 2005-01-19 | 半導体装置及びこれの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7138691B2 (ja) |
JP (1) | JP4317523B2 (ja) |
CN (1) | CN1302537C (ja) |
TW (1) | TWI343094B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100957873B1 (ko) | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 산화막 형성 방법 |
WO2011040455A1 (ja) * | 2009-09-30 | 2011-04-07 | 東京エレクトロン株式会社 | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7138691B2 (en) * | 2004-01-22 | 2006-11-21 | International Business Machines Corporation | Selective nitridation of gate oxides |
KR100521452B1 (ko) * | 2004-07-28 | 2005-10-12 | 동부아남반도체 주식회사 | 반도체 장치의 질화산화막 형성방법 |
KR100611784B1 (ko) * | 2004-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법 |
US7265065B2 (en) * | 2005-04-29 | 2007-09-04 | United Microelectronics Corp. | Method for fabricating dielectric layer doped with nitrogen |
KR100677986B1 (ko) * | 2005-12-28 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 질소부화 산화막을 게이트 절연막으로 갖는 반도체소자의제조 방법 |
US7737010B2 (en) * | 2006-04-14 | 2010-06-15 | Micron Technology, Inc. | Method of photoresist strip for plasma doping process of semiconductor manufacturing |
US7544561B2 (en) * | 2006-11-06 | 2009-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation |
US8110490B2 (en) * | 2007-08-15 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate oxide leakage reduction |
US20090176356A1 (en) * | 2008-01-09 | 2009-07-09 | Advanced Micro Devices, Inc. | Methods for fabricating semiconductor devices using thermal gradient-inducing films |
US20090302401A1 (en) * | 2008-06-05 | 2009-12-10 | Chartered Semiconductor Manufacturing, Ltd. | Pfet enhancement during smt |
CN101447514B (zh) * | 2008-12-30 | 2012-06-20 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管 |
US8173531B2 (en) * | 2009-08-04 | 2012-05-08 | International Business Machines Corporation | Structure and method to improve threshold voltage of MOSFETS including a high K dielectric |
US8748259B2 (en) | 2010-03-02 | 2014-06-10 | Applied Materials, Inc. | Method and apparatus for single step selective nitridation |
US8394688B2 (en) | 2011-06-27 | 2013-03-12 | United Microelectronics Corp. | Process for forming repair layer and MOS transistor having repair layer |
CN102427043B (zh) * | 2011-08-04 | 2015-06-17 | 上海华力微电子有限公司 | 一种改善pmos器件载流子迁移率的方法 |
CN102427042B (zh) * | 2011-08-04 | 2015-05-20 | 上海华力微电子有限公司 | 一种改善nmos器件载流子迁移率的方法 |
US8741784B2 (en) | 2011-09-20 | 2014-06-03 | United Microelectronics Corp. | Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device |
CN102364664A (zh) * | 2011-11-10 | 2012-02-29 | 上海华力微电子有限公司 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
CN102394220A (zh) * | 2011-11-17 | 2012-03-28 | 上海华力微电子有限公司 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
JP6094851B2 (ja) * | 2012-08-28 | 2017-03-15 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
KR101912579B1 (ko) | 2012-09-07 | 2018-10-30 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
US9634083B2 (en) | 2012-12-10 | 2017-04-25 | United Microelectronics Corp. | Semiconductor structure and process thereof |
US9059315B2 (en) | 2013-01-02 | 2015-06-16 | International Business Machines Corporation | Concurrently forming nFET and pFET gate dielectric layers |
CN104425227A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 具有不同厚度的栅极氧化层的制造方法 |
US20150206789A1 (en) * | 2014-01-17 | 2015-07-23 | Nanya Technology Corporation | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure |
US9224826B2 (en) | 2014-02-12 | 2015-12-29 | International Business Machines Corporation | Multiple thickness gate dielectrics for replacement gate field effect transistors |
US9177868B2 (en) | 2014-03-28 | 2015-11-03 | International Business Machines Corporation | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors |
US9466480B2 (en) | 2014-11-04 | 2016-10-11 | United Microelectronics Corp. | Cleaning process for oxide |
US10593600B2 (en) | 2016-02-24 | 2020-03-17 | International Business Machines Corporation | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap |
US10062693B2 (en) * | 2016-02-24 | 2018-08-28 | International Business Machines Corporation | Patterned gate dielectrics for III-V-based CMOS circuits |
US9768118B1 (en) | 2016-09-19 | 2017-09-19 | International Business Machines Corporation | Contact having self-aligned air gap spacers |
US9953831B1 (en) | 2016-12-21 | 2018-04-24 | Globalfoundries Inc. | Device structures with multiple nitrided layers |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US183844A (en) * | 1876-10-31 | Improvement in stop mechanisms for drawing-frames | ||
US4774197A (en) | 1986-06-17 | 1988-09-27 | Advanced Micro Devices, Inc. | Method of improving silicon dioxide |
JPH01183844A (ja) | 1988-01-19 | 1989-07-21 | Toshiba Corp | 半導体装置 |
JPH104145A (ja) | 1996-06-18 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5939763A (en) | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6051510A (en) * | 1997-05-02 | 2000-04-18 | Advanced Micro Devices, Inc. | Method of using a hard mask to grow dielectrics with varying characteristics |
US5998253A (en) * | 1997-09-29 | 1999-12-07 | Siemens Aktiengesellschaft | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell |
ATE329928T1 (de) | 1997-10-23 | 2006-07-15 | Nippon Inst For Biolog Science | Granulozyten-kolonie-stimulierender faktor aus der katze |
US5952706A (en) | 1997-10-29 | 1999-09-14 | National Semiconductor Corporation | Semiconductor integrated circuit having a lateral bipolar transistor compatible with deep sub-micron CMOS processing |
US6767794B2 (en) | 1998-01-05 | 2004-07-27 | Advanced Micro Devices, Inc. | Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET |
US6184110B1 (en) | 1998-04-30 | 2001-02-06 | Sharp Laboratories Of America, Inc. | Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices |
JP2000243960A (ja) * | 1998-12-24 | 2000-09-08 | Sharp Corp | 絶縁ゲート型トランジスタとその製造方法 |
US6440829B1 (en) | 1998-12-30 | 2002-08-27 | Agere Systems Guardian Corp. | N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure |
US6251800B1 (en) | 1999-01-06 | 2001-06-26 | Advanced Micro Devices, Inc. | Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance |
JP3472727B2 (ja) | 1999-08-13 | 2003-12-02 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US6093661A (en) * | 1999-08-30 | 2000-07-25 | Micron Technology, Inc. | Integrated circuitry and semiconductor processing method of forming field effect transistors |
US6323106B1 (en) | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
US6444555B2 (en) | 1999-12-07 | 2002-09-03 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator using anneal in ammonia |
JP2001332722A (ja) | 2000-05-22 | 2001-11-30 | Nec Corp | 半導体装置およびその製造方法 |
JP2001351989A (ja) * | 2000-06-05 | 2001-12-21 | Nec Corp | 半導体装置の製造方法 |
US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
KR100367740B1 (ko) | 2000-08-16 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 제조방법 |
US6610615B1 (en) | 2000-11-15 | 2003-08-26 | Intel Corporation | Plasma nitridation for reduced leakage gate dielectric layers |
US6893979B2 (en) * | 2001-03-15 | 2005-05-17 | International Business Machines Corporation | Method for improved plasma nitridation of ultra thin gate dielectrics |
KR100400323B1 (ko) * | 2001-11-01 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 |
JP2003197767A (ja) | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
US6986571B2 (en) * | 2002-04-23 | 2006-01-17 | Hewlett-Packard Development Company, L.P. | Filter for a print cartridge |
JP2003347423A (ja) | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
US6821833B1 (en) * | 2003-09-09 | 2004-11-23 | International Business Machines Corporation | Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby |
US7138691B2 (en) | 2004-01-22 | 2006-11-21 | International Business Machines Corporation | Selective nitridation of gate oxides |
-
2004
- 2004-01-22 US US10/707,897 patent/US7138691B2/en active Active
-
2005
- 2005-01-17 TW TW094101283A patent/TWI343094B/zh not_active IP Right Cessation
- 2005-01-19 JP JP2005011499A patent/JP4317523B2/ja not_active Expired - Fee Related
- 2005-01-21 CN CNB2005100056243A patent/CN1302537C/zh not_active Expired - Fee Related
-
2006
- 2006-08-16 US US11/465,030 patent/US7759260B2/en not_active Expired - Fee Related
-
2010
- 2010-04-01 US US12/752,628 patent/US20100187614A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100957873B1 (ko) | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 산화막 형성 방법 |
US7892960B2 (en) | 2007-12-28 | 2011-02-22 | Magnachip Semiconductor, Ltd. | Method for forming gate oxide of semiconductor device |
US8269281B2 (en) | 2007-12-28 | 2012-09-18 | Magnachip Semiconductor, Ltd. | Method for forming gate oxide of semiconductor device |
WO2011040455A1 (ja) * | 2009-09-30 | 2011-04-07 | 東京エレクトロン株式会社 | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
JP2011077321A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1645593A (zh) | 2005-07-27 |
CN1302537C (zh) | 2007-02-28 |
US20060281265A1 (en) | 2006-12-14 |
US20050164444A1 (en) | 2005-07-28 |
US20100187614A1 (en) | 2010-07-29 |
US7759260B2 (en) | 2010-07-20 |
JP4317523B2 (ja) | 2009-08-19 |
US7138691B2 (en) | 2006-11-21 |
TW200536055A (en) | 2005-11-01 |
TWI343094B (en) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
US6033998A (en) | Method of forming variable thickness gate dielectrics | |
US6759302B1 (en) | Method of generating multiple oxides by plasma nitridation on oxide | |
JP2002368122A (ja) | 半導体装置及びその製造方法 | |
KR100550196B1 (ko) | 원자 산소 산화를 채용하여 게이트 활성화를 향상시키는방법 | |
US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2004014830A (ja) | 半導体装置及びその製造方法 | |
JP2004014875A (ja) | 半導体装置及びその製造方法 | |
US20060249795A1 (en) | Semiconductor device and fabricating method thereof | |
JP4093855B2 (ja) | 半導体素子の製造方法 | |
US20020160593A1 (en) | Method of enhanced oxidation of MOS transistor gate corners | |
JP2003133550A (ja) | 半導体装置及びその製造方法 | |
JP2005158998A (ja) | 半導体装置の製造方法 | |
JP4040602B2 (ja) | 半導体装置 | |
JP2004207560A (ja) | 半導体装置およびその製造方法 | |
JP4108445B2 (ja) | 半導体装置の製造方法 | |
JP2004247528A (ja) | 半導体装置の製造方法 | |
JPH118317A (ja) | 半導体装置およびその製造方法 | |
JP2006066923A (ja) | 半導体装置 | |
JP2005252052A (ja) | 半導体装置及びその製造方法 | |
KR20030093713A (ko) | 듀얼 게이트산화막의 형성 방법 | |
JP2004158806A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
JP2004207613A (ja) | 半導体装置及びその製造方法 | |
KR100600244B1 (ko) | 반도체 소자의 멀티 게이트 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4317523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |