JP2005158998A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005158998A
JP2005158998A JP2003395307A JP2003395307A JP2005158998A JP 2005158998 A JP2005158998 A JP 2005158998A JP 2003395307 A JP2003395307 A JP 2003395307A JP 2003395307 A JP2003395307 A JP 2003395307A JP 2005158998 A JP2005158998 A JP 2005158998A
Authority
JP
Japan
Prior art keywords
film
insulating film
gate insulating
silicon
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003395307A
Other languages
English (en)
Inventor
Seiji Inumiya
誠治 犬宮
Akio Kaneko
明生 金子
Motoyuki Sato
基之 佐藤
Katsuyuki Sekine
克行 関根
Kazuhiro Eguchi
和弘 江口
Yoshitaka Tsunashima
祥隆 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003395307A priority Critical patent/JP2005158998A/ja
Priority to US10/995,296 priority patent/US20050158932A1/en
Publication of JP2005158998A publication Critical patent/JP2005158998A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ハフニウムシリケイト膜のような高誘電率絶縁膜をゲート絶縁膜に用い、多結晶シリコン（あるいはシリコン及びゲルマニウム）膜をゲート電極に用いたＭＯＳトランジスタにおいて異常なフラットバンド電圧のシフトを抑制し高性能であり低消費電力の半導体装置を実現する製造方法を提供する。
【解決手段】 ゲート絶縁膜３上に、ゲート電極４の少なくとも一部となるシリコン膜などを形成し、その後、ＮＯガスやＮＨ3 ガスのような窒化性雰囲気もしくはＯ2 ガスのような酸化性雰囲気でアニールすることにより電極／絶縁膜界面に窒化層５もしくは酸化層を形成する。また、ゲート絶縁膜上にゲート電極の少なくとも一部となるシリコン膜を形成し、この中に窒素、酸素、弗素、炭素のいずれかを導入し、これをアニールすることにより、ゲート電極／ゲート絶縁膜界面に窒化層、酸化層、弗化層、炭化層のいずれかを形成する。
【選択図】 図３

Description

本発明は、半導体装置に係り、とくに高誘電率ゲート絶縁膜の形成プロセスに関するものである。
ＭＯＳトランジスタなどの半導体装置の微細化に伴い、従来ゲート絶縁膜として用いられていたシリコン酸化膜又はシリコン酸窒化膜は、その薄膜化の限界に直面している。直接トンネルリーク電流の増加による消費電力の増大が許容できない状況になってきているからである。このリーク電流を抑制する方法として、シリコン酸化膜よりも誘電率の大きい高誘電率膜のゲート絶縁膜へ適用する技術が提案されている。高誘電率の絶縁膜を用いた従来技術は、特許文献１、特許文献２及び特許文献３などに開示されている。シリコン酸化膜よりも高誘電率の絶縁膜を使用すればシリコン酸化膜より厚い絶縁膜を用いることができ、その結果トンネルリーク電流の増加を懸念する必要が小さくなるからである。なかでも、ハフニウムシリケイト（ＨｆＳｉＯ）や窒化したハフニウムシリケイト（ＨｆＳｉＯＮ）が適度な比誘電率、良好な耐熱性及び良好な界面特性が実現出来る材料として最有力候補と考えられている。
特許文献１には、高誘電体材料を用いたゲート絶縁膜を窒化された部分を有するようにしてゲート絶縁膜と半導体基板との界面での界面準位密度を低く維持できるようにすることが記載されている。特許文献２には、図５に示すゲート絶縁膜１４を構成するメタル元素を含有するシリコン酸化膜が下面近傍の第１の領域と、上面近傍の第２の領域と、第１の領域と第２の領域との間の第３の領域とを有し、シリコン酸化膜に含有されたメタル元素の厚さ方向における濃度分布は第３の領域に最大点を有することを特徴とする、と記載されている。特許文献３には、図１に示すゲート絶縁膜がＨｆ又はＺｒからなる一の金属、酸素及びシリコンを含む高誘電率膜と高誘電率膜の下側に形成された下部バリア膜及び高誘電率膜の上側に形成された上部バリア膜の少なくともいずれか一方とを有し、下部バリア膜は高誘電率膜と基板とが反応するのを防止すると共にゲート絶縁膜全体の比誘電率を高くし、上部バリア膜はゲート電極材料と高誘電率膜材料とが互いに拡散するのを防止すると共にゲート絶縁膜全体の比誘電率を高くすることが記載されている。
特開２００３−２５８２４２号公報 特開２００３−２０４０６１号公報 特開２００３−８０１１号公報
しかし、従来の多結晶シリコン膜又は多結晶シリコン・ゲルマニウム膜をゲート電極に用いる半導体装置（ＭＯＳトランジスタ）のプロセスにハフニウムシリケイト膜の様な高誘電率の誘電体膜を適用すると、フラットバンド電圧の異常なシフトが発生し、高性能化に欠かせない低しきい値電圧が実現できなくなってしまうという問題があった。例えば、図４に示されているように、シリコンを含むゲート電極にハフニウムシリケイトからなる高誘電率絶縁膜を用いて従来の方法によりＭＯＳトランジスタ（ｎＭＯＳＦＥＴ）を形成したところフラットバンド電圧は、＋０．２Ｖもシフトしてしまい、高性能化に必要とされる低しきい値を実現するのが難しかった（ｐＭＯＳＦＥＴの場合、フラットバンド電圧は−０．６Ｖもシフトする）。
本発明は、このような事情に鑑みてなされたものであり、ハフニウムシリケイト膜のような高誘電率絶縁膜をゲート絶縁膜に用い、多結晶シリコン（あるいはシリコン及びゲルマニウム）膜をゲート電極に用いたＭＯＳトランジスタにおいて、異常なフラットバンド電圧のシフトを抑制し、高性能であり低消費電力の半導体装置を実現する製造方法を提供することを目的としている。
上記した目的を達成するため、本発明の半導体装置の製造方法の一態様は、チャネルとなる半導体基板表面上に金属元素を含む高誘電率ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜表面にゲート電極となるシリコン元素を含む導電性膜を形成する工程と、前記半導体基板を窒化剤又は酸化剤を含む雰囲気で熱処理することにより、前記ゲート絶縁膜と前記導電膜との界面に、窒素又は酸素を導入する工程とを備えたことを特徴としている。
また、本発明の半導体装置の製造方法の一態様は、チャネルとなる半導体基板表面上に金属元素を含む高誘電率ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜表面上にゲート電極となるシリコン元素を含む導電性膜を形成する工程と、前記導電性膜中に窒素、酸素、弗素、炭素のいずれかを導入する工程と、前記半導体基板を熱処理することにより、前記ゲート絶縁膜と前記導電性膜との界面に前記導電性膜中に導入した窒素、酸素、弗素、炭素のいずれかを拡散させる工程とを備えたことを特徴としている。
本発明は、以上の構成により、フラットバンド電圧のシフトが減少して、ゲート絶縁膜としてシリコン酸化膜を用いた場合と同程度のフラットバンド電圧が得られ、低しきい値電圧が実現できる高性能の半導体装置が得られる。
本発明は、多結晶シリコン（もしくはシリコンとゲルマニウム）膜からなるゲート電極とメタル元素を含む高誘電率ゲート絶縁膜の界面に形成された欠陥が電極を介して供給された窒化剤／酸化剤／弗化剤／炭化剤により形成された窒化層、酸化層、弗化層、炭化層のいずれかにより修復されてフラットバンド電圧のシフトが減少しゲート絶縁膜としてシリコン酸化膜を用いた場合と同程度のフラットバンド電圧が得られることによって低しきい値電圧が実現する高性能の半導体装置を得るものである。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図１乃至図４を参照して実施例１を説明する。
図１乃至図３は、半導体装置の製造工程を説明する断面図、図４は、図１の工程で形成した半導体装置（ｎＭＯＳＦＥＴ）のＣ−Ｖ特性を示す特性図である。この実施例では、高誘電率ゲート絶縁膜とゲート電極との界面に熱処理を用いて窒素を導入する例を説明する。
半導体基板１（例えば、ｐ型シリコン半導体）に通常の方法でＳＴＩ(Shallow Trench Isolation)などの素子分離領域（図示せず）を形成し、しきい値電圧調整用のチャネル不純物イオン注入（図示せず）を行う。この半導体基板１の素子形成領域表面を希釈弗酸洗浄により露出させる（図１（ａ））。次に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition) 法を用いてハフニウムシリケイト（ＨｆＳｉＯ）膜２を約２ｎｍ堆積し、直ちにＯ2 雰囲気、１０Ｔｏｒｒ、２分間の熱処理を施し、膜中の残留不純物を除去した（図１（ｂ））。
引き続いてＡｒ／Ｎ2 ガスを用いたプラズマに曝して、ハフニウムシリケイト膜２の表面側から窒素を導入し、直ちに１０００℃、酸素分圧５ｍＴｏｒｒの雰囲気で１０秒間の熱処理を行い、導入した窒素原子の安定化を行った。窒素導入量によってフラットバンド電圧のシフト量が変化する。したがって、シフト量の減少が必要とする値になるように導入量を決める。この様にして半導体基板１上に窒化したハフニウムシリケイト（ＨｆＳｉＯＮ）膜３が形成される（図１（ｃ））。次に、ＬＰＣＶＤ(Low Pressure CVD)法を用いてゲート電極となる多結晶シリコン膜４を１００ｎｍ堆積した（図２（ａ））。引き続き、９５０℃、ＮＯガス、２００Ｔｏｒｒの雰囲気で３０分間の熱処理を行なった。この熱処理によって、多結晶シリコン膜４と窒化したハフニウムシリケイト膜３の界面に界面窒化層５が形成され、多結晶シリコン膜４の表面には、酸窒化膜６が形成された。このとき界面窒化層５には、面密度５Ｅ＋１４ａｔｏｍｓ／ｃｍ2 の窒素が導入された。この時の界面層厚は、約１オングストロームである。界面層の厚さは薄い程よく、この厚さ（約１オングストローム）が最適である（図２（ｂ））。
以降、図示はしないが通常の方法を用いて、積層された窒化したハフニウムシリケイト膜３、界面窒化層５及び多結晶シリコン膜４をパターニングされたフォトレジストを用いてパターニングし、ゲート構造を形成する。このゲート構造をマスクにしてリン、砒素などのｎ型不純物を半導体基板１にイオン注入し熱拡散を行ってゲート構造の近傍にエクステンション領域７を形成する。その後ゲート構造側壁にシリコン酸化膜の側壁絶縁膜９及びシリコン窒化膜の側壁絶縁膜１０を形成する。その後、ゲート構造及び側壁絶縁膜９、１０をマスクにして、リン、砒素などのｎ型不純物を半導体基板１に深くイオン注入し熱拡散を行ってエクステンション領域７より深い位置にソース／ドレイン領域８を形成する（図３）。この様にして、ＭＯＳ型トランジスタ（ｎＭＯＳ）の基本構造が形成される。さらに、多層配線工程を経て半導体集積回路が形成される。
以上の方法により形成されたＭＯＳ型トランジスタは、ゲート絶縁膜としてシリコン酸化膜を用いた場合と同程度のフラットバンド電圧を示している（図４）。つまり、この実施例では、従来の方法で作成される高誘電率材料からなるゲート絶縁膜を有するトランジスタでは生じるであろうフラットバンド電圧のシフトがトランジスタ特性に影響が出ない程度に抑えられてしまう。従って、低い反転しきい値電圧（約０．１Ｖ）が得られ、電源電圧１．２Ｖで十分高いオン電流が得られた。これは、多結晶シリコン膜４と窒化したハフニウムシリケイト膜３の界面に形成されてしまった欠陥がゲート電極を介して供給された窒化剤による窒化で修復されたためと考えられる。ゲート電極を介さないで窒化剤をハフニウムシリケイト膜上に供給しても窒化は内部に進んでしまい、その後形成されるゲート電極とハフニウムシリケイト膜との界面には窒化層は形成されず、したがって、フラットバンド電圧のシフトを防ぐことは困難になる。
また、この実施例では、チャネルとなる部分に単結晶シリコン半導体基板を用いた例を述べたが、本発明は、シリコン半導体基板に限らず、ＳＯＩ、ＳｉＧｅ、歪みＳｉ等を用いても同等の効果が得られる。また、この実施例ではＭＯＣＶＤ法で堆積したハフニウムシリケイト膜を用いているが、これも、その堆積手法や絶縁膜材料に限定されるものではなく、ＡＬＤ(Atomic Layer Deposition) 法等で形成したＨｆＯ2 膜、ハフニウムアルミネイト膜等を用いた場合でも同様の効果が得られる。さらに、ゲート電極として、多結晶シリコン膜を用いた場合を説明したが、多結晶シリコン・ゲルマニウム膜やシリサイド（ＷＳｉやＮｉＳｉ等）膜をゲート電極として用いる場合にも同様の効果が得られた。これは異常なフラットバンド電圧のシフトが絶縁膜中のハフニウム（Ｈｆ）等のメタル元素と電極中のシリコン元素の相互作用に起因して発生しているためである。また、この実施例では窒化剤である窒化性ガスとして、ＮＯガスを用いたが、Ｎ2 Ｏ、ＮＨ3 、ＮＤ3 、窒素ラジカル等を用いても同等の効果を得ることがである。
さらに、この実施例ではゲート電極となる多結晶シリコン膜を１００ｎｍ形成し、この１００ｎｍ膜越しに界面窒化を行っているが、一旦、２０ｎｍ程度の薄いシリコン膜を形成し、この薄いシリコン膜を介して界面窒化を行っても良い。この様に薄いシリコン膜越しに窒化を行うと、厚いシリコン膜より軽い熱処理で同等量の界面窒化を実現することが可能となり、高誘電率ゲート絶縁膜に与えられる熱ダメージが軽減されて信頼性が向上する。なお、この様に薄いシリコン膜越しに窒化する場合は、同時に形成される表面の酸窒化膜を希釈弗酸溶液等を用いて除去した後に多結晶シリコン膜を追加堆積して所望の膜厚にする工程が必要である。
次に、図５及び図６を参照して実施例２を説明する。
図５は、半導体装置（ＭＯＳ型トランジスタ）の製造方法を説明する工程断面図及び図６は、図５の製造方法により形成されたＭＯＳ型トランジスタを説明する半導体基板の断面図である。この実施例では、高誘電率材料からなるゲート絶縁膜とゲート電極との界面に酸化性雰囲気の熱処理によって酸素を導入する例を説明するものである。窒化したハフニウムシリケイト膜を形成するまでは、実施例１と同じであるので、ここでは、図１〜図２（ａ）に相当する部分の図示は、省略する。
半導体基板２１（例えば、ｐ型シリコン半導体）に通常の方法でＳＴＩなどの素子分離領域（図示せず）を形成し、しきい値電圧調整用のチャネル不純物イオン注入（図示せず）を行う。この半導体基板２１の素子形成領域表面を希釈弗酸洗浄により露出させる。次に、ＭＯＣＶＤ法を用いてハフニウムシリケイト（ＨｆＳｉＯ）膜（図示せず）を約２ｎｍ堆積し、直ちにＯ2 雰囲気、１０Ｔｏｒｒ、２分間の熱処理を施し、膜中の残留不純物を除去した。引き続いてＡｒ／Ｎ2 ガスを用いたプラズマに曝して、ハフニウムシリケイト膜の表面側から窒素を導入し、直ちに１０００℃、酸素分圧５ｍＴｏｒｒの雰囲気で１０秒間の熱処理を行い、導入した窒素原子の安定化を行った。この様にして半導体基板２１上に窒化したハフニウムシリケイト（ＨｆＳｉＯＮ）膜２３が形成される。
次に、ＬＰＣＶＤ法を用いてゲート電極となる多結晶シリコン膜２４を１００ｎｍ堆積した。引き続き、９５０℃、Ｏ2 ガス、５０Ｔｏｒｒの雰囲気で３０分間の熱処理を行なった。この熱処理により、多結晶シリコン膜２４と窒化したハフニウムシリケイト膜２３の界面に界面酸化層１５が形成され、多結晶シリコン膜２４の表面にはシリコン酸化膜１６が形成された。このとき界面酸化層１５には面密度１Ｅ＋１４ａｔｏｍｓ／ｃｍ2 の酸素が導入された。
以降、図示はしないが通常の方法を用いて、積層された窒化したハフニウムシリケイト膜２３、界面酸化層１５及び多結晶シリコン膜２４をパターニングされたフォトレジストを用いてパターニングし、ゲート構造を形成する。このゲート構造をマスクにしてリン、砒素などのｎ型不純物を半導体基板２１にイオン注入し熱拡散を行ってゲート構造の近傍にエクステンション領域２７を形成する。その後ゲート構造側壁にシリコン酸化膜の側壁絶縁膜２９及びシリコン窒化膜の側壁絶縁膜３０を形成する。その後、ゲート構造及び側壁絶縁膜２９、３０をマスクにして、リン、砒素などのｎ型不純物を半導体基板２１に深くイオン注入し熱拡散を行ってエクステンション領域２７より深い位置にソース／ドレイン領域２８を形成する。この様にして、ＭＯＳ型トランジスタ（ｎＭＯＳ）の基本構造が形成される。さらに、多層配線工程を経て半導体集積回路が形成される。
以上の方法により形成されたＭＯＳ型トランジスタは、ゲート絶縁膜としてシリコン酸化膜を用いた場合と同程度のフラットバンド電圧を示している（図４参照）。つまり、前実施例と同様に、従来の方法で作成される高誘電率材料からなるゲート絶縁膜を有するトランジスタでは生じるであろうフラットバンド電圧のシフトがトランジスタ特性に影響が出ない程度に抑えられてしまう。従って、低い反転しきい値電圧（約０．１Ｖ）が得られ、電源電圧１．２Ｖで十分高いオン電流が得られた。これは、多結晶シリコン膜と窒化したハフニウムシリケイト膜の界面に形成されてしまった欠陥がゲート電極を介して供給された酸化剤による酸化で修復された為であると考えられる。
また、この実施例では、チャネルとなる部分に単結晶シリコン半導体基板を用いた例を述べたが、本発明は、シリコン半導体基板に限らず、ＳＯＩ、ＳｉＧｅ、歪みＳｉ等を用いても同等の効果が得られる。また、この実施例ではＭＯＣＶＤ法で堆積したハフニウムシリケイト膜を用いているが、これも、その堆積手法や絶縁膜材料に限定されるものではなく、ＡＬＤ法等で形成したＨｆＯ2 膜、ハフニウムアルミネイト膜等を用いた場合でも同様の効果が得られる。さらに、ゲート電極として、多結晶シリコン膜を用いた場合を説明したが、多結晶シリコン・ゲルマニウム膜やシリサイド（ＷＳｉやＮｉＳｉ等）膜をゲート電極として用いる場合にも同様の効果が得られた。これは異常なフラットバンド電圧のシフトが絶縁膜中のハフニウム（Ｈｆ）等のメタル元素と電極中のシリコン元素の相互作用に起因して発生しているためである。また、この実施例では酸化性ガスとして、Ｏ2 ガスを用いたが、Ｏ3 、Ｈ2 Ｏ、Ｄ2 Ｏ、酸素ラジカル等を用いても同等の効果を得ることが可能である。
さらに、この実施例ではゲート電極となる多結晶シリコン膜を１００ｎｍ形成し、この１００ｎｍ膜越しに界面酸化を行っているが、一旦、２０ｎｍ程度の薄いシリコン膜を形成し、この薄いシリコン膜を介して界面酸化を行っても良い。この様に薄いシリコン膜越しに酸化を行う場合、厚いシリコン膜より軽い熱処理で同等量の界面酸化を実現することが可能となり、高誘電率ゲート絶縁膜に与えられる熱ダメージが軽減され、信頼性が向上する。なお、この様に薄いシリコン膜越しに酸化する場合は、同時に形成される表面の酸化膜を希釈弗酸溶液等を用いて除去した後に、多結晶シリコン膜を追加堆積し、所望の膜厚にする工程が必要である。
次に、図７及び図８を参照して実施例３を説明する。
図７は、この実施例における多結晶シリコン膜中の窒素プロファイルを示す模式図、図８は、この実施例における半導体装置の製造方法を説明する工程断面図である。この実施例では、高誘電率材料からなるゲート絶縁膜とゲート電極との界面に、ゲート電極中への窒素イオン注入及び熱処理による拡散という方法を用いて、窒素を導入する例を説明する。
まず、実施例１及び実施例２と同様な方法により窒化したハフニウムシリケイト膜を用いたＭＯＳ構造を形成する（図８参照）。
半導体基板３１（例えば、ｐ型シリコン半導体）には、図示はしないが、ＳＴＩなどの素子分離領域が形成され、しきい値電圧調整用のチャネル不純物のイオン注入（図示せず）が行われている。この半導体基板３１の素子形成領域表面を希釈弗酸洗浄により露出させる。この半導体基板３１上に窒化したハフニウムシリケイト（ＨｆＳｉＯＮ）膜３３が形成される。次に、ＬＰＣＶＤ法を用いてゲート電極となる多結晶シリコン膜３４を１００ｎｍ堆積する。
引き続き、図７に示すように、多結晶シリコン膜３４中にピークを持つように面密度で５Ｅ＋１５ｃｍ-2の窒素３２を導入した。次に、８５０℃、Ｎ2 ガス、１気圧の雰囲気で３０分間の熱処理を行ない導入した窒素を拡散させて、多結晶シリコン膜３４と窒化したハフニウムシリケイト膜３３の界面に界面窒化層３５を形成し、多結晶シリコン膜３４の表面に酸窒化膜３６を形成した。このとき界面窒化層３５には面密度５Ｅ＋１４ａｔｏｍｓ／ｃｍ2 の窒素が導入された。
その後、通常の従来方法を用いて、ゲート電極のパターンニング、ゲート電極・ソース／ドレイン領域の不純物導入、側壁絶縁膜の形成等を行い、ＭＯＳ型トランジスタの基本構造を形成した。さらに、多層配線工程を経て半導体集積回路を形成した。
以上の様に、形成したＭＯＳ型トランジスタは、実施例１と同様、ゲート絶縁膜としてシリコン酸化膜を用いた場合と同程度のフラットバンド電圧を示した。従って、低い反転しきい値電圧（約０．１Ｖ）が得られ、電源電圧１．２Ｖで十分高いオン電流が得られた。これは、多結晶シリコン膜と窒化したハフニウムシリケイト膜の界面に形成されてしまった欠陥がゲート電極から拡散し供給された窒化剤による窒化によって修復されたためと考えられる。
また、この実施例では窒素をイオン注入し拡散させて界面窒化層を形成したが、本発明は、窒素の代わりに酸素、弗素、炭素を注入し拡散させても同様の効果が得られるものである。弗素を用いた場合は、絶縁性の特性改善も行え、炭素を用いた場合は、不純物の拡散抑制にも役立っている。
この実施例では、チャネルとなる部分に単結晶シリコン基板を用いた例を説明したが、本発明の効果はシリコン半導体基板に限らず、ＳＯＩ、ＳｉＧｅ、歪みＳｉ等を用いても同等の効果が得られる。また、この実施例では、ＭＯＣＶＤ法で堆積したハフニウムシリケイト膜を用いているが、これも、その堆積手法や絶縁膜材料に限定されるものではなく、ＡＬＤ法等で形成したＨｆＯ2 膜、ハフニウムアルミネイト膜等を用いた場合でも同様の効果が得られる。さらに、ゲート電極として、多結晶シリコン膜を用いた場合を説明したが、多結晶シリコン・ゲルマニウム膜やシリサイド（ＷＳｉやＮｉＳｉ等）膜をゲート電極として用いる場合にも同様の効果が得られた。これは異常なフラットバンド電圧のシフトが絶縁膜中のハフニウム等のメタル元素と電極中のシリコン元素の相互作用に起因して発生しているためである。
以上、実施例は、例示であって制限的なものではない。本発明は、発明の要旨を逸脱しない範囲内においてあらゆる変更を行うことが可能である。また、実施例では、ｎＭＯＳＦＥＴについて説明したが、本発明は、ｐＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ等にも適用できることは明らかである。
本発明は、前記窒化剤として、例えば、ＮＯガス、Ｎ2 Ｏガス、ＮＨ3 ガス、ＮＤ3 ガス及び窒素ラジカルのような反応性のガスなどが用いられる。また、本発明は、前記酸化剤として、例えば、Ｏ2 ガス、Ｏ3 ガス、Ｈ2 Ｏガス、Ｄ2 Ｏガス及び酸素ラジカルのようなガスなどが用いられる。また、本発明は、前記金属元素として、例えば、Ｈｆ、Ｚｒ、Ａｌ、Ｌａ、Ｌｉ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｓｃ、Ｙ、Ｔｈ、Ｕ、Ｐｒ、Ｎｄから選ばれた少なくとも１種などが用いられる。
本発明の実施例１の半導体装置の製造方法を説明する工程断面図。 本発明の実施例１の半導体装置の製造方法を説明する工程断面図。 本発明の実施例１の半導体装置の製造方法を説明する工程断面図。 図１〜図３に示す工程により形成したＭＯＳトランジスタのＣ−Ｖ特性を示す特性図。 本発明の実施例２の半導体装置の製造方法を説明する工程断面図。 図５の製造方法により形成されたＭＯＳ型トランジスタを説明する半導体基板の断面図。 本発明の実施例３の半導体装置の製造方法における多結晶シリコン膜中の窒素プロファイルを示す模式図。 本発明の実施例３の半導体装置の製造方法を説明する工程断面図。
符号の説明
１、２１、３１ 半導体基板
２、２２ ハフニウムシリケイト（ＨｆＳｉＯ）膜
３、２３、３３ 窒化したハフニウムシリケイト（ＨｆＳｉＯＮ）膜
４、２４、３４ 多結晶シリコン膜
５、３５ 界面窒化層
６、３６ シリコン酸窒化膜
７、２７ エクステンション領域
８、２８ ソース／ドレイン領域
９、２９ 側壁絶縁膜（シリコン酸化膜）
１０、３０ 側壁絶縁膜（シリコン窒化膜）
１５ 界面酸化層
１６ シリコン酸化膜
３２ 窒素

Claims (4)

  1. チャネルとなる半導体基板表面上に金属元素を含む高誘電率ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜表面にゲート電極となるシリコン元素を含む導電性膜を形成する工程と、
    前記半導体基板を窒化剤又は酸化剤を含む雰囲気で熱処理することにより、前記ゲート絶縁膜と前記導電膜との界面に、窒素又は酸素を導入する工程とを備えたことを特徴とする半導体装置の製造方法。
  2. チャネルとなる半導体基板表面上に金属元素を含む高誘電率ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜表面上にシリコン元素を含む第１の導電性膜を形成する工程と、
    前記半導体基板を窒化剤又は酸化剤を含む雰囲気で熱処理することにより、前記ゲート絶縁膜と前記第１の導電性膜との界面に窒素又は酸素を導入する工程と、
    前記界面に窒素又は酸素を導入した後に、前記第１の導電性膜表面上にシリコン元素を含む第２の導電性膜を形成し、前記第１及び第２の導電性膜によりゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  3. チャネルとなる半導体基板表面上に金属元素を含む高誘電率ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜表面上にゲート電極となるシリコン元素を含む導電性膜を形成する工程と、
    前記導電性膜中に窒素、酸素、弗素、炭素のいずれかを導入する工程と、
    前記半導体基板を熱処理することにより、前記ゲート絶縁膜と前記導電性膜との界面に前記導電性膜中に導入した窒素、酸素、弗素、炭素のいずれかを拡散させる工程とを備えたことを特徴とする半導体装置の製造方法。
  4. チャネルとなる半導体基板表面上に金属元素を含むゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜表面上にシリコン元素を含む第１の導電性膜を形成する工程と、
    前記第１の導電性膜中に窒素、酸素、弗素、炭素のいずれかを導入する工程と、
    前記半導体基板を熱処理することにより、前記ゲート絶縁膜と前記導電性膜との界面に前記導電性膜中に導入した窒素、酸素、弗素、酸素のいずれかを拡散させる工程と、
    前記界面前記導電性膜中に導入した窒素、酸素、弗素、炭素のいずれかを拡散させた後に、前記第１の導電性膜表面上にシリコン元素を含む第２の導電性膜を形成し、前記第１及び第２の導電性膜によりゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2003395307A 2003-11-26 2003-11-26 半導体装置の製造方法 Pending JP2005158998A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003395307A JP2005158998A (ja) 2003-11-26 2003-11-26 半導体装置の製造方法
US10/995,296 US20050158932A1 (en) 2003-11-26 2004-11-24 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395307A JP2005158998A (ja) 2003-11-26 2003-11-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005158998A true JP2005158998A (ja) 2005-06-16

Family

ID=34721115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395307A Pending JP2005158998A (ja) 2003-11-26 2003-11-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050158932A1 (ja)
JP (1) JP2005158998A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041306A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置の製造方法
JP2006086151A (ja) * 2004-09-14 2006-03-30 Fujitsu Ltd 半導体装置の製造方法
WO2007074775A1 (ja) * 2005-12-26 2007-07-05 Nec Corporation Ｎｍｏｓｆｅｔ及びその製造方法並びにｃｍｏｓｆｅｔ及びその製造方法
JP2008258444A (ja) * 2007-04-05 2008-10-23 Fujitsu Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2009224428A (ja) * 2008-03-14 2009-10-01 Fujitsu Ltd 半導体装置及びその製造方法
JPWO2008035598A1 (ja) * 2006-09-19 2010-01-28 日本電気株式会社 相補型ｍｉｓ半導体装置
KR100943492B1 (ko) 2007-12-04 2010-02-22 주식회사 동부하이텍 반도체 소자 제조 방법
US7943500B2 (en) 2006-03-31 2011-05-17 Fujitsu Limited Semiconductor device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073393B2 (ja) * 2003-12-02 2008-04-09 株式会社東芝 半導体装置の製造方法
JP4671729B2 (ja) * 2005-03-28 2011-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2020035789A (ja) 2018-08-27 2020-03-05 キオクシア株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
US20020130376A1 (en) * 2001-03-16 2002-09-19 Zhongze Wang Method to reduce transistor channel length using SDOX
US6770923B2 (en) * 2001-03-20 2004-08-03 Freescale Semiconductor, Inc. High K dielectric film
US6693004B1 (en) * 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US6787440B2 (en) * 2002-12-10 2004-09-07 Intel Corporation Method for making a semiconductor device having an ultra-thin high-k gate dielectric
US20040126944A1 (en) * 2002-12-31 2004-07-01 Pacheco Rotondaro Antonio Luis Methods for forming interfacial layer for deposition of high-k dielectrics
US6806146B1 (en) * 2003-05-20 2004-10-19 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
US6797572B1 (en) * 2003-07-11 2004-09-28 Advanced Micro Devices, Inc. Method for forming a field effect transistor having a high-k gate dielectric and related structure
US6902969B2 (en) * 2003-07-31 2005-06-07 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
US7087483B2 (en) * 2003-11-25 2006-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Single transistor RAM cell and method of manufacture

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041306A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置の製造方法
JP2006086151A (ja) * 2004-09-14 2006-03-30 Fujitsu Ltd 半導体装置の製造方法
WO2007074775A1 (ja) * 2005-12-26 2007-07-05 Nec Corporation Ｎｍｏｓｆｅｔ及びその製造方法並びにｃｍｏｓｆｅｔ及びその製造方法
US7943500B2 (en) 2006-03-31 2011-05-17 Fujitsu Limited Semiconductor device and method of manufacturing the same
JPWO2008035598A1 (ja) * 2006-09-19 2010-01-28 日本電気株式会社 相補型ｍｉｓ半導体装置
JP2008258444A (ja) * 2007-04-05 2008-10-23 Fujitsu Ltd 絶縁ゲート型半導体装置及びその製造方法
KR100943492B1 (ko) 2007-12-04 2010-02-22 주식회사 동부하이텍 반도체 소자 제조 방법
JP2009224428A (ja) * 2008-03-14 2009-10-01 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050158932A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
US7759260B2 (en) Selective nitridation of gate oxides
US7687869B2 (en) Semiconductor device and method of manufacturing the same
KR100757026B1 (ko) 반도체 장치의 제조 방법
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US8188547B2 (en) Semiconductor device with complementary transistors that include hafnium-containing gate insulators and metal gate electrodes
JP4271920B2 (ja) 半導体素子のｃｍｏｓ及びその製造方法
US20060273412A1 (en) Method of manufacturing semiconductor device
JP2004022902A (ja) 半導体装置の製造方法
JP2009060130A (ja) 半導体装置及びその製造方法
JP2008300779A (ja) 半導体装置及びその製造方法
US7238996B2 (en) Semiconductor device
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
US7759744B2 (en) Semiconductor device having high dielectric constant layers of different thicknesses
JP4855419B2 (ja) 半導体装置の製造方法
JP2005158998A (ja) 半導体装置の製造方法
JP2007188969A (ja) 半導体装置およびその製造方法
JP2009252895A (ja) 半導体装置及びその製造方法
JP2012054531A (ja) 半導体装置及びその製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
KR100539159B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP2005252052A (ja) 半導体装置及びその製造方法
JP2006108251A (ja) 半導体装置の製造方法
JP2005294549A (ja) Ｍｏｓ型トランジスタ
JPH1022396A (ja) 半導体装置の製造方法
JP2008066378A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091127