JP4073393B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4073393B2
JP4073393B2 JP2003403283A JP2003403283A JP4073393B2 JP 4073393 B2 JP4073393 B2 JP 4073393B2 JP 2003403283 A JP2003403283 A JP 2003403283A JP 2003403283 A JP2003403283 A JP 2003403283A JP 4073393 B2 JP4073393 B2 JP 4073393B2
Authority
JP
Japan
Prior art keywords
film
silicate film
hafnium silicate
semiconductor device
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003403283A
Other languages
English (en)
Other versions
JP2005166929A (ja
Inventor
根 克 行 関
島 祥 隆 綱
宮 誠 治 犬
子 明 生 金
藤 基 之 佐
口 和 弘 江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003403283A priority Critical patent/JP4073393B2/ja
Priority to US10/999,937 priority patent/US7501335B2/en
Publication of JP2005166929A publication Critical patent/JP2005166929A/ja
Application granted granted Critical
Publication of JP4073393B2 publication Critical patent/JP4073393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、絶縁膜としてシリケート膜を有する半導体装置及び絶縁膜を有する半導体装置の製造方法に関する。
シリケートを用いて絶縁膜を形成する方法が、特開２０００−４９３４９号（以下、特許文献１という）に開示されている。図１及び図２は、この特許文献１に開示されているシリケートを用いた絶縁膜の形成工程を説明する図である。図１に示すように、特許文献１には、シリケート膜を形成後、遠隔の窒素プラズマ、NO、N2OまたはNH3のような窒素源を用いたデポジションを行い、この窒化によって、シリケートに窒素を供給する方法が開示されている。或いは、図２に示すように、シリケート膜を形成後、熱処理を行い、NH3等を用いた窒化処理を行う方法が開示されている。
特開２０００−４９３４９号
しかしながら、本件発明者の検討の結果、層分離結晶化を抑制するのに必要な窒素量をシリケート膜中に導入しようとした場合に、NH3による窒化が非常に有効であることわかった。また、SiO2をNH3で窒化する時とは違って、シリケート膜をNH3で窒化する場合には、窒素がシリケート膜全体に導入されることがわかった。
しかしながら、NH3による窒化を用いた場合、金属を含有しているシリケート膜では、窒素導入後でも対酸化性、耐熱性の観点から高温長時間の熱処理ができない。このため、SiO2をNH3で窒化する時とは違って、NH3による窒化工程でシリケート膜に含有された水素を後の工程で十分に脱離させることができない。このため、特許文献１にも記述があるように、窒化後に膜中に水素が残留し、信頼性劣化の原因となることがある。
そこで本発明は、前記課題に鑑みてなされたものであり、信頼性の高い半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、
基板上に金属を含有しているシリケート膜を形成する工程と、
ＮＤ３ガスを用いることにより、窒素と重水素とを、前記シリケート膜に導入して、元素組成比で１０パーセント以上の窒素を前記シリケート膜に含有させる工程と、
を備えるとともに、
前記シリケート膜を形成する工程の後、前記窒素と重水素を前記シリケート膜に導入する工程の前に、熱処理を行う工程を、さらに備えることを特徴とする。
本発明に係る半導体装置の製造方法は、
基板上に金属を含有している金属酸化膜を形成する工程と、
ＮＤ３ガスを用いることにより、窒素と重水素とを、前記金属酸化膜に導入して、元素組成比で１０パーセント以上の窒素を前記金属酸化膜に含有させる工程と、
を備えるとともに、
前記金属酸化膜を形成する工程の後、前記窒素と重水素を前記金属酸化膜に導入する工程の前に、熱処理を行う工程を、さらに備えることを特徴とする。
本発明によれば、信頼性の高い半導体装置及び半導体装置の製造方法を提供することができる。
〔第１実施形態〕
第１実施形態は、ハフニウムシリケート膜を形成した後に、ND3を用いてＮ（窒素）とＤ（重水素）をハフニウムシリケート膜へ導入することにより、Dによりハフニウムシリケート膜中のダングリングボンドが終端され、ハフニウムシリケート膜中の固定電荷密度と界面準位密度がNH3を用いて窒化した場合と比較して減少するようにしたものである。そしてこれにより、ND3の窒化により形成したハフニウムシリケート膜をゲート絶縁膜として用いたトランジスタにおける、電流駆動能力が大幅に向上するようにしたものである。また、ND3窒化により、ハフニウムシリケート膜中にHf-N結合ができにくくなり、リーク電流のパスとなるサイトがDで終端されるようにし、リーク電流が低減するようにしたものである。より詳しくを、以下に説明する。
図３は本実施形態に係る半導体装置の絶縁膜の形成方法を説明する図であり、図４及び図５は本実施形態に係る半導体装置の絶縁膜を形成する工程を説明するための半導体装置の断面を示す図である。
図３及び図４からわかるように、シリコン基板１０に対して、希弗酸洗浄を行って、シリコン基板１０に形成されている自然酸化膜を除去する。なお、このシリコン基板１０は、本実施形態で用いられる基板の一例である。
次に、図５に示すように、このシリコン基板１０に、ＭＯＣＶＤ法により、ハフニウムシリケート（Hf silicate）膜１２を形成する。続いて、この半導体基板を反応室に入れ、例えば８００℃に加熱するとともに、１００パーセントのＮＤ３ ７６０Ｔｏｒｒで、窒化を行う。
実験結果によれば、従来のようにＮＨ３を用いて窒化した場合と比較すると、窒化時間に対してハフニウムシリケート膜１２に導入される窒素濃度は、NH3窒化とND3窒化のどちらの場合でもほぼ同じであった。
図６は、本実施形態と従来の半導体装置におけるＳｉ−Ｎ結合と、Ｈｆ−Ｎ結合との割合を示すグラフであり、ハフニウムシリケート膜１２の結合状態をX線光電子分光装置を用いて分析することにより得られたグラフである。このグラフの横軸は、ハフニウムシリケート膜１２の窒素濃度を示している。
どちらハフニウムシリケート膜１２でもSi-N結合が確認されたが、ND3を用いて窒化した場合は、明らかにハフニウムシリケート膜１２中のHf-N結合の割合が少なかった。Ｈｆ−Ｎ結合は導電性を有するので、Ｈｆ−Ｎ結合が少ないほど、ハフニウムシリケート膜１２を流れるリーク電流が少なくなることを意味している。
また、NH3窒化とND3窒化を行った場合におけるハフニウムシリケート膜１２中のN、Dの深さ方向のプロファイルを調べた結果を、図７及び図８に示す。図７は従来のプロファイルを示しており、図８は本実施形態のプロファイルを示している。いずれの図でも、横軸が深さを示しており、縦軸がイオン電流強度を示している。
これら図７及び図８からわかるように、NH3窒化とND3窒化のどちらの場合も窒素はハフニウムシリケート膜１２中にほぼ均一に存在し、ND3窒化した場合にはハフニウムシリケート膜１２中にDが存在する。なお、どちらのガスを用いて窒化しても、ハフニウムシリケート膜１２に十分な耐熱性を与えるためには、元素組成比で１０パーセント以上窒素を入れておくことが好ましい。
なお、本実施形態においては、シリコン基板１０上に、直接、ハフニウムシリケート膜１２を形成した場合について説明したが、図９に示すように、シリコン基板１０上に、故意にシリコン酸化膜やシリコン酸窒化膜などの絶縁膜１４を形成するようにしてもよい。そして、この絶縁膜１４上に、ハフニウムシリケート膜１２を形成しても、同様の効果が得られる。
また、本実施形態では、ハフニウムシリケート膜１２をMOCVD法で成膜した場合について説明したが、このハフニウムシリケート膜１２は、ALD法や、スパッタ法を用いて形成してもよい。
さらに、本実施形態では、ハフニウムシリケート膜１２を成膜した直後にND3処理を行う場合について説明したが、図１０に示すように、ハフニウムシリケート膜１２を形成した後に、不活性雰囲気、または希釈酸素雰囲気で熱処理を行い、その上で、ND3の処理をしてもよい。
また、本実施形態では、ハフニウムシリケート膜１２の窒化の例を示したが、ジルコニウム等のハフニウム以外の金属元素を含有したシリケート膜を用いるようにしてもよい。
〔第２実施形態〕
上述した第１実施形態では、ハフニウムシリケート膜をＮＤ３ガスで窒化する際に熱処理を用いたが、このハフニウムシリケート膜を窒化するのにプラズマを励起して行うこともできる。
図１１は、本実施形態に係る半導体装置の絶縁膜を形成する工程を説明する断面図である。この図１１に示すように、シリコン基板１０に対して希弗酸洗浄を行い、自然酸化膜を除去した後、このシリコン基板１０上にMOCVDを用いてハフニウムシリケート膜２２を形成する。続いて、この半導体基板を反応室に入れ、10mTorrから1TorrのND3を含む雰囲気内で、基板を室温から400℃程度に加熱し、2.45GHzのマイクロ波を印加してプラズマを生成することにより、この半導体基板表面をプラズマに曝して、ハフニウムシリケート膜２２の窒化を行う。
この場合も上述した第１実施形態と同様に、ND3ガスを用いた方が、ハフニウムシリケート膜２２中にHf-N結合が少ないことが確認された。また、NとDの深さ方向のプロファイルは熱窒化を行った第１実施形態の場合と、ほぼ同じであった。
本実施形態では、半導体基板を直接プラズマに曝して窒化を行ったが、半導体基板に直接プラズマがあたらないリモートプラズマを用いれば、プラズマダメージが低減できる。また、本実施形態では、ハフニウムシリケート膜２２をMOCVD法で成膜した場合について説明したが、このハフニウムシリケート膜２２をALD法や、スパッタ法を用いて形成しても同様の効果が得られる。
さらに、本実施形態では、ハフニウムシリケート膜２２を成膜した直後にND3処理をした場合について説明したが、図１０で示したように、ハフニウムシリケート膜２２を形成した後に、不活性雰囲気、または希釈酸素雰囲気で熱処理をした後にND3の処理をしてもよい。
また、本実施形態では、ハフニウムシリケート膜２２の窒化の例を示したが、ジルコニウム等のハフニウム以外の金属元素を含有したシリケート膜を用いるようにしてもよい。
〔第３実施形態〕
図１２乃至図１４は、本実施形態に係る半導体装置の絶縁膜を形成する工程を説明する断面図である。
本実施形態においては、図１２に示すように、シリコン基板１０に、シャロートレンチアイソレーション３０を用いて素子分離領域を形成する。続いて、この半導体基板に対して、希弗酸酸洗浄を行って、自然酸化膜を除去する。
次に、図１３に示すように、このシリコン基板１０上に、MOCVDを用いてハフニウムシリケート膜３２を形成する。続いて、この半導体基板を反応室に入れ800℃に加熱し、100% ND3 760Torrにて窒化を行う。
次に、図１４に示すように、ポリシリコン層を形成し、このポリシリコン層とハフニウムシリケート膜３２とをエッチングすることにより、ポリシリコン電極（ゲート電極）３４とゲート絶縁膜３６とを形成する。続いて、シリコン基板１０表面側におけるポリシリコン電極３４の両側に、ソース領域Ｓとドレイン領域Ｄとを形成することにより、ＭＯＳＦＥＴが得られる。なお、ＭＯＳＦＥＴは、本実施形態におけるトランジスタの一例である。
このように形成したMOSFETに対して、C-V測定からVfbを計算した結果、ハフニウムシリケート膜３２に対してNH3ガスで窒化を行った場合と比較すると、ND3ガスを用いて窒化を行った場合の方が、Vfbのずれが小さく抑えられた。また、High-Low法で測定した界面準位密度についても、NH3窒化と比較して、ND3窒化の方が低く抑えられている。これは、固定電荷の原因となるダングリンボンドがDにより終端されたためである。
このMOSFETのゲートリーク電流を評価した結果、NH3窒化を行った場合と比較してND3窒化を行った場合の方が、同じ電気膜厚、同じゲート印加電圧で比較してゲートリーク電流が引く抑えられた。これは、ハフニウムシリケート膜３２中でゲートリーク電流のパスとなるトラップがDにより終端され減少するためである。このようにDによるダングリングボンドの終端、界面準位密度の終端は、SiO2のように、もともとダングリングボンドや界面準位密度の絶対量が少ない場合には見られない。また、リーク電流が減少した原因の一つとして、Hf-N結合のような不安定な結合が、ND3窒化ではできにくいこともあげられる。
MOSFETのIg-Id特性を評価した結果、ND3を用いて窒化した場合のほうが、MOSFETの駆動力が改善していた。これは上述した理由でハフニウムシリケート膜３２中の界面準位密度、固定電荷密度が減少したためと考えられる。このようなND3窒化とNH3窒化によるMOSFETの駆動力の差はSiONの場合は現れない。この現象は、どのような方法で形成されたとしても、金属を含有しているシリケート膜が、その膜中にたくさんの不完全な結合やダングリングボンドが存在していて、それらがDで終端されるために起こると考えられる。
本実施形態では、シリコン基板１０上に、直接ハフニウムシリケート膜３２を成膜した場合について説明したが、図１５に示すように、シリコン基板１０上に、故意にシリコン酸化膜やシリコン酸窒化膜などの絶縁膜３８を形成し、その上にハフニウムシリケート膜３２を成膜して、これら絶縁膜３８とハフニウムシリケート膜３２とでゲート絶縁膜４０を構成するようにしてもよい。
また、本実施形態ではハフニウムシリケート膜３２をMOCVD法で成膜した場合について説明したが、ハフニウムシリケート膜３２をALD法や、スパッタ法を用いて形成してもよい。
また、本実施形態では、ハフニウムシリケート膜３２の窒化の例を示したが、ジルコニウム等のハフニウム以外の金属元素を含有したシリケート膜を用いるようにしてもよい。
この第３実施形態で形成したMOSFETを用いて、ポリシリコン電極（ゲート電極）３４に電界一定のストレスを印加して125℃の基板温度にてTDDB特性を評価した結果、NH3窒化をした場合と比較して、ND３窒化した場合は真性破壊寿命が長くなっていることが確認された。また、90℃の基板温度にてNBTI特性を測定した結果、ND3窒化した場合のほうが、Vthのシフトが低く抑えられ、NBTI寿命が改善しているのが確認された。このとき、ストレス電界は5MV/cmで一定とした。このように、SiONの場合に確認されている絶縁膜中にDを含有させることによりゲート絶縁膜の信頼性が改善する現象が、ハフニウムシリケート膜３２でも確認された。
〔第４実施形態〕
図１６及び図１７は、本実施形態に係る半導体装置の絶縁膜を形成する工程を説明する断面図である。
図１６に示すように、シリコン基板１０に対して希弗酸洗浄を行い、自然酸化膜を除去した後、このシリコン基板１０上に、MOCVD法を用いてハフニウムシリケート膜５２を形成する。
次に、図１７に示すように、LPCVD法を用いてSiD4とND3ガスを含む雰囲気にて、このハフニウムシリケート膜５２上に、SiN層である窒化膜５４を形成する。SiD4は、シリコンソースの一例であり、Ｓｉ２Ｄ６などの他のシリコーンソースを用いることもできる。続いて、この半導体基板に熱処理を加える。
半導体基板に熱処理を加えることにより、窒化膜５４だけではなく、ハフニウムシリケート膜５２中にもNとDが拡散する。このような方法で、ハフニウムシリケート膜５２中にNとDを導入した場合にも、ハフニウムシリケート膜５２を成膜した後にND3窒化したのと同じ効果が得られる。
なお、本実施形態においては、シリコン基板１０上に、直接、ハフニウムシリケート膜５２を形成した場合について説明したが、図１８に示すように、シリコン基板１０上に、故意にシリコン酸化膜やシリコン酸窒化膜などの絶縁膜５６を形成するようにしてもよい。そして、この絶縁膜５６上に、ハフニウムシリケート膜１２を形成しても、同様の効果が得られる。
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、シリケート膜に窒素と重水素を導入する方法を開示したが、ＨｆＯ２などの金属酸化膜に窒素と重水素を導入する場合にも、本発明を適用することができる。
シリケート膜を用いて絶縁膜を形成する従来の製造工程を説明するフロー図。 シリケート膜を用いて絶縁膜を形成する従来における別の製造工程を説明するフロー図 第１実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明するフロー図。 第１実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第１実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第１実施形態のシリケート膜と従来のシリケート膜におけるＳｉ−Ｎ結合とＨｆ−Ｎ結合の割合を示すグラフ。 従来のシリケート膜におけるＮとＤのプロファイルを示すグラフ。 第１実施形態のシリケート膜におけるＮとＤのプロファイルを示すグラフ。 第１実施形態の変形例を説明する半導体装置の断面図。 第１実施形態の別の変形例を説明する製造工程のフロー図。 第２実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第３実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第３実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第３実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第３実施形態に係るシリケート膜を用いた絶縁膜を形成する別の製造工程を説明する半導体装置の断面図。 第４実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第４実施形態に係るシリケート膜を用いた絶縁膜を形成する製造工程を説明する半導体装置の断面図。 第４実施形態に係るシリケート膜を用いた絶縁膜を形成する別の製造工程を説明する半導体装置の断面図。
符号の説明
１０ シリコン基板
１２ ハフニウムシリケート膜
１４ 絶縁膜
２２ ハフニウムシリケート膜
３０ シャロートレンチアイソレーション
３２ ハフニウムシリケート膜
３４ ポリシリコン電極
３６、４０ ゲート絶縁膜
３８ 絶縁膜
５２ ハフニウムシリケート膜
５４ 窒化膜

Claims (2)

  1. 基板上に金属を含有しているシリケート膜を形成する工程と、
    ＮＤ３ガスを用いることにより、窒素と重水素とを、前記シリケート膜に導入して、元素組成比で１０パーセント以上の窒素を前記シリケート膜に含有させる工程と、
    を備えるとともに、
    前記シリケート膜を形成する工程の後、前記窒素と重水素を前記シリケート膜に導入する工程の前に、熱処理を行う工程を、さらに備えることを特徴とする半導体装置の製造方法。
  2. 基板上に金属を含有している金属酸化膜を形成する工程と、
    ＮＤ３ガスを用いることにより、窒素と重水素とを、前記金属酸化膜に導入して、元素組成比で１０パーセント以上の窒素を前記金属酸化膜に含有させる工程と、
    を備えるとともに、
    前記金属酸化膜を形成する工程の後、前記窒素と重水素を前記金属酸化膜に導入する工程の前に、熱処理を行う工程を、さらに備えることを特徴とする半導体装置の製造方法。
JP2003403283A 2003-12-02 2003-12-02 半導体装置の製造方法 Expired - Fee Related JP4073393B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003403283A JP4073393B2 (ja) 2003-12-02 2003-12-02 半導体装置の製造方法
US10/999,937 US7501335B2 (en) 2003-12-02 2004-12-01 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003403283A JP4073393B2 (ja) 2003-12-02 2003-12-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005166929A JP2005166929A (ja) 2005-06-23
JP4073393B2 true JP4073393B2 (ja) 2008-04-09

Family

ID=34726632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003403283A Expired - Fee Related JP4073393B2 (ja) 2003-12-02 2003-12-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7501335B2 (ja)
JP (1) JP4073393B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015153B1 (en) * 2004-10-20 2006-03-21 Freescale Semiconductor, Inc. Method for forming a layer using a purging gas in a semiconductor process
DE102007035990A1 (de) * 2006-08-16 2008-02-21 Mattson Thermal Products Gmbh Verfahren zum Verbessern von Grenzflächenreaktionen an Halbleiteroberflächen
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
US8633119B2 (en) * 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023093A (en) 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
JPH11274489A (ja) 1998-03-26 1999-10-08 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2000058832A (ja) * 1998-07-15 2000-02-25 Texas Instr Inc <Ti> オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
JP2000049349A (ja) * 1998-07-15 2000-02-18 Texas Instr Inc <Ti> 集積回路に電界効果デバイスを製造する方法
US6576522B2 (en) * 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
JP2002261175A (ja) * 2000-12-28 2002-09-13 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US6825538B2 (en) * 2002-11-20 2004-11-30 Agere Systems Inc. Semiconductor device using an insulating layer having a seed layer
US6949433B1 (en) * 2003-02-07 2005-09-27 Fasl Llc Method of formation of semiconductor resistant to hot carrier injection stress
JP4112404B2 (ja) * 2003-03-13 2008-07-02 株式会社東芝 半導体装置の製造方法
JP4458527B2 (ja) * 2003-11-20 2010-04-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
JP2005158998A (ja) * 2003-11-26 2005-06-16 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20050170666A1 (en) 2005-08-04
JP2005166929A (ja) 2005-06-23
US7501335B2 (en) 2009-03-10

Similar Documents

Publication Publication Date Title
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US7109103B2 (en) Semiconductor device and method of manufacturing the same
JP4919586B2 (ja) 半導体装置およびその製造方法
JP2008300779A (ja) 半導体装置及びその製造方法
JP5644625B2 (ja) 半導体装置及びその製造方法
JP2009545895A (ja) 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善
JP4185057B2 (ja) 半導体装置の製造方法
JP3887364B2 (ja) 半導体装置の製造方法
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
US20160027640A1 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
KR20060053885A (ko) 반도체장치 및 그 제조방법
JP4073393B2 (ja) 半導体装置の製造方法
JP2002151684A (ja) 半導体装置及びその製造方法
JP2005158998A (ja) 半導体装置の製造方法
JP2004207560A (ja) 半導体装置およびその製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JP2007142024A (ja) 半導体装置の製造方法
US8741784B2 (en) Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
JP4997809B2 (ja) 半導体装置および半導体装置の製造方法
KR100540060B1 (ko) 게이트 절연막의 제조 방법 및 질소농도 측정방법
JP4622318B2 (ja) 半導体装置の製造方法
JP2006295131A (ja) 半導体装置およびその製造方法
JP2006073704A (ja) 半導体装置の製造方法
JP2005150285A (ja) 半導体装置の製造方法
JP2006253267A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees