JP3887364B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3887364B2
JP3887364B2 JP2003327660A JP2003327660A JP3887364B2 JP 3887364 B2 JP3887364 B2 JP 3887364B2 JP 2003327660 A JP2003327660 A JP 2003327660A JP 2003327660 A JP2003327660 A JP 2003327660A JP 3887364 B2 JP3887364 B2 JP 3887364B2
Authority
JP
Japan
Prior art keywords
film
nitride film
semiconductor device
oxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003327660A
Other languages
English (en)
Other versions
JP2005093865A (ja
Inventor
下 大 介 松
岡 浩 一 村
宮 誠 治 犬
藤 弘 一 加
口 和 弘 江
柳 万里子 高
崎 靖 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003327660A priority Critical patent/JP3887364B2/ja
Priority to US10/941,814 priority patent/US7816215B2/en
Publication of JP2005093865A publication Critical patent/JP2005093865A/ja
Application granted granted Critical
Publication of JP3887364B2 publication Critical patent/JP3887364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体装置の製造方法に関する。
近年益々、高性能なＬＳＩが所望されている。ＬＳＩの高性能化のためにトランジスタは微細化されている。トランジスタの微細化により、チャネル長が短くなるので、トランジスタのスイッチング速度が向上する。これは、トランジスタの信号処理速度の向上につながる。
このようなトランジスタの微細化に伴い、ゲート絶縁膜を薄く形成する必要がある。将来、１ｎｍ以下の厚さのゲート絶縁膜が必要になると予想されている。シリコン酸化膜をゲート絶縁膜として用いた場合、シリコン酸化膜を１ｎｍ以下まで薄膜化することによって、これを突き抜ける直接トンネル電流が支配的となり、ゲート絶縁膜の信頼性が低下する。これに対処するために、従来から、シリコン酸化膜よりも誘電率の大きい材料、いわゆる、ｈｉｇｈ-ｋ材料をゲート絶縁膜として用いる試みがなされている。
しかし、ｈｉｇｈ-ｋ材料は、耐熱性が低く、また、従来の半導体製造プロセスとの適合性が悪い。例えば、ｈｉｇｈ-ｋ材料をゲート絶縁膜として用いた場合、ｈｉｇｈ−ｋ材料の多くが金属酸化物であるために、ｈｉｇｈ−ｋ材料とシリコン基板との間の界面にＳｉＯ２やシリケイトが形成される。この界面反応により、酸化膜換算膜厚（以下、ＥＯＴ（Equivalent Oxide Thickness）ともいう）が１ｎｍ以下であるｈｉｇｈ-ｋ材料をシリコン基板上に形成することができない。
そこで、この界面反応を回避するために、シリコン窒化膜およびシリコン酸化膜の積層膜（以下、ＯＮ積層膜ともいう）を含むゲート絶縁膜を用いた半導体装置が知られている（特許文献１を参照）。
特開２００２−８３９６０号公報 D. Matsushita, et al., Jpn. J. Appl. Phys. 40(2001) p2827.
ｈｉｇｈ−ｋ材料に代えてＯＮ積層膜を採用すると、シリコン基板とゲート絶縁膜との間の界面反応を抑制することができる。しかし、ＯＮ積層膜の誘電率はｈｉｇｈ−ｋ材料のそれよりも低いので、ゲート絶縁膜全体のＥＯＴが上昇してしまう。特許文献１には、ＯＮ積層膜をゲート絶縁膜に用いつつゲート絶縁膜のＥＯＴを低下させることを目的とした半導体製造プロセスが開示されている。
しかし、特許文献１に記載された半導体製造プロセスでは、ゲート絶縁膜のＥＯＴを充分に低下させることができない。また、この文献には適切なプロセス条件が開示されていないため、ゲート絶縁膜の膜厚を均一に形成することができない。ゲート絶縁膜の物理的な膜厚が２ｎｍ以下になると、２、３原子層程度の膜厚の不均一性が閾値電圧の不均一性を招く。これは、半導体装置の信頼性の低下に繋がる。ゲート絶縁膜の不均一性に関する問題は、非特許文献１においても指摘されているところである。
そこで、本発明の目的は、膜厚が均一であり、ＥＯＴが従来よりも低く、尚且つ、ＯＮ積層膜等の窒化物および酸化物を含有するゲート絶縁膜を備えた半導体装置の製造方法を提供することである。
本発明に従った実施の形態による半導体装置の製造方法は、半導体基板上に第１の窒化膜を形成する窒化膜形成ステップと、前記半導体基板と前記第１の窒化膜との間に第１の酸化層を形成し、並びに、前記第１の窒化膜の上に第２の酸化層を形成する酸化層形成ステップと、前記第２の酸化層を窒化することによって、第２の窒化膜または酸窒化膜を前記第１の窒化膜上に形成する酸化層窒化ステップと、前記第１の酸化層と前記第１の窒化膜と前記第２の窒化膜または前記酸窒化膜とを含むゲート絶縁膜上にゲート電極を形成する電極形成ステップとを備え、前記窒化膜形成ステップにおいて、前記第１の窒化膜は、窒素原子を含む雰囲気中において８００℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする。
本発明に従った他の実施の形態による半導体装置の製造方法は、半導体基板上に第１の窒化膜を形成する窒化膜形成ステップと、前記半導体基板と前記第１の窒化膜との間に第１の酸化層を形成し、並びに、前記第１の窒化膜の上に第２の酸化層を形成する酸化層形成ステップと、前記第２の酸化層を窒化することによって、第２の窒化膜または酸窒化膜を前記第１の窒化膜上に形成する酸化層窒化ステップと、前記第１の酸化層と前記第１の窒化膜と前記第２の窒化膜または前記酸窒化膜とを含むバッファ膜上に、シリコン酸化膜よりも高い誘電率を有する誘電体膜を形成するステップと、前記誘電体膜上にゲート電極を形成する電極形成ステップとを備え、前記窒化膜形成ステップにおいて、前記第１の窒化膜は、窒素原子を含む雰囲気中において８００℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする。
本発明による半導体装置の製造方法は、膜厚が均一であり、ＥＯＴが従来よりも低いゲート絶縁膜を備えた半導体装置を製造するができる。
以下、図面を参照し、本発明による実施の形態を説明する。これらの実施の形態は本発明を限定するものではない。
本発明に係る実施の形態に従った半導体装置の製造方法は、シリコン基板上に形成された窒化膜を酸化した後、窒化膜の表面に形成された酸化膜を再度窒化することによってゲート絶縁膜を形成する。これにより、膜厚が均一であり、ＥＯＴが従来よりも低いゲート絶縁膜をシリコン基板上に形成することができる。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。図２から図５は、第１の実施形態に従った半導体装置の製造方法を半導体基板の断面で示した断面フロー図である。図１から図５を参照して、本実施形態による製造方法を説明する。
まず、シリコン基板１０を希フッ酸（ＨＦ）を用いて処理し、シリコン基板１０の表面を水素により終端化する（Ｓ１０）。これにより、パーティクルがシリコン基板１０の表面に付着することを防止する。次に、シリコン基板１０を、例えば、ＮＨ３の雰囲気中において、約７４０Ｔｏｒｒの気圧のもとで熱処理する（Ｓ２０）。これにより、図２に示すように、シリコン窒化膜２０がシリコン基板１０上に形成される。
次に、シリコン基板１０を、例えば、Ｎ２で２％に希釈したＮ２Ｏの雰囲気中において、約３５Ｔｏｒｒの気圧のもとで熱処理する（Ｓ３０）。これにより、図３に示すように、シリコン酸化層３０がシリコン窒化膜２０とシリコン基板１０の間の界面に形成され、シリコン酸化層４０がシリコン窒化膜２０の表面上に形成される。以下、シリコン窒化膜２０、シリコン酸化層３０およびシリコン酸化層４０からなる絶縁膜をＯＮＯ膜４１という。
次に、例えば、Ｎ２の雰囲気中において、約３０ｍＴｏｒｒの気圧のもとシリコン基板１０へプラズマを約１０秒間照射する（Ｓ４０）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０（以下、単に、絶縁膜５０ともいう）が形成される。
さらに、シリコン基板１０を、例えば、Ｎ２の雰囲気中において、約１０Ｔｏｒｒの気圧のもと９００℃の温度で約１００秒間で熱処理する（Ｓ５０）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０（以下、単に、絶縁膜６０ともいう）がシリコン窒化膜２０の表面上に形成される（図５参照）。絶縁膜６０内の窒素濃度は、シリコン窒化膜２０の近傍において最も高く、絶縁膜６０の表面に近づくに従って次第に低くなる。
このようにシリコン酸化層３０、シリコン窒化膜２０および絶縁膜６０から成る積層膜７０がシリコン基板１０上に形成される。続いて、積層膜７０の上にはゲート電極（図示せず）が形成される（Ｓ６０）。さらに、従来のプロセスを用いて半導体装置が完成される（Ｓ７０）。この半導体装置において、積層膜７０はゲート絶縁膜として作用する。
ゲート絶縁膜７０にシリコン窒化膜２０を含めることによって、界面反応だけでなく、ボロンの突き抜けも抑制できる。また、シリコン窒化膜２０とシリコン基板１０との界面を酸化することによって、半導体装置の駆動能力の低下を抑制することができる。
本実施形態は、ステップＳ２０において、ＮＨ３ガスを用いた。しかし、窒素ガスとしてＮ＊（Ｎラジカル）またはＮ２ ＊（Ｎ２ラジカル）が用いられてもよい。また、ＮＨ３ガスは、Ｎ２または希ガスで希釈したＮＨ３ガスを用いてもよい。さらに、ＮＨ３、Ｎ＊またはＮ２ ＊に代えて、窒素原子を含む他の物質を用いてもよい。
均一なシリコン窒化膜２０が形成される限りにおいて、ステップＳ２０のガスの種類や熱処理時間は様々に組み合わせることができる。例えば、本実施形態は、ステップＳ２０において、気圧を７４０Ｔｏｒｒとした。しかし、均一な膜厚のシリコン窒化膜２０が形成される限りにおいて、シリコン基板１０を、７４０Ｔｏｒｒ以外の気圧のもとで熱処理してもよい。この気圧は熱処理時間および熱処理温度に依って様々に組み合わせることができる。
本実施形態は、ステップＳ３０において、Ｎ２で２％に希釈したＮ２Ｏガスを用いた。しかし、均一な膜厚のシリコン酸化層３０が界面に形成される限りにおいて、即ち、シリコン基板１０とシリコン窒化膜２０との間で界面酸化反応が起きる限りにおいて、酸素を含む他のガスが用いられてもよい。また、本実施形態において、Ｎ２Ｏの希釈ガスとしてＮ２が用いられたが、希ガスがその希釈ガスとして用いられてもよい。さらに、Ｎ２Ｏは希釈されることなく用いられてもよい。
本実施形態は、ステップＳ３０において、気圧を３５Ｔｏｒｒとした。しかし、均一な膜厚のシリコン酸化膜３０および４０が形成される限りにおいて、シリコン基板１０を、３５Ｔｏｒｒ以外の気圧のもとで熱処理してもよい。この気圧は熱処理時間および熱処理温度に依って様々に組み合わせることができる。
図６（Ａ）から図７を参照して、本実施形態の効果を説明する。
図６（Ａ）および図６（Ｂ）は、従来の方法により製造されたゲート絶縁膜６８および６９の断面図である。図６（Ｃ）は、本実施形態に従って製造されたゲート絶縁膜７０の断面図である。なお、図６（Ｂ）に示すゲート絶縁膜６９は、特許文献１に記載された方法で製造されたものである。図６（Ａ）から図６（Ｃ）に示したそれぞれのゲート絶縁膜６８、６９および７０の物理的な厚さは、いずれも約１．５ｎｍである。
図７は、図６（Ａ）から図６（Ｃ）に示したそれぞれのゲート絶縁膜６８〜７０を、ＥＯＴについて比較したグラフである。図６（Ａ）に示したゲート絶縁膜６８のＥＯＴは“Ａ”で示されており、図６（Ｂ）に示したゲート絶縁膜６９のＥＯＴは“Ｂ”で示されており、さらに、図６（Ｃ）に示したゲート絶縁膜７０のＥＯＴは“Ｃ”で示されている。
図６（Ａ）に示すように、従来の方法により製造されたゲート絶縁膜６８のＥＯＴは、１．０ｎｍであった。図６（Ｂ）に示すように、特許文献１に記載された方法により製造されたゲート絶縁膜６９のＥＯＴは、０．９ｎｍであった。これに対し、図６（Ｃ）に示すように、本実施形態による方法で製造されたゲート絶縁膜７０のＥＯＴは、０．８ｎｍであった。このように、本実施形態によるゲート絶縁膜７０は、従来の方法により製造されたゲート絶縁膜６８、６９よりもＥＯＴが小さい。
このように、ＥＯＴが異なる原因は、シリコン窒化膜上のシリコン酸化膜の膜厚である。図６（Ａ）および図６（Ｂ）に示した従来のゲート絶縁膜６８、６９では、シリコン窒化膜上に誘電率の低いシリコン酸化膜５８、５９が存在することによって、ゲート絶縁膜全体のＥＯＴが高くなる。それに対し、図６（Ｃ）に示した本実施形態によるゲート絶縁膜７０では、シリコン窒化膜２０上にシリコン窒化膜またはシリコン酸窒化膜が存在するものの、シリコン酸化膜はほとんど存在しない。よって、ゲート絶縁膜全体のＥＯＴが従来のゲート絶縁膜に比較して低くなる。
特許文献１に記載された方法によれば、シリコン窒化膜１９の表面に形成されたシリコン酸化膜は剥離される。しかし、シリコン酸化膜を剥離するために、シリコン基板をフッ化水素酸水溶液に晒す必要がある。これにより、一旦、シリコン窒化膜１９上のシリコン酸化膜はエッチングされるものの、水溶液中のＨ２Ｏによるシリコン窒化膜１９の表面の再酸化が避けられない。よって、図６（Ｂ）に示すように、シリコン窒化膜１９の表面にシリコン酸化膜５９が残存してしまう。
これに対し、本実施形態によれば、ステップＳ５０およびＳ６０において、シリコン窒化膜２０上のシリコン酸化膜４０は、除去されること無く窒化される。即ち、フッ化水素酸水溶液に晒す必要がないので、シリコン窒化膜２０の表面が再酸化されない。
また、図１に示した工程において、ステップＳ４０からＳ６０は、シリコン基板１０を同一チャンバ内で連続的に処理することができる。これにより、シリコン酸化膜３０を窒化してからゲート電極を形成するまでのプロセスが同一のチャンバ内で実行され得る。その結果、絶縁膜６０の表面が外気に晒されないので、絶縁膜６０の表面に自然酸化膜が形成されることをも回避することができる。
（第２の実施形態）
図８は、本発明に係る第２の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。本実施形態の断面フロー図は、図２〜図５と同様であるので省略する。本実施形態は、図１に示すステップＳ４０に代えて窒化条件を限定したステップＳ４１を具備している点で第１の実施形態と異なる。
まず、図１に示したステップＳ１０〜Ｓ３０が実行される。これにより、図３に示す断面構造が得られる。
次に、例えば、ヘリウムガスで４０％に希釈したＮ２の雰囲気中において、約８０ｍＴｏｒｒの気圧のもとシリコン基板１０へラジカルを約５秒間照射する（Ｓ４１）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０が形成される。
さらに、シリコン基板１０を、例えば、Ｎ２の雰囲気中において、約１０Ｔｏｒｒの気圧のもと９００℃の温度で約１００秒間熱処理する（Ｓ５０）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０（以下、単に、絶縁膜６０ともいう）がシリコン窒化膜２０の表面上に形成される（図５参照）。絶縁膜６０内の窒素濃度は、シリコン窒化膜２０の近傍において最も高く、絶縁膜６０の表面に近づくに従って次第に低くなる。
このようにシリコン酸化層３０、シリコン窒化膜２０および絶縁膜６０から成る積層膜７０がシリコン基板１０上に形成される。続いて、積層膜７０の上にはゲート電極（図示せず）が形成される（Ｓ６０）。さらに、従来のプロセスを用いて半導体装置が完成される（Ｓ７０）。この半導体装置において、積層膜７０はゲート絶縁膜として作用する。
図９および図１０を参照して、本実施形態の効果を説明する。
図９は、ステップＳ４１においてN２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで１０秒窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したN２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで５秒窒化したゲート絶縁膜の界面窒素濃度を比較したグラフである。ヘリウムガスで希釈し、圧力を上げて窒化時間を短くすることによって、界面窒素濃度が低下していることがわかる。
図１０は、ステップＳ４１においてＮ２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したＮ２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜を、窒化前のゲート絶縁膜を基準にして実効移動度に関して比較したグラフである。実効移動度は、ゲート絶縁膜直下のシリコン基板１０を流れる電子またはホールの実効移動度である。実効移動度が高いことは、半導体装置の信号処理速度が速いことを意味する。
図１０に示したグラフにより、ヘリウムガスで希釈し、圧力を上げて窒化時間を短くすることによって実効移動度の低下が抑制されていることがわかる。
本実施形態において実効移動度の低下が抑制された理由は次の通りである。ヘリウムガスで希釈し、圧力を上げることによって、窒素ラジカルがエネルギーを失わず（反応性を保ちつつ）動くことのできる距離（平均自由行程）が減少する。つまり、高エネルギーを有する窒素ラジカルによる界面の窒化による界面酸素量の低下を防ぐことができる。よって、シリコン酸化膜３０とシリコン基板１０との界面の酸素量が窒化前と同程度に維持され得る。その結果、本実施形態では、実効移動度の低下が抑制された。
本実施形態のステップＳ４１において、ヘリウムガスで４０％に希釈したＮ２の雰囲気中において、約８０ｍＴｏｒｒの気圧のもとシリコン基板１０へプラズマを約５秒間照射してもよい。
本実施形態は、第１の実施形態と同様の効果をも有する。
（第３の実施形態）
図１１は、本発明に係る第３の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。本実施形態の断面フロー図は、図２〜図５と同様であるので省略する。
まず、図１に示したステップＳ１０〜Ｓ３０が実行される。これにより、図３に示す断面構造が得られる。
次に、例えば、Ｎ２の雰囲気中において、約３０ｍＴｏｒｒの気圧のもとシリコン基板１０へラジカルを約１０秒間照射する（Ｓ４２）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０が形成される。
次に、シリコン基板１０を、例えば、ヘリウム雰囲気中において、約７６０Ｔｏｒｒの気圧のもと９００℃の温度で約１００秒間熱処理する（Ｓ５２）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０がシリコン窒化膜２０の表面上に形成される（図５参照）。また、ヘリウムがシリコン酸化膜３０とシリコン基板１０との反応を抑制するので、シリコン酸化膜３０とシリコン基板１０との界面が平坦に維持される。即ち、シリコン酸化膜３０とシリコン基板１０との界面のラフネスが小さい状態で維持される。
さらに、ステップＳ６０からＳ７０が実行されることによって、半導体装置が完成される。
図１２および図１３を参照して、本実施形態の効果を説明する。
図１２は、ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と、ステップＳ５２においてヘリウムガスに代えて窒素ガス雰囲気中で熱処理したゲート絶縁膜とを、熱処理前のゲート絶縁膜を基準として比較したリーク電流に関するグラフである。ゲート絶縁膜のリーク電流は、導電性ＡＦＭ（conductive Atomic Force Microscope）を用いて観察した。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のゲート絶縁膜に１０ＭＶ／ｃｍを印加したときに、このゲート絶縁膜に流れる電流値を示している。図１２に示したグラフにより、リーク電流に関しては、これらのゲート絶縁膜の間で差がないことがわかる。
図１３は、ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と、ステップＳ５２においてヘリウムガスに代えて窒素ガス雰囲気中で熱処理したゲート絶縁膜とを、熱処理前のゲート絶縁膜を基準として比較した実効移動度に関するグラフである。
図１３に示したグラフにより、ヘリウムガス雰囲気中で熱処理したゲート絶縁膜は、窒素ガス雰囲気中で熱処理したゲート絶縁膜よりも実効移動度の低下が抑制されていることがわかる。
本実施形態において実効移動度の低下が抑制された理由は次の通りである。ヘリウムがクエンチ効果により、ゲート絶縁膜とシリコン基板との界面の原子振動エネルギーを奪うため、ゲート絶縁膜のＳｉＯ２とシリコン基板のＳｉとの反応が抑制される。よって、シリコン酸化膜３０とシリコン基板１０との界面のラフネスが熱処理前と同程度に小さく抑制され得る。その結果、本実施形態では、実効移動度の低下が抑制された。
（第４の実施形態）
図１４は、本発明に係る第４の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。本実施形態の断面フロー図は、図２〜図５と同様であるので省略する。本実施形態は、図１に示すステップＳ５０に代えて熱処理温度を限定したステップＳ５１を具備している点で第３の実施形態と異なる。
まず、図１に示したステップＳ１０〜Ｓ３０が実行される。これにより、図３に示す断面構造が得られる。
次に、例えば、Ｎ２の雰囲気中において、約３０ｍＴｏｒｒの気圧のもとシリコン基板１０へラジカルを約１０秒間照射する（Ｓ４２）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０が形成される。
次に、シリコン基板１０を、例えば、ヘリウム雰囲気中において、約７６０Ｔｏｒｒの気圧のもと９００℃の温度で約５秒間熱処理する（Ｓ５１）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０がシリコン窒化膜２０の表面上に形成される（図５参照）。また、ヘリウムがシリコン酸化膜３０とシリコン基板１０との反応を抑制するので、シリコン酸化膜３０とシリコン基板１０との界面が平坦に維持される。即ち、シリコン酸化膜３０とシリコン基板１０との界面のラフネスが小さい状態で維持される。
さらに、ステップＳ６０からＳ７０が実行されることによって、半導体装置が完成される。
図１５および図１６を参照して、本実施形態の効果を説明する。
図１５は、ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜の界面窒素濃度を比較したグラフである。ヘリウムガス雰囲気中での熱処理時間を短くすることによって、界面窒素濃度が低下していることがわかる。
図１６は、ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜を、熱処理前のゲート絶縁膜を基準にして実効移動度に関して比較したグラフである。
図１６に示したグラフにより、ヘリウムガス雰囲気中での熱処理時間を短くすることによって実効移動度の低下がほとんど見られないことがわかる。
本実施形態において実効移動度の低下が抑制された理由は次の通りである。ヘリウムガス雰囲気中での熱処理時間を短くすることによって、絶縁膜中に存在する結合の切れた原子の移動距離が短くなる。つまり、移動する窒素分子、窒素原子による界面の再窒化による界面酸素量の低下を防ぐことができる。よって、シリコン酸化膜３０とシリコン基板１０との界面の酸素量が窒化前と同程度に維持され得る。その結果、本実施形態では、実効移動度の低下が抑制された。
本実施形態は、第３の実施形態と同様の効果をも有する。
本実施形態のステップＳ５１は、第１または第２の実施形態のステップＳ５０に代えて実行されてよい。これにより、本実施形態は、第１または第２の実施形態の効果をも有することができる。
（第５の実施形態）
図１７は、本発明に係る第５の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。半導体基板の断面で示した断面フロー図は、図２〜図５と同様であるので省略する。本実施形態は、ステップＳ２０に代えて熱処理温度を限定したステップＳ２４を具備している点で第１から第４の実施形態と異なる。
まず、図１に示したステップＳ１０が実行される。次に、シリコン基板１０を約８００℃未満の温度、特に、約７００℃〜約７５０℃の温度に加熱し、ＮＨ３の雰囲気中において約７４０Ｔｏｒｒの気圧のもとで約１００秒間熱処理する（Ｓ２４）。さらに、ステップＳ３０からＳ７０が実行される。ステップＳ３０からＳ７０は、第１から第４の実施形態のいずれかのステップと同様でよい。
図１８から図２０を参照して本実施形態の効果を説明する。
図１８は、ステップＳ２４における熱処理温度とシリコン窒化膜２０（図２参照）の表面ラフネスとの関係を示すグラフである。シリコン窒化膜２０の膜厚はいずれも約０．７ｎｍである。図１８示す“ＲＴ（Room Temperature）”は、室温を意味する。
ステップＳ２４において約８００℃以上で形成したシリコン窒化膜２０の表面ラフネスは約０．１５ｎｍである。これに対し、約８００℃から約７００℃へ熱処理温度を移行させるに従い、シリコン窒化膜２０の表面ラフネスは徐々に低下している。約８００℃未満で形成したシリコン窒化膜２０の表面ラフネスは０．１５ｎｍよりも小さい。約７５０℃以下で形成したシリコン窒化膜２０の表面ラフネスは約０．１１ｎｍである。さらに、約７００℃以下で形成したシリコン窒化膜２０の表面ラフネスは０．０８ｎｍ以下となる。これはシリコン熱酸化膜と同等の値である。
シリコン窒化膜２０の表面ラフネスが低いことは、シリコン窒化膜２０がより平坦であることを意味する。シリコン窒化膜２０がより平坦であることによって、シリコン窒化膜２０を含むゲート絶縁膜７０（図５参照）のリーク電流が低下し、ゲート絶縁膜７０の信頼性が向上する。よって、図１８に示す表面ラフネスの観点において、ステップＳ２４の熱処理温度は、約８００℃未満が好ましく、特に、約７５０℃以下、さらには、約７００℃以下が好ましい。
図１９は、ステップＳ２４における熱処理温度とシリコン窒化膜２０のリーク電流との関係を示すグラフである。シリコン窒化膜２０のリーク電流は導電性ＡＦＭを用いて観察したものである。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のシリコン窒化膜２０に１０ＭＶ／ｃｍを印加したときに、シリコン窒化膜２０に流れる電流値を示している。
ステップＳ２４の熱処理温度が８００℃を超えると、シリコン窒化膜２０のリーク電流のばらつきが大きくなり、かつ、その平均値が高くなる。一方、ステップＳ２４の熱処理温度が約８００℃未満の場合には、シリコン窒化膜２０のリーク電流のばらつきが小さい。特に、熱処理温度が約７００℃〜約７５０℃の場合には、シリコン窒化膜２０のリーク電流の平均値も小さくなる。よって、図１９に示すリーク電流の観点において、ステップＳ２４の熱処理温度は、約８００℃未満が好ましく、特に、約７００℃〜約７５０℃が好ましい。
図２０は、シリコン窒化膜２０中のシリコンと窒素との結合状態の変化を、ステップＳ２４における熱処理温度ごとに示したグラフである。このグラフは、ＸＰＳ（X-ray photoelectron spectroscopy）により測定した。横軸は光電子束縛エネルギー（Binding Energy）である。縦軸は正規化された３配位構造（Ｎ−Ｓｉ３）の数である。
ここで、３配位構造（Ｎ−Ｓｉ３）は３つのシリコン原子と４つの窒素原子が結合したシリコン窒化物の構造であり、バンドギャップ中にエネルギー準位を形成する原因となるダングリングボンドを有しない。従って、シリコン窒化膜２０が３配位構造を形成することによってリーク電流が低減する。
３配位構造（Ｎ−Ｓｉ３）は、約３９７．７６ｅＶの光電子束縛エネルギーを有する。即ち、図２０の枠内に示す結合数が３配位構造（Ｎ−Ｓｉ３）を有する結合数である。図２０に示すように、ステップＳ２４の熱処理温度が高いほど３配位構造（Ｎ−Ｓｉ３）を有する結合数が多い。よって、３配位構造の観点からは、ステップＳ２４の熱処理温度が高いほどリーク電流が低減すると考えられる。つまり、ステップＳ２４における熱処理温度は、３配位構造の観点からは、より高い温度であることが好ましい。
しかし、図１８および図１９に示すとおり、表面ラフネスおよびリーク電流の観点からは、ステップＳ２４の熱処理温度を約８００℃以上にすることは好ましくない。従って、ステップＳ２４の熱処理温度は、約７００℃〜約８００℃、特に、約７００℃から約７５０℃の温度が最適であると判断することができる。
本実施形態によれば、ステップＳ２４の熱処理温度を最適化することによって、比較的表面ラフネスが小さく、かつ、ダングリングボンドの少ないシリコン窒化膜２０を形成することができる。これにより、リーク電流の少ないシリコン窒化膜２０を形成できることができ、ゲート絶縁膜７０の信頼性が向上する。
ステップＳ２４において、ＮＨ３ガスを用いた。しかし、窒素ガスとしてＮラジカル（以下、Ｎ＊と示す）またはＮ２ラジカル（以下、Ｎ２ ＊と示す）が用いられてもよい。また、ＮＨ３ガスは、Ｎ２または希ガスで希釈したＮＨ３ガスを用いてもよい。さらに、ＮＨ３、Ｎ＊またはＮ２ ＊に代えて、窒素原子を含む他の物質を用いてもよい。
ステップＳ２４のガスの種類や熱処理時間は様々に組み合わせることができる。例えば、ステップＳ２４において、気圧を７４０Ｔｏｒｒ、熱処理時間を１００秒とした。しかし、シリコン基板１０を、７４０Ｔｏｒｒ以外の気圧のもと、１００秒以外の時間熱処理してもよい。この気圧および熱処理時間は熱処理温度に依って様々に組み合せることができる。
本実施形態は、第１から第４の実施形態と組み合せることによって、第１から第４の実施形態の効果をも有することができる。
（第６の実施形態）
図２１は、本発明に係る第６の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。半導体基板の断面で示したフロー図は、図２〜図５と同様であるので省略する。本実施形態は、ステップＳ３０に代えて熱処理温度を限定したステップＳ３４を具備している点で第１から第５の実施形態と異なる。
まず、図１に示したステップＳ１０およびＳ２０が実行される。シリコン窒化膜２０の物理的な膜厚は約１．０ｎｍである。次に、シリコン基板１０を約７５０℃〜約１０５０℃、特に、約８００℃〜約１０００℃の温度に加熱し、Ｎ２で２％に希釈したＮＯ２の雰囲気中において約３５Ｔｏｒｒの気圧のもとで約３０秒間熱処理する（Ｓ３４）。さらに、ステップＳ４０からＳ７０が実行される。ステップＳ４０からＳ７０は、第１から第５の実施形態のいずれかのステップと同様でよい。
図２２から図２４を参照して、本実施形態の効果を説明する。
図２２は、ステップＳ３４における熱処理温度とＯＮＯ膜４１（図４参照）の表面ラフネスとの関係を示すグラフである。この表面ラフネスは、ステップＳ３４の熱処理温度が約１０５０℃未満において低くなる。
図２３は、ステップＳ３４における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフである。ＯＮＯ膜４１のリーク電流は導電性ＡＦＭを用いて観察したものである。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のＯＮＯ膜４１に１０ＭＶ／ｃｍを印加したときに、ＯＮＯ膜４１に流れる電流値を示している。このリーク電流のばらつきは、ステップＳ３４の熱処理温度が約１０５０℃未満において比較的小さい。これは、熱処理温度が約１０５０℃以上である場合には、シリコン窒化膜２０の構造が変化するためにシリコン窒化膜２０の均一性が劣化するからである。
さらに、このリーク電流は、約８００℃〜約１０００℃において最小となる。従って、ステップＳ３４における熱処理温度は、ＯＮＯ膜４１の表面ラフネスおよびリーク電流の観点から、約１０５０℃未満が好ましく、特に、約８００℃〜約１０００℃が好ましい。
図２４は、ＯＮＯ膜４１の酸素濃度を、ステップＳ３４における熱処理温度ごとに示したグラフである。横軸はＯＮＯ膜４１の表面からの深さを示し、縦軸は酸素濃度を示す。ＯＮＯ膜４１の表面は０ｎｍであり、この表面から深さ方向へ、シリコン酸化膜４０、シリコン窒化膜２０およびシリコン酸化膜３０の順に設けられている（図４参照）。ＯＮＯ膜４１の表面からの深さが約１ｎｍから約２ｎｍの間にシリコン窒化膜２０とシリコン基板１０との界面またはシリコン酸化膜３０が存在する。
ステップＳ３４における熱処理温度が約７５０℃の場合には、酸化力が足りないために、ＯＮＯ膜４１の表面だけが酸化されており、シリコン窒化膜２０とシリコン基板１０との界面に酸素が到達していない。即ち、シリコン酸化膜３０が形成さていない。
ステップＳ３４における熱処理温度が約１０５０℃の場合には、シリコン窒化膜２０とシリコン基板１０との界面まで酸素が到達しており、シリコン酸化膜３０が形成さている。しかし、シリコン酸化膜３０および４０の膜厚が過度に厚くなり、ゲート絶縁膜７０のＥＯＴが上昇してしまう。
これに対して、ステップＳ３４における熱処理温度が約８００℃の場合には、シリコン窒化膜２０とシリコン基板１０との界面まで酸素が到達しており、シリコン酸化膜３０が形成さている。さらに、シリコン酸化膜３０および４０の膜厚が比較的薄い。よって、ＥＯＴの低いゲート絶縁膜７０を形成することができる。
図２２〜図２４に示したグラフから、ステップＳ３４における熱処理温度は、約７５０℃〜約１０５０℃であること好ましく、特に、約８００℃〜約１０００℃が好ましいことがわかる。
本実施形態のステップＳ３４において、Ｎ２で２％に希釈したＮ２Ｏガスを用いた。しかし、均一な膜厚のシリコン酸化層３０が界面に形成される限りにおいて、即ち、シリコン基板１０とシリコン窒化膜２０との間で界面酸化反応が起きる限りにおいて、酸素を含む他のガスが用いられてもよい。また、本実施形態において、Ｎ２Ｏの希釈ガスとしてＮ２が用いられたが、希ガスがその希釈ガスとして用いられてもよい。さらに、Ｎ２Ｏは希釈されることなく用いられてもよい。
本実施形態のステップＳ３４において、膜厚の均一なシリコン酸化膜３０および４０が形成される限りにおいて、気圧および熱処理時間は熱処理温度に依存して様々に組み合わせることができる。
本実施形態において、ステップＳ２０に代えて、第５の実施形態のようにステップＳ２４を具備してもよい。これにより、本実施形態は、第５の実施形態と同様の効果をも併せ持つことができる。その他、本実施形態は、第１から第４の実施形態と組み合せることによって、第１から第４の実施形態の効果をも有することができる。
（第７の実施形態）
図２５は、本発明に係る第７の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。半導体基板の断面で示したフロー図は、図２〜図５と同様であるので省略する。本実施形態は、ステップＳ３４に代えて熱処理温度をさらに限定し、また、Ｎ２で１％に希釈したＯ２を用いたステップＳ３５を具備している点で第６の実施形態と異なる。
まず、図１に示したステップＳ１０およびＳ２０が実行される。シリコン窒化膜２０の物理的な膜厚は約１．０ｎｍである。次に、シリコン基板１０を約８５０℃〜約９５０℃の温度に加熱し、Ｎ２で１％希釈したＮＯ２の雰囲気中において約３５Ｔｏｒｒの気圧のもとで約３０秒間熱処理する（Ｓ３５）。さらに、ステップＳ４０からＳ７０が実行される。ステップＳ４０からＳ７０は、第１から第６の実施形態のいずれかのステップと同様でよい。
図２６から図２８を参照して本実施形態の効果を説明する。
図２６は、ステップＳ３５における熱処理温度とＯＮＯ膜４１（図４参照）の表面ラフネスとの関係を示すグラフである。この表面ラフネスは、ステップＳ３５の熱処理温度が約９５０℃以下において低い。
図２７は、ステップＳ３５における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフである。ＯＮＯ膜４１のリーク電流は導電性ＡＦＭを用いて観察したものである。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のＯＮＯ膜４１に１０ＭＶ／ｃｍを印加したときに、ＯＮＯ膜４１に流れる電流値を示している。このリーク電流のばらつきは、ステップＳ３５の熱処理温度が約９５０℃以下において比較的小さい。
さらに、リーク電流は、約８５０℃〜約９５０℃において最小となる。従って、ステップＳ３５における熱処理温度は、ＯＮＯ膜４１の表面ラフネスおよびリーク電流の観点から、約８５０℃〜約９５０℃が好ましい。
図２８は、ＯＮＯ膜４１の酸素濃度を、ステップＳ３５における熱処理温度ごとに示したグラフである。横軸はＯＮＯ膜４１の表面からの深さを示し、縦軸は酸素濃度を示す。ＯＮＯ膜４１の表面は０ｎｍであり、この表面から深さ方向へ、シリコン酸化膜４０、シリコン窒化膜２０およびシリコン酸化膜３０の順に設けられている（図４参照）。ＯＮＯ膜４１の表面からの深さが約１ｎｍから約１．５ｎｍ付近の間に、シリコン酸化膜３０が存在する。
ステップＳ３５における熱処理温度が約８００℃の場合には、シリコン酸化膜３０内の酸素濃度の上昇率（変化率）が低く、シリコン酸化膜３０の酸素濃度が低い。このとき酸素濃度は、約２０％である。ＯＮＯ膜４１のＥＯＴは、約１．０ｎｍであった。
一方、ステップＳ３５における熱処理温度が約９５０℃の場合には、シリコン酸化膜３０内の酸素濃度の上昇率（変化率）が高く、シリコン酸化膜３０の酸素濃度が高い。このとき酸素濃度は、約３４％に達している。ＯＮＯ膜４１のＥＯＴは、約０．９ｎｍであった。
このように、熱処理温度が約９５０℃の場合には、それが約８００℃の場合よりも、シリコン酸化膜３０内の酸素濃度の変化率が大きく、かつ、シリコン酸化膜３０の膜厚が薄い。これにより、熱処理温度が約９５０℃の場合には、それが約８００℃の場合よりも、ＯＮＯ膜４１の誘電率およびＥＯＴが低く抑えられた。その結果、ステップＳ３５における熱処理温度は、約８００℃よりも約９５０℃が好ましいことがわかった。
図２８の結果から、ステップＳ３５の熱処理温度が約８５０℃〜約９５０℃のときにリーク電流が低くなるのは、シリコン窒化膜２０とシリコン基板１０との界面に供給される酸素量が増加し、バンドギャップが大きくなるためと考えられる。従って、ステップＳ３５の熱処理温度は、約８５０℃〜約９５０℃が好ましい。
本実施形態のステップＳ３５において、酸素ガスとしてＯ２を用いたが、界面酸化反応が起きる限り、酸素を含む他のガスを用いてもよい。また、酸化ガスとして希釈したＯ２を用いたが、希釈していないＯ２を用いてもよい。さらに、希釈ガスとしてＮ２を用いたが、Ｎ２に代えて希ガスを用いてもよい。
本実施形態のステップＳ３５において、膜厚の均一なシリコン酸化膜３０および４０が形成される限りにおいて、気圧および熱処理時間は熱処理温度に依存して様々に組み合わせることができる。
本実施形態において、ステップＳ２０に代えて、第５の実施形態のようにステップＳ２４を具備してもよい。これにより、本実施形態は、第５の実施形態と同様の効果をも併せ持つことができる。その他、本実施形態は、第１から第４の実施形態と組み合せることによって、第１から第４の実施形態の効果をも有することができる。
以上の実施形態によって形成されたゲート絶縁膜７０は、ｈｉｇｈ−Ｋ膜のバッファ膜として用いてもよい。この場合、ｈｉｇｈ−Ｋ膜が絶縁膜６０上に形成され、この積層膜がゲート絶縁膜として作用する。この場合、ゲート絶縁膜７０が、ｈｉｇｈ−Ｋ膜とシリコン基板１０との界面反応を抑止することができる。
本発明に係る第１の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 第１の実施形態に従った半導体装置の製造方法を半導体基板の断面で示した断面フロー図。 図２に続く半導体装置の製造方法の断面フロー図。 図３に続く半導体装置の製造方法の断面フロー図。 図４に続く半導体装置の製造方法の断面フロー図。 従来の方法により製造されたゲート絶縁膜６８および６９の断面図、並びに、本実施形態に従って製造されたゲート絶縁膜７０の断面図。 ゲート絶縁膜６８〜７０を、ＥＯＴについて比較したグラフ。 本発明に係る第２の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 ステップＳ４１においてＮ２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで１０秒窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したＮ２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで５秒窒化したゲート絶縁膜の界面窒素濃度を比較したグラフ。 ステップＳ４１においてＮ２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したＮ２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜を、窒化前のゲート絶縁膜を基準にして実効移動度に関して比較したグラフ。 本発明に係る第３の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と窒素ガス雰囲気中で熱処理したゲート絶縁膜とをリーク電流について比較したグラフ。 ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と、窒素ガス雰囲気中で熱処理したゲート絶縁膜とを実効移動度について比較したグラフ。 本発明に係る第４の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜の界面窒素濃度を比較したグラフ。 ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜を、熱処理前のゲート絶縁膜を基準にして実効移動度に関して比較したグラフ。 本発明に係る第５の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 ステップＳ２４における熱処理温度とシリコン窒化膜２０の表面ラフネスとの関係を示すグラフ。 ステップＳ２４における熱処理温度とシリコン窒化膜２０のリーク電流との関係を示すグラフ。 シリコン窒化膜２０中のシリコンと窒素との結合状態の変化を、ステップＳ２４の熱処理温度別に示したグラフ。 本発明に係る第６の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 ステップＳ３４における熱処理温度とＯＮＯ膜４１の表面ラフネスとの関係を示すグラフ。 ステップＳ３４における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフ。 ＯＮＯ膜４１の酸素濃度をステップＳ３４における熱処理温度別に示したグラフ。 本発明に係る第７の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。 ステップＳ３５における熱処理温度とＯＮＯ膜４１の表面ラフネスとの関係を示すグラフ。 ステップＳ３５における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフ。 ＯＮＯ膜４１の酸素濃度をステップＳ３５における熱処理温度別に示したグラフ。
符号の説明
１０ シリコン基板
２０ シリコン窒化膜
３０ シリコン酸化層
４０ シリコン酸化層
５０ シリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）
６０ シリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）
７０ ゲート絶縁膜

Claims (13)

  1. 半導体基板上に第１の窒化膜を形成する窒化膜形成ステップと、
    前記半導体基板と前記第１の窒化膜との間に第１の酸化層を形成し、並びに、前記第１の窒化膜の上に第２の酸化層を形成する酸化層形成ステップと、
    前記第２の酸化層を窒化することによって、第２の窒化膜または酸窒化膜を前記第１の窒化膜上に形成する酸化層窒化ステップと、
    前記第１の酸化層と前記第１の窒化膜と前記第２の窒化膜または前記酸窒化膜とを含むゲート絶縁膜上にゲート電極を形成する電極形成ステップとを備え、
    前記窒化膜形成ステップにおいて、前記第１の窒化膜は、窒素原子を含む雰囲気中において８００℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする半導体装置の製造方法。
  2. 前記酸化層窒化ステップにおいて、窒素原子を含むガスのラジカルまたは窒素原子を含むプラズマを用いて、前記第２の酸化膜を窒化することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記酸化層窒化ステップの後に、前記半導体基板を９００℃から１０００℃の温度で熱処理するアニールステップをさらに備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記アニールステップにおいて、前記半導体基板はヘリウム（He）を含む雰囲気中で熱処理されることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記窒化膜形成ステップにおいて、前記第１の窒化膜は、窒素原子を含む雰囲気中において７００℃〜７５０℃の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
  6. 前記窒化膜形成ステップにおいて、前記第１の窒化膜は、ＮＨ３、ＮラジカルおよびＮ２ラジカルのうちいずれか少なくとも１種類を含む雰囲気中において前記半導体基板を熱処理することによって形成されることを特徴とする請求項１または請求項５に記載の半導体装置の製造方法。
  7. 前記酸化膜形成ステップにおいて、前記第１の酸化膜は、前記窒化膜内を通過した酸素が前記半導体基板を熱酸化することによって形成され、それと同時に、前記第２の酸化膜は、前記窒化膜の表面を熱酸化することによって形成されることを特徴とする請求項１から請求項６のいずれかに記載の半導体装置の製造方法。
  8. 前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、酸素原子を含む雰囲気中において１０５０℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、酸素原子を含む雰囲気中において８００℃から１０００℃の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、酸素原子を含む雰囲気中において８５０℃から９５０℃の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、Ｎ２ＯまたはＯ２を含む雰囲気中において前記半導体基板を熱処理することによって形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  12. 前記酸化層窒化ステップにおいて、窒素原子およびヘリウム原子を含むガスのラジカルまたは窒素原子およびヘリウム原子を含むガスのプラズマを用いて、前記第２の酸化膜を窒化することを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 半導体基板上に第１の窒化膜を形成する窒化膜形成ステップと、
    前記半導体基板と前記第１の窒化膜との間に第１の酸化層を形成し、並びに、前記第１の窒化膜の上に第２の酸化層を形成する酸化層形成ステップと、
    前記第２の酸化層を窒化することによって、第２の窒化膜または酸窒化膜を前記第１の窒化膜上に形成する酸化層窒化ステップと、
    前記第１の酸化層と前記第１の窒化膜と前記第２の窒化膜または前記酸窒化膜とを含むバッファ膜上に、シリコン酸化膜よりも高い誘電率を有する誘電体膜を形成するステップと、
    前記誘電体膜上にゲート電極を形成する電極形成ステップとを備え、
    前記窒化膜形成ステップにおいて、前記第１の窒化膜は、窒素原子を含む雰囲気中において８００℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする半導体装置の製造方法。
JP2003327660A 2003-09-19 2003-09-19 半導体装置の製造方法 Expired - Fee Related JP3887364B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003327660A JP3887364B2 (ja) 2003-09-19 2003-09-19 半導体装置の製造方法
US10/941,814 US7816215B2 (en) 2003-09-19 2004-09-16 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327660A JP3887364B2 (ja) 2003-09-19 2003-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005093865A JP2005093865A (ja) 2005-04-07
JP3887364B2 true JP3887364B2 (ja) 2007-02-28

Family

ID=34308791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327660A Expired - Fee Related JP3887364B2 (ja) 2003-09-19 2003-09-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7816215B2 (ja)
JP (1) JP3887364B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216897A (ja) * 2005-02-07 2006-08-17 Toshiba Corp 半導体装置及びその製造方法
KR100766229B1 (ko) * 2005-05-30 2007-10-10 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP4809653B2 (ja) * 2005-09-16 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
WO2007139141A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
JPWO2008081723A1 (ja) 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
KR101188574B1 (ko) 2006-12-28 2012-10-05 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4861204B2 (ja) * 2007-01-22 2012-01-25 株式会社東芝 半導体装置およびその製造方法
JP2008182035A (ja) 2007-01-24 2008-08-07 Toshiba Corp 半導体記憶装置およびその製造方法
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
WO2009128553A1 (en) * 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
WO2010026625A1 (ja) * 2008-09-02 2010-03-11 株式会社 東芝 不揮発性半導体記憶装置
US20120270408A1 (en) * 2011-04-25 2012-10-25 Nanya Technology Corporation Manufacturing method of gate dielectric layer
US20120276730A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Methods for fabricating a gate dielectric layer and for fabricating a gate structure

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0006706B2 (en) * 1978-06-14 1993-03-17 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US5304829A (en) * 1989-01-17 1994-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device
TW236710B (ja) * 1994-04-08 1994-12-21
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
TW423163B (en) * 1997-07-18 2001-02-21 Sanyo Electric Co Non volatile semiconductor device and its manufacturing process
US6060403A (en) * 1997-09-17 2000-05-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US6015739A (en) * 1997-10-29 2000-01-18 Advanced Micro Devices Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant
JP2000164870A (ja) * 1998-09-24 2000-06-16 Toshiba Corp 半導体装置及びその製造方法
US6454860B2 (en) * 1998-10-27 2002-09-24 Applied Materials, Inc. Deposition reactor having vaporizing, mixing and cleaning capabilities
US6207586B1 (en) * 1998-10-28 2001-03-27 Lucent Technologies Inc. Oxide/nitride stacked gate dielectric and associated methods
US6245616B1 (en) 1999-01-06 2001-06-12 International Business Machines Corporation Method of forming oxynitride gate dielectric
US6319775B1 (en) * 1999-10-25 2001-11-20 Advanced Micro Devices, Inc. Nitridation process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6225169B1 (en) * 2000-02-24 2001-05-01 Novellus Systems, Inc. High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
US6323143B1 (en) * 2000-03-24 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors
JP2002083960A (ja) 2000-06-30 2002-03-22 Hitachi Ltd 半導体装置およびその製造方法
JP3474843B2 (ja) 2000-09-28 2003-12-08 株式会社東芝 半導体装置及びその製造方法
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
US6511873B2 (en) * 2001-06-15 2003-01-28 International Business Machines Corporation High-dielectric constant insulators for FEOL capacitors
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
JP2003152102A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
AU2002354103A1 (en) * 2001-12-07 2003-06-17 Tokyo Electron Limited Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
US6696332B2 (en) * 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
JP2003264190A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体装置及びその製造方法
US20030232507A1 (en) * 2002-06-12 2003-12-18 Macronix International Co., Ltd. Method for fabricating a semiconductor device having an ONO film
US6780788B2 (en) * 2002-08-07 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for improving within-wafer uniformity of gate oxide
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US6727134B1 (en) * 2002-11-05 2004-04-27 Taiwan Semiconductor Manufacturing Company Method of forming a nitride gate dielectric layer for advanced CMOS devices
US6858487B2 (en) * 2003-01-02 2005-02-22 United Microelectronics Corp. Method of manufacturing a semiconductor device
US6838396B2 (en) * 2003-03-28 2005-01-04 International Business Machines Corporation Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction
US7250654B2 (en) * 2005-11-07 2007-07-31 Ememory Technology Inc. Non-volatile memory device

Also Published As

Publication number Publication date
US20050064667A1 (en) 2005-03-24
US7816215B2 (en) 2010-10-19
JP2005093865A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP3887364B2 (ja) 半導体装置の製造方法
JP5105627B2 (ja) 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成
KR100350815B1 (ko) 유전체 형성방법
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JP4919586B2 (ja) 半導体装置およびその製造方法
JP2007123825A (ja) 半導体装置の製造方法
JPH08306687A (ja) 半導体装置およびその製造方法
JP2009545895A (ja) 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善
JP2008300779A (ja) 半導体装置及びその製造方法
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
JP3593340B2 (ja) 集積回路デバイスの製造方法
JP2003297826A (ja) 半導体装置の製造方法及び半導体装置
US7192887B2 (en) Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
JP5050351B2 (ja) 半導体装置の製造方法
JP2001085427A (ja) 酸窒化膜およびその形成方法
JP2006073796A (ja) 半導体装置及びその製造方法
US8691636B2 (en) Method for removing germanium suboxide
JP2008072001A (ja) 半導体装置及びその製造方法
JP2004207560A (ja) 半導体装置およびその製造方法
JP2007142024A (ja) 半導体装置の製造方法
JP2009252842A (ja) 半導体装置及びその製造方法
JP2006339370A (ja) 半導体装置の製造方法
JP4073393B2 (ja) 半導体装置の製造方法
JP4997809B2 (ja) 半導体装置および半導体装置の製造方法
KR100653543B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061124

R151 Written notification of patent or utility model registration

Ref document number: 3887364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees